JPS60201391A - インタ−レ−スされたビデオイメ−ジのフリツカを抑制する方法 - Google Patents
インタ−レ−スされたビデオイメ−ジのフリツカを抑制する方法Info
- Publication number
- JPS60201391A JPS60201391A JP59275067A JP27506784A JPS60201391A JP S60201391 A JPS60201391 A JP S60201391A JP 59275067 A JP59275067 A JP 59275067A JP 27506784 A JP27506784 A JP 27506784A JP S60201391 A JPS60201391 A JP S60201391A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- black
- white
- value
- flicker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はイメージ処理、更に詳細に説明すれば、インタ
ーレースされたビデオイメージのフリッカを抑制するた
めの方法および装置に係る。
ーレースされたビデオイメージのフリッカを抑制するた
めの方法および装置に係る。
［従来技術］
米国特許第４２１魁４１４号は、必要に応じて更新され
る読出し書込み記憶装置からディジタル形式のビデオ情
報を受取り、その擬似ガウス特性を生成するようにした
。ディジタル表示のための方法および装置を開示してい
る。表示のために読出された各々の行（ｌｉｎｅ）の画
素は、現在の行の上下にある隣接行の対応する画素の値
の和の所定の小部分と合計され、これにより現在の行の
画素に対する垂直方向の擬似ガウスｎ１算が行なわれる
。
る読出し書込み記憶装置からディジタル形式のビデオ情
報を受取り、その擬似ガウス特性を生成するようにした
。ディジタル表示のための方法および装置を開示してい
る。表示のために読出された各々の行（ｌｉｎｅ）の画
素は、現在の行の上下にある隣接行の対応する画素の値
の和の所定の小部分と合計され、これにより現在の行の
画素に対する垂直方向の擬似ガウスｎ１算が行なわれる
。
同様に、これらの画素に対する水平方向の擬似ガウス計
算が次のように実行される。すなわち、継続接続された
２つの画素遅延素子を第１の加算器に入力し、そこで画
素ｐ−１と画素ｐ＋１の値を合計し、その出力を第２の
加算器に入力する。第２の加算器では、第１の加算器か
らの入力を所定の値で割った結果と画素ｐの値を合計す
る。
算が次のように実行される。すなわち、継続接続された
２つの画素遅延素子を第１の加算器に入力し、そこで画
素ｐ−１と画素ｐ＋１の値を合計し、その出力を第２の
加算器に入力する。第２の加算器では、第１の加算器か
らの入力を所定の値で割った結果と画素ｐの値を合計す
る。
この特許のフリッカ抑制方法は、線形のたたみこみ（ｃ
ｏｎｖｏｌｕｔｉｏｎ）技術を用いて信号源のガウス特
性の近似値を与える。
ｏｎｖｏｌｕｔｉｏｎ）技術を用いて信号源のガウス特
性の近似値を与える。
［発明が解決しようとする問題点］
しかしながら、この特許に開示された技術は、インター
レースされたビデオイメージを使用して図形イメージを
表示する場合に生じがちなフリッカを抑制するのに適し
ていない。図形イメージは１本の水平線から成るパター
ンを有することが多く、このようなパターンを１フレー
ムあたり３０ヘルツの標準的な速度でインターレースさ
れたビデオとして表示すると、フリッカが生じやすくな
るという問題を避けることができなかった。この理由で
、殆んどの図形表示装置はインターレースされた表示装
置を使用していない。
レースされたビデオイメージを使用して図形イメージを
表示する場合に生じがちなフリッカを抑制するのに適し
ていない。図形イメージは１本の水平線から成るパター
ンを有することが多く、このようなパターンを１フレー
ムあたり３０ヘルツの標準的な速度でインターレースさ
れたビデオとして表示すると、フリッカが生じやすくな
るという問題を避けることができなかった。この理由で
、殆んどの図形表示装置はインターレースされた表示装
置を使用していない。
Ｅ問題点を解決するための手段］
インターレースされたビデオイメージのフリッカを抑制
する本発明の方法および装置は：イメージの各画素の輝
度値が第１の所定のしきい値よりも低いかどうかを検査
し；その画素の輝度値が第１の所定のしきい値よりも低
ければ、第２の所定のしきい値よりも高い輝度値を有す
る。
する本発明の方法および装置は：イメージの各画素の輝
度値が第１の所定のしきい値よりも低いかどうかを検査
し；その画素の輝度値が第１の所定のしきい値よりも低
ければ、第２の所定のしきい値よりも高い輝度値を有す
る。
前記インターレースされたイメージの第１の軸に沿った
最も近い隣接画素の各々の輝度値を変更し；このように
して生成された、インターレースされたイメージを、ビ
デオ表示装置に表示することを特徴とする。
最も近い隣接画素の各々の輝度値を変更し；このように
して生成された、インターレースされたイメージを、ビ
デオ表示装置に表示することを特徴とする。
［作用］
本発明は、インターレースされたビデオイメージのフリ
ッカを減少させる非線形的方法に係る。
ッカを減少させる非線形的方法に係る。
本発明が立脚する原理は、インターレースされたビデオ
イメージのフリッカを抑制するには、黒または黒に近い
画素に垂直方向に隣接する白または白に近い画素を変更
するだけでよいというものである。
イメージのフリッカを抑制するには、黒または黒に近い
画素に垂直方向に隣接する白または白に近い画素を変更
するだけでよいというものである。
以下で説明するような本発明の実施例は、グリネル（Ｇ
ｒｉｎａｌｌ）社製の０ＭＲ２７０イメージプロセツサ
を制御するＩＢＭシリーズ１コンピュータのような既存
のイメージ処理システムで容易に実現できる。
ｒｉｎａｌｌ）社製の０ＭＲ２７０イメージプロセツサ
を制御するＩＢＭシリーズ１コンピュータのような既存
のイメージ処理システムで容易に実現できる。
図形イメージでは、ビデオ信号はしばしば、明るい領域
と暗い領域の間を迅速に遷移する。若し、この表示がイ
ンターレースされたビデオイメージであれば、垂直方向
の急激な変化は、フリッカを生じることがある。
と暗い領域の間を迅速に遷移する。若し、この表示がイ
ンターレースされたビデオイメージであれば、垂直方向
の急激な変化は、フリッカを生じることがある。
実験によれば、黒または黒に近い画素を変更してもフリ
ッカ抑制の効果は極めて小さいことが示されている。従
って、フリッカを減少させるには、白または白に近い画
素の輝度だけを変更すればよい。このことは、本発明方
法の実現を著しく簡単にする。
ッカ抑制の効果は極めて小さいことが示されている。従
って、フリッカを減少させるには、白または白に近い画
素の輝度だけを変更すればよい。このことは、本発明方
法の実現を著しく簡単にする。
簡述すれば、本発明方法の要点は、垂直方向に黒または
黒に近い隣接画素を有する白または白に近い画素を認識
し、そしてこの白または白に近い画素の輝度値を、所定
の灰白値に変更するというものである。黒、灰色、およ
び白の３レベルの輝度を有する図形イメージを想定した
場合、以下の第１表は画素の成る列（ｃｏｌｕｍｎ）に
ついて行われる変換の一例を示す。第１表では、１６進
値ＣＯ５６０，００がそれぞれ白、灰色、黒に割当てら
れているものと仮定する。左側の列の（原始）画素を変
換処理した結果は右側の列の（変換後の）画素として示
されている。
黒に近い隣接画素を有する白または白に近い画素を認識
し、そしてこの白または白に近い画素の輝度値を、所定
の灰白値に変更するというものである。黒、灰色、およ
び白の３レベルの輝度を有する図形イメージを想定した
場合、以下の第１表は画素の成る列（ｃｏｌｕｍｎ）に
ついて行われる変換の一例を示す。第１表では、１６進
値ＣＯ５６０，００がそれぞれ白、灰色、黒に割当てら
れているものと仮定する。左側の列の（原始）画素を変
換処理した結果は右側の列の（変換後の）画素として示
されている。
第１表
このような変換により、フリッカは大幅に減少されるが
、イメージ品質の低下はほとんど感知されない。第１表
で明らかなように、若し、白の画素が垂直方向において
黒の画素と隣接していれば、白の画素の輝度値はＣＯか
らＡＯに変更される。
、イメージ品質の低下はほとんど感知されない。第１表
で明らかなように、若し、白の画素が垂直方向において
黒の画素と隣接していれば、白の画素の輝度値はＣＯか
らＡＯに変更される。
変更値（ＡＯ）は経験的に決められたものであるが、大
抵の場合適切である。１６進値ＡＯは特定の使用例で最
適であることが分っているが、本発明の範囲内で、白の
画素の輝度を他の値に変更することもできる。
抵の場合適切である。１６進値ＡＯは特定の使用例で最
適であることが分っているが、本発明の範囲内で、白の
画素の輝度を他の値に変更することもできる。
［実施例］
本発明による方法の第１の実施例を第１図に関連して説
明する。第１図は、インターレースされたビデオイメー
ジのフリッカを抑制する一般的な方法の流れ図を示す。
明する。第１図は、インターレースされたビデオイメー
ジのフリッカを抑制する一般的な方法の流れ図を示す。
この流れ図はビデオイメージの行ごとにフリッカを抑制
する方法を表わす。
する方法を表わす。
ブロック１００で、画素カウンタ■は行の最初の画素位
置に初期設定され、ブロック１１０で、画素ｉは第１の
しきい値１゛ｂに対して検査される。
置に初期設定され、ブロック１１０で、画素ｉは第１の
しきい値１゛ｂに対して検査される。
若し、画素ｉの輝度値が第１のしきい値Ｔｂよりも大き
くないなら、この画素は黒または黒に近い画素とみなさ
れ、そしてブロック１２０で、垂直方向に隣接する最も
近い画素の輝度表示に１つ以上のフラグビットがセット
される。代替的に、若し、垂直方向に隣接する最も近い
画素が白または白に近い画素であって、ＡＯよりも大き
い輝度値を有するならその画素の輝度値を直ちに１６進
値ＡＯに変更するようにしてもよい。
くないなら、この画素は黒または黒に近い画素とみなさ
れ、そしてブロック１２０で、垂直方向に隣接する最も
近い画素の輝度表示に１つ以上のフラグビットがセット
される。代替的に、若し、垂直方向に隣接する最も近い
画素が白または白に近い画素であって、ＡＯよりも大き
い輝度値を有するならその画素の輝度値を直ちに１６進
値ＡＯに変更するようにしてもよい。
若し、画素ｉの輝度値が第１のしきい値Ｔｂよりも大き
ければ、前述の活動（フラグのセットまたは垂直方向に
隣接する最も近い画素の輝度の変更）は行なわれない。
ければ、前述の活動（フラグのセットまたは垂直方向に
隣接する最も近い画素の輝度の変更）は行なわれない。
というのは、第１の実施例では、前述の活動は、黒また
は黒に近い画素が識別された場合にしか行なわれないか
らである。
は黒に近い画素が識別された場合にしか行なわれないか
らである。
ブロック１３０で、画素力ウンタエは更新され、行の末
尾に達するまで、次の画素が順次に検査される。行の末
尾に達すると、次の行について前述の動作が行なわれる
。これらの動作はイメージのフリッカ抑制処理が完了す
るまで反復される。
尾に達するまで、次の画素が順次に検査される。行の末
尾に達すると、次の行について前述の動作が行なわれる
。これらの動作はイメージのフリッカ抑制処理が完了す
るまで反復される。
第２図に関連して、本発明の第２の実施例を説明する。
この実施例では、イメージの中の３ｔｊ力１行バッファ
ＡないしＣに記憶され、行ノ（ツファＡは前の行を記憶
し、行バッファＢは現在の行を君己憶し、そして行バッ
ファＣは次の行を記憶するものとする。各行が書込まれ
る前に、次の行）くツファＣを検査して、その内容がす
べて白の画素を表わすかどうかを判定する。若し、すべ
てが白でないなら、行バッファＣは、すべてが白の画素
を表わす値にセラ１〜される。これらの動作番よブロッ
ク２１０および２２０で行なわれる。従って、後しこ説
明するように、現在の行バッファＢで、現在の画素が黒
または黒に近い画素として復号されるたびに、次の行バ
ッファＣの、現在の画素に対応する位置の、次に最下位
のビットがセットされて、上の行に黒の画素があること
がフラグ表示され、前の行バッファＡの、現在の画素に
対応する位置の、最下位のビットがセットされて、下の
符に黒の画−素があることがフラグ表示される。現在の
行の、黒または黒に近い画素として復号された現在の画
素は、現在の行ノベツファＢに入力される。前述の動作
は、第２図のブロック２４０〜２６０で行なわれる。第
２図で使用されてｂ）るｇ号ａ、ｂおよびＣはそれぞれ
１行バッファＡ、ＢおよびＣのｉ番目の画素を表わす。
ＡないしＣに記憶され、行ノ（ツファＡは前の行を記憶
し、行バッファＢは現在の行を君己憶し、そして行バッ
ファＣは次の行を記憶するものとする。各行が書込まれ
る前に、次の行）くツファＣを検査して、その内容がす
べて白の画素を表わすかどうかを判定する。若し、すべ
てが白でないなら、行バッファＣは、すべてが白の画素
を表わす値にセラ１〜される。これらの動作番よブロッ
ク２１０および２２０で行なわれる。従って、後しこ説
明するように、現在の行バッファＢで、現在の画素が黒
または黒に近い画素として復号されるたびに、次の行バ
ッファＣの、現在の画素に対応する位置の、次に最下位
のビットがセットされて、上の行に黒の画素があること
がフラグ表示され、前の行バッファＡの、現在の画素に
対応する位置の、最下位のビットがセットされて、下の
符に黒の画−素があることがフラグ表示される。現在の
行の、黒または黒に近い画素として復号された現在の画
素は、現在の行ノベツファＢに入力される。前述の動作
は、第２図のブロック２４０〜２６０で行なわれる。第
２図で使用されてｂ）るｇ号ａ、ｂおよびＣはそれぞれ
１行バッファＡ、ＢおよびＣのｉ番目の画素を表わす。
ブロック２５０で、現在の行バッファＢのｉ番目の画素
す力１白刃１どうカーが検査される。若し、画素すの輝
度値力を白でな１寓なら、ブロック２６０で１画素すの
輝度値力を記憶され、次いでブロック２７０で、画素す
が黒レベルを表わす第１のしきい値Ｔｂよりも低（１値
を有するかどうかを判定する。若し、ｂの輝度値力１Ｔ
ｂよりも小さく従って画素すが黒またｉｔ黒に近塾１画
素であれば、ブロック２８０で、前述のように、画素ａ
（前の行バッファＡのｉ番目の画素） １１、最下位桁
のフラグビットをセットされ、画素Ｃ（次の行バッファ
Ｃのｉｔｉ目の画素）を家１次の最下位桁のフラグビッ
トをセットされる。
す力１白刃１どうカーが検査される。若し、画素すの輝
度値力を白でな１寓なら、ブロック２６０で１画素すの
輝度値力を記憶され、次いでブロック２７０で、画素す
が黒レベルを表わす第１のしきい値Ｔｂよりも低（１値
を有するかどうかを判定する。若し、ｂの輝度値力１Ｔ
ｂよりも小さく従って画素すが黒またｉｔ黒に近塾１画
素であれば、ブロック２８０で、前述のように、画素ａ
（前の行バッファＡのｉ番目の画素） １１、最下位桁
のフラグビットをセットされ、画素Ｃ（次の行バッファ
Ｃのｉｔｉ目の画素）を家１次の最下位桁のフラグビッ
トをセットされる。
現在の行が完全に復号されると、行／＜ツファＡ ・に
記憶されている前の行は、下記の第２表に示すような変
換機能を有する索引表を通してビデオノ（ツファに転送
される。第２表は、若し、２つの最下位ビットのどちら
かがセットされていて、現在の画素の上または下の垂直
隣接画素が黒または黒に近い画素であることを表わすな
ら、白または白に近い画素の輝度値を、１６進値ＡＯ（
第２表のＷ）のような所定のフリッカ抑制レベルに変更
することを表わす。
記憶されている前の行は、下記の第２表に示すような変
換機能を有する索引表を通してビデオノ（ツファに転送
される。第２表は、若し、２つの最下位ビットのどちら
かがセットされていて、現在の画素の上または下の垂直
隣接画素が黒または黒に近い画素であることを表わすな
ら、白または白に近い画素の輝度値を、１６進値ＡＯ（
第２表のＷ）のような所定のフリッカ抑制レベルに変更
することを表わす。
裏」１表
出力索引表
本発明による方法を実現するプログラムは、下記のよう
に記述することができる。
に記述することができる。
若し、（Ｘ （ｉｔ ｊ＋１）＜Ｔまたはｘ （ｉ。
ｊ−１）＜Ｔ）であり、かつ（ｘ （ｉ、ｊ）＞Ｇ）で
あるなら。
あるなら。
ｘ（ｉ、ｊ）＝Ｇ
ただし、
ｉ：走査行に沿った水平画素位置
ｊ：垂直方向の行位置
Ｘ：輝度値
従って、ｘ （ＩＩ ｊ＋１） 、ｘ （ｉ＋ ｊ−１
）はＸ（ＩＩＪ）の上下に隣接する。
）はＸ（ＩＩＪ）の上下に隣接する。
Ｔ：黒のしきい値（Ｔｂに相当する）
Ｇ：フリッカ抑制レベルに修正された白の輝度値
第３図に関連して本発明の装置形式の実施例を説明する
。
。
ディジタルビデオの入力１０は、第１のしきい値検出装
置１２と第１の索引表１４に入力される。
置１２と第１の索引表１４に入力される。
しきい値検出装置１２は、現在の画素の輝度値（Ｖ）と
、黒または黒に近い画素を表わす第１のしきい値（Ｔ）
とを比較し、その結果は、行バッファ・シフトレジスタ
１６と第２の索引表１８に入力される。行バッファ・シ
フトレジスタ１６の出力は、第１の索引表１４に入力さ
れる。索引表１４および１８（両者は同一の場合がある
）は、現在の画素の出力輝度値を供給する。この値が変
更されるのは、行バッファ・シフ１−レジスタ１６の出
力によって表示された前の行の同じ画素位置に黒または
黒に近い画素が存在し、且つ現在の画素が白または白に
近い画素である場合である。索引表１４および１８の変
換機能を下記の第３表に示す。
、黒または黒に近い画素を表わす第１のしきい値（Ｔ）
とを比較し、その結果は、行バッファ・シフトレジスタ
１６と第２の索引表１８に入力される。行バッファ・シ
フトレジスタ１６の出力は、第１の索引表１４に入力さ
れる。索引表１４および１８（両者は同一の場合がある
）は、現在の画素の出力輝度値を供給する。この値が変
更されるのは、行バッファ・シフ１−レジスタ１６の出
力によって表示された前の行の同じ画素位置に黒または
黒に近い画素が存在し、且つ現在の画素が白または白に
近い画素である場合である。索引表１４および１８の変
換機能を下記の第３表に示す。
第３表は、フリッカ抑制のための変換表であって、２つ
の下位ビットが、上の行および（または）下の行の黒ま
たは黒に近い画素の出現をフラグ表示することを想定し
ている。原始データは、１６進値で００からＣＯまでの
値を有する。
の下位ビットが、上の行および（または）下の行の黒ま
たは黒に近い画素の出現をフラグ表示することを想定し
ている。原始データは、１６進値で００からＣＯまでの
値を有する。
第一点一人
ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏ
ｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏ。
ｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏｏ ｏ。
１０１０１０１０ １０１０１０１０ １０１０１０１
０ １０１０１０１０２０２０２０２０ ２０２０２０
２０ ２０２０２０２０ ２０２０２０２０３０３０３
０３０ ３０３０３０３０ ３０３０３０３０ ３０３
０３０３０４０４０４０４０ ４０４０４０４０ ４０
４０４０４０ ４０４０４０４０５０５０５０５０ ５
０５０５０５０ ５０５０５０５０ ５０５０５０５０
６０６０６０６０ ６０６０６０６０ ６０６０６０６
０ ６０６０６０６０７０７０７０７０ ７０７０７０
７０ ７０７０７０７０ ７０７０７０７０８０８０８
０８０ ８０８０８０８０ ８０８０８０８０ ８０８
０８０８０９０９０９０９０ ９０９０９０９０ ９０
９０９０９０ ９０９０９０９０ＡＯＡＯＡＯＡＯＡＯ
ＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＢＯＡ
ＯＡＯＡＯＢＯＡＯＡＯＡＯＢＯＡＯＡＯＡＯＢＯＡＯ
ＡＯＡＯＣＯＡＵ ＡＯＡＯＣＯＡＯ＾ＯＡＵ ＣＯＡ
ＯＡＯＡＯＣＯＡＯＡＯＡＯＣＯ＾ＯＡＯＡＯＣＯＡＯ
ＡＯＡＯＣＯＡＯＡＯＡＯＣＯＡＯＡＯＡＯＣＯ＾０＾
ＯＡＯＣＯＡＯ＾ＯＡＯＣＯＡＯＡＵ ＡＯＣＯＡＯＡ
ＯＡＯＣＯＡＯＡＯＡＯＣＯＡＯＡＯ＾０ＣＯＡＯ＾Ｏ
ＡＯＣＯＡＯＡＯＡＯ入力１０と出力２２の間のフリッ
カ抑制回路には、１行の遅延が組込まれている点に留意
されたい。
０ １０１０１０１０２０２０２０２０ ２０２０２０
２０ ２０２０２０２０ ２０２０２０２０３０３０３
０３０ ３０３０３０３０ ３０３０３０３０ ３０３
０３０３０４０４０４０４０ ４０４０４０４０ ４０
４０４０４０ ４０４０４０４０５０５０５０５０ ５
０５０５０５０ ５０５０５０５０ ５０５０５０５０
６０６０６０６０ ６０６０６０６０ ６０６０６０６
０ ６０６０６０６０７０７０７０７０ ７０７０７０
７０ ７０７０７０７０ ７０７０７０７０８０８０８
０８０ ８０８０８０８０ ８０８０８０８０ ８０８
０８０８０９０９０９０９０ ９０９０９０９０ ９０
９０９０９０ ９０９０９０９０ＡＯＡＯＡＯＡＯＡＯ
ＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＡＯＢＯＡ
ＯＡＯＡＯＢＯＡＯＡＯＡＯＢＯＡＯＡＯＡＯＢＯＡＯ
ＡＯＡＯＣＯＡＵ ＡＯＡＯＣＯＡＯ＾ＯＡＵ ＣＯＡ
ＯＡＯＡＯＣＯＡＯＡＯＡＯＣＯ＾ＯＡＯＡＯＣＯＡＯ
ＡＯＡＯＣＯＡＯＡＯＡＯＣＯＡＯＡＯＡＯＣＯ＾０＾
ＯＡＯＣＯＡＯ＾ＯＡＯＣＯＡＯＡＵ ＡＯＣＯＡＯＡ
ＯＡＯＣＯＡＯＡＯＡＯＣＯＡＯＡＯ＾０ＣＯＡＯ＾Ｏ
ＡＯＣＯＡＯＡＯＡＯ入力１０と出力２２の間のフリッ
カ抑制回路には、１行の遅延が組込まれている点に留意
されたい。
第１の索引表１４の出力は行バッファ・シフトレジスタ
２０を経て、次の行の現在の画素位置が黒または黒に近
いかどうかを表示するしきい値検出装置１２の出力と同
時に、第２の索引表１８に入力される。
２０を経て、次の行の現在の画素位置が黒または黒に近
いかどうかを表示するしきい値検出装置１２の出力と同
時に、第２の索引表１８に入力される。
第２の索引表１８は、次の行の黒または黒に近い画素の
場合を除き、第１の索引表１４と同様に動作する。次の
行の黒または黒に近い画素については、第２の変換表１
８は、現在の画素の輝度値が、ＡＯのような抑制値より
も高ければ、これを変゛更するように動作する。
場合を除き、第１の索引表１４と同様に動作する。次の
行の黒または黒に近い画素については、第２の変換表１
８は、現在の画素の輝度値が、ＡＯのような抑制値より
も高ければ、これを変゛更するように動作する。
現在の行の白または白に近い画素が、前の行と次の行の
黒または黒に近い画素によって上下に挟まれている特別
の場合には、第２の索引表１８は、ＡＯの抑制値よりも
低い第２の抑制値を生成するように構成することができ
る。このようにすれば、白の画素が２つの黒の画素に挟
まれている場合に、フリッカを一層良好に抑制すること
ができる。第２の抑制値は１６進値９０または８０にセ
ットされうる。
黒または黒に近い画素によって上下に挟まれている特別
の場合には、第２の索引表１８は、ＡＯの抑制値よりも
低い第２の抑制値を生成するように構成することができ
る。このようにすれば、白の画素が２つの黒の画素に挟
まれている場合に、フリッカを一層良好に抑制すること
ができる。第２の抑制値は１６進値９０または８０にセ
ットされうる。
［発明の効果］
以上詳述したように、本発明によれば、イメージの品質
を低下させることになくフリッカを著しく減少させるこ
とができる。
を低下させることになくフリッカを著しく減少させるこ
とができる。
第１図は本発明によるフリッカ抑制方法の流れ図、
第２図は本発明の第２の実施例によるフリッカ抑制方法
の流れ図、 第３図は本発明による第３の実施例によるフリッカ抑制
装置のブロック図である。 １２・・・・しきい値検出装置、１４・・・・第１の索
引表、１６・・・・行バツフアシフ１〜レジスタ、１８
・・・・第２の索引表、２０・・・・行バツフアシフト
レジスタ。
の流れ図、 第３図は本発明による第３の実施例によるフリッカ抑制
装置のブロック図である。 １２・・・・しきい値検出装置、１４・・・・第１の索
引表、１６・・・・行バツフアシフ１〜レジスタ、１８
・・・・第２の索引表、２０・・・・行バツフアシフト
レジスタ。
Claims (1)
- 【特許請求の範囲】 インターレースされたビデオイメージのフリッカを抑制
する方法であって、 イメージの各画素の輝度値が第１の所定のしきい値より
も低いか否かを検査するステップと。 前記検査された画素の前記輝度値が前記第１の所定のし
きい値よりも低ければ、第２の所定のしきい値よりも高
い輝度値を有する、前記インターレースされたイメージ
の第１の軸に沿った最も近い隣接画素の各々の輝度値を
変更するステップと、前記検査および変更ステップによ
って生成された、インターレースされたイメージをビデ
オ表示装置に表示するステップ を含むことを特徴とするインターレースされたビデオイ
メージのフリッカを抑制する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58960384A | 1984-03-14 | 1984-03-14 | |
| US589603 | 1984-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201391A true JPS60201391A (ja) | 1985-10-11 |
| JPH0256677B2 JPH0256677B2 (ja) | 1990-11-30 |
Family
ID=24358699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59275067A Granted JPS60201391A (ja) | 1984-03-14 | 1984-12-28 | インタ−レ−スされたビデオイメ−ジのフリツカを抑制する方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0156134A3 (ja) |
| JP (1) | JPS60201391A (ja) |
| CA (1) | CA1236563A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337662A (ja) * | 1993-03-30 | 1994-12-06 | Matsushita Electric Ind Co Ltd | 文字・画像データ生成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2406359A1 (fr) * | 1977-10-11 | 1979-05-11 | Thomson Csf | Procede et dispositif de traitement d'image pour systeme de visualisation et systeme de visualisation comprenant un tel dispositif |
| NL7901119A (nl) * | 1979-02-13 | 1980-08-15 | Philips Nv | Beeldweergeefinrichting voor het als een tweevoudig geinterlinieerd televisiebeeld weergeven van een door een beeldsignaalgenerator opgewekt tweewaardig signaal. |
-
1984
- 1984-12-28 JP JP59275067A patent/JPS60201391A/ja active Granted
-
1985
- 1985-01-25 CA CA000472899A patent/CA1236563A/en not_active Expired
- 1985-02-08 EP EP85101322A patent/EP0156134A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337662A (ja) * | 1993-03-30 | 1994-12-06 | Matsushita Electric Ind Co Ltd | 文字・画像データ生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256677B2 (ja) | 1990-11-30 |
| CA1236563A (en) | 1988-05-10 |
| EP0156134A3 (en) | 1988-08-31 |
| EP0156134A2 (en) | 1985-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799105A (en) | Modified technique for suppression of flicker in interlaced video images | |
| EP0681281B1 (en) | Vertical filtering method for raster scanner display | |
| JPH01113789A (ja) | 中間調表示装置 | |
| US6587117B1 (en) | Apparatus and method for adaptive transformation of fractional pixel coordinates for calculating color values | |
| JP2002189458A (ja) | 表示制御装置及び画像表示装置 | |
| JPS60113289A (ja) | 図形表示装置用ライン・スム−ジング回路 | |
| US6727908B1 (en) | Non-linear interpolation scaling system for a graphics processing system and method for use thereof | |
| JPH04174497A (ja) | 表示制御装置 | |
| JPS60201391A (ja) | インタ−レ−スされたビデオイメ−ジのフリツカを抑制する方法 | |
| JPH05265443A (ja) | ３次元物体画像表示装置構成方式 | |
| JPH0782315B2 (ja) | 画像処理装置 | |
| KR100339900B1 (ko) | 화상표시장치 | |
| JP4215225B2 (ja) | 画像処理装置と画像処理方法 | |
| JP2798541B2 (ja) | 画像データ処理装置 | |
| JPH05108026A (ja) | 多階調表示装置 | |
| JPS62222373A (ja) | 画像処理装置 | |
| CN116434722A (zh) | 一种画面显示方法及其装置 | |
| JP2585872B2 (ja) | 画像雑音除去装置 | |
| JPS59111739A (ja) | 画像表示装置 | |
| JPH03223894A (ja) | 画像処理回路 | |
| JP3468580B2 (ja) | データ曲線描画装置 | |
| JPS623295A (ja) | 表示画像補償方法 | |
| JPH0696222A (ja) | 画像処理装置 | |
| JPH08234169A (ja) | 表示制御装置、及び表示制御方法 | |
| JPH0683968A (ja) | 画像処理装置 |