JP3468580B2 - データ曲線描画装置 - Google Patents
データ曲線描画装置Info
- Publication number
- JP3468580B2 JP3468580B2 JP12226294A JP12226294A JP3468580B2 JP 3468580 B2 JP3468580 B2 JP 3468580B2 JP 12226294 A JP12226294 A JP 12226294A JP 12226294 A JP12226294 A JP 12226294A JP 3468580 B2 JP3468580 B2 JP 3468580B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- output
- data
- display
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Generation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、各種データを高速に描
画するデータ曲線描画装置に関する。
画するデータ曲線描画装置に関する。
【０００２】
【従来の技術】各時間ごとの温度とか、各位置ごとの高
さなどの、一次元データの集合を表示装置（ＣＲＴディ
スプレイ）等に表示するとき、通常はＸ，Ｙ軸上の座標
位置として計算し、表示装置の走査位置に換算してビッ
トマップメモリ上に展開して画面上にプロットする。曲
線表示するときは勾配演算も必要となる。
さなどの、一次元データの集合を表示装置（ＣＲＴディ
スプレイ）等に表示するとき、通常はＸ，Ｙ軸上の座標
位置として計算し、表示装置の走査位置に換算してビッ
トマップメモリ上に展開して画面上にプロットする。曲
線表示するときは勾配演算も必要となる。
【０００３】
【発明が解決しようとする課題】これらの計算は通常ソ
フトウエアによって行われるため、高速な描画を行うこ
とは困難である。さらにデータを繰り返し連続的に表示
する必要がある時は、消去操作も必要となるため、さら
に動作が遅くなるばかりか、視覚的にちらつき（フリッ
カ）が発生するので、これを防止するため、二面のメモ
リを用い、一方のメモリで表示中のとき他方のメモリに
消去等の処理を行い、メモリを交互に使って表示する必
要があった。
フトウエアによって行われるため、高速な描画を行うこ
とは困難である。さらにデータを繰り返し連続的に表示
する必要がある時は、消去操作も必要となるため、さら
に動作が遅くなるばかりか、視覚的にちらつき（フリッ
カ）が発生するので、これを防止するため、二面のメモ
リを用い、一方のメモリで表示中のとき他方のメモリに
消去等の処理を行い、メモリを交互に使って表示する必
要があった。
【０００４】本発明は上述の問題点に鑑みてなされたも
ので、代数計算、プロットや消去、メモリ交換などの複
雑な一連の手続きを必要とせず、簡単な構成で、高速に
曲線を描画するデータ曲線描画装置を提供することを目
的とする。
ので、代数計算、プロットや消去、メモリ交換などの複
雑な一連の手続きを必要とせず、簡単な構成で、高速に
曲線を描画するデータ曲線描画装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、Ｘｉアドレスのデータｄｉより
なる一次元データを格納するデータ格納部と、Ｘｉ，Ｙ
ｊアドレスを発生する表示アドレス発生器と、Ｘｉアド
レスよりデータｄｉを読み出し、Ｙｊアドレスと比較す
る比較器と、この比較器の出力をＸｉ，Ｙｊアドレスの
画素値とし縮小処理する縮小手段と、前記比較器の出力
より前記縮小手段の出力を論理引算する引算器と、この
引算器の出力を表示する表示器とを備えたデータ曲線描
画装置であって、前記縮小手段は、Ｘ軸正方向を０°と
し反時計回りに表示するものとし、対象画素の０°，９
０°，１８０°の隣接３画素よりなるマトリックスまた
は対象画素の０°，４５°，９０°，１３５°，１８０
°の隣接５画素よりなるマトリックスを用いて縮小処理
をするものである。
め、請求項１の発明は、Ｘｉアドレスのデータｄｉより
なる一次元データを格納するデータ格納部と、Ｘｉ，Ｙ
ｊアドレスを発生する表示アドレス発生器と、Ｘｉアド
レスよりデータｄｉを読み出し、Ｙｊアドレスと比較す
る比較器と、この比較器の出力をＸｉ，Ｙｊアドレスの
画素値とし縮小処理する縮小手段と、前記比較器の出力
より前記縮小手段の出力を論理引算する引算器と、この
引算器の出力を表示する表示器とを備えたデータ曲線描
画装置であって、前記縮小手段は、Ｘ軸正方向を０°と
し反時計回りに表示するものとし、対象画素の０°，９
０°，１８０°の隣接３画素よりなるマトリックスまた
は対象画素の０°，４５°，９０°，１３５°，１８０
°の隣接５画素よりなるマトリックスを用いて縮小処理
をするものである。
【０００６】また、請求項２の発明は、Ｙｊアドレスの
データｄｊよりなる一次元データを格納するデータ格納
部と、Ｘｉ，Ｙｊアドレスを発生する表示アドレス発生
器と、Ｙｊアドレスよりデータｄｊを読み出し、Ｘｉア
ドレスと比較する比較器と、この比較器の出力をＸｉ，
Ｙｊアドレスの画素値とし縮小処理する縮小手段と、前
記比較器の出力より前記縮小手段の出力を論理引算する
引算器と、この引算器の出力を表示する表示器とを備え
たデータ曲線描画装置であって、前記縮小手段は、Ｘ軸
正方向を０°とし反時計回りに表示するものとし、対象
画素の０°，９０°，２７０°の隣接３画素よりなるマ
トリックスまたは対象画素の０°，４５°，９０°，２
７０°，３１５°の隣接５画素よりなるマトリックスを
用いて縮小処理をするものである。
データｄｊよりなる一次元データを格納するデータ格納
部と、Ｘｉ，Ｙｊアドレスを発生する表示アドレス発生
器と、Ｙｊアドレスよりデータｄｊを読み出し、Ｘｉア
ドレスと比較する比較器と、この比較器の出力をＸｉ，
Ｙｊアドレスの画素値とし縮小処理する縮小手段と、前
記比較器の出力より前記縮小手段の出力を論理引算する
引算器と、この引算器の出力を表示する表示器とを備え
たデータ曲線描画装置であって、前記縮小手段は、Ｘ軸
正方向を０°とし反時計回りに表示するものとし、対象
画素の０°，９０°，２７０°の隣接３画素よりなるマ
トリックスまたは対象画素の０°，４５°，９０°，２
７０°，３１５°の隣接５画素よりなるマトリックスを
用いて縮小処理をするものである。
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】また、請求項３の発明は、Ｘｉ，Ｙｊアド
レスを発生する表示アドレス発生器と、Ｘｉ，Ｙｊアド
レスをＸｉ´，Ｙｊ´アドレスに変換するアドレス変換
器と、Ｘｉ´アドレスのデータｄｉよりなる一次元デー
タを格納するデータ格納部と、Ｘｉ´アドレスよりデー
タｄｉを読み出しアドレスＹｊ´と比較する比較器と、
この比較器の出力をＸｉ´，Ｙｊ´アドレスの画素値と
し縮小処理する縮小手段と、前記比較器の出力より前記
縮小手段の出力を論理引算する引算器と、この引算器の
出力を表示する表示器とを備えたデータ曲線描画装置で
あって、前記縮小手段は、Ｘ軸正方向を０°とし反時計
回りに表示するものとし、対象画素の０°，９０°，２
７０°の隣接３画素よりなるマトリックスまたは対象画
素の０°，４５°，９０°，２７０°，３１５°の隣接
５画素よりなるマトリックスを用いて縮小処理をするも
のである。
レスを発生する表示アドレス発生器と、Ｘｉ，Ｙｊアド
レスをＸｉ´，Ｙｊ´アドレスに変換するアドレス変換
器と、Ｘｉ´アドレスのデータｄｉよりなる一次元デー
タを格納するデータ格納部と、Ｘｉ´アドレスよりデー
タｄｉを読み出しアドレスＹｊ´と比較する比較器と、
この比較器の出力をＸｉ´，Ｙｊ´アドレスの画素値と
し縮小処理する縮小手段と、前記比較器の出力より前記
縮小手段の出力を論理引算する引算器と、この引算器の
出力を表示する表示器とを備えたデータ曲線描画装置で
あって、前記縮小手段は、Ｘ軸正方向を０°とし反時計
回りに表示するものとし、対象画素の０°，９０°，２
７０°の隣接３画素よりなるマトリックスまたは対象画
素の０°，４５°，９０°，２７０°，３１５°の隣接
５画素よりなるマトリックスを用いて縮小処理をするも
のである。
【００１３】
【００１４】また、請求項４の発明は、Ｘｉアドレスの
データｄｉよりなる一次元データを格納するデータ格納
部と、Ｘｉ，Ｙｊアドレスを発生する表示アドレス発生
器と、Ｘｉアドレスよりデータｄｉを読み出し、Ｙｊア
ドレスと比較する比較器と、この比較器の出力をＸｉ，
Ｙｊアドレスの画素値とし縮小処理する縮小手段と、前
記比較器の出力より前記縮小手段の出力を論理引算器す
る引算器と、Ｘｉ，ＹｊアドレスをＸｉ´，Ｙｊ´アド
レスに変換するアドレス変換器と、前記引算器の出力を
Ｘｉ´，Ｙｊ´アドレスの画素値として格納するメモリ
と、このメモリの内容を表示する表示器とを備えたデー
タ曲線描画装置であって、前記縮小手段は、Ｘ軸正方向
を０°とし反時計回りに表示するものとし、対象画素の
０°，９０°，２７０°の隣接３画素よりなるマトリッ
クスまたは対象画素の０°，４５°，９０°，２７０
°，３１５°の隣接５画素よりなるマトリックスを用い
て縮小処理をするものである。
データｄｉよりなる一次元データを格納するデータ格納
部と、Ｘｉ，Ｙｊアドレスを発生する表示アドレス発生
器と、Ｘｉアドレスよりデータｄｉを読み出し、Ｙｊア
ドレスと比較する比較器と、この比較器の出力をＸｉ，
Ｙｊアドレスの画素値とし縮小処理する縮小手段と、前
記比較器の出力より前記縮小手段の出力を論理引算器す
る引算器と、Ｘｉ，ＹｊアドレスをＸｉ´，Ｙｊ´アド
レスに変換するアドレス変換器と、前記引算器の出力を
Ｘｉ´，Ｙｊ´アドレスの画素値として格納するメモリ
と、このメモリの内容を表示する表示器とを備えたデー
タ曲線描画装置であって、前記縮小手段は、Ｘ軸正方向
を０°とし反時計回りに表示するものとし、対象画素の
０°，９０°，２７０°の隣接３画素よりなるマトリッ
クスまたは対象画素の０°，４５°，９０°，２７０
°，３１５°の隣接５画素よりなるマトリックスを用い
て縮小処理をするものである。
【００１５】
【作用】請求項１の発明では、Ｘｉアドレスのデータｄ
ｉとＹｊを比較し、ｄｉ≧Ｙｊのとき１，ｄｉ＜Ｙｊの
とき０を比較器より出力するようにし、Ｙｊを０から表
示画面の高さＹｎまで取ってみると、Ｘｉにおいて、０
からｄｉの高さまでは１，ｄｉを越えると０となり、こ
れを表示器で表示すると棒グラフ状の線がかけ、これが
集まると棒グラフの範囲を塗り潰した面となる。比較器
の出力をｄｉ≧Ｙｊのとき０，ｄｉ＜Ｙｊのとき１とし
ても同様に棒グラフになる。Ｘｉを０から画面の右はし
までとれば図２に示すように各Ｘｉにおける棒グラフの
範囲を塗り潰した面が描かれる。比較器の出力をＸｉ，
Ｙｊアドレスの画素値とし縮小手段によって縮小し、論
理引算器により比較器の出力より縮小手段の出力を論理
引算すると、曲線が得られる。この曲線は図２に示した
棒グラフ状の外形を表しており、Ｘ座標Ｘｉ，Ｙ座標ｄ
ｉとなる曲線を表す。なお、曲線の太さは縮小手段の縮
小により変化し、縮小量が小さければ細い曲線、大きけ
れば太い曲線となる。縮小処理はＹ座標の値を小さくす
るように行われるので、使用するマトリックスは、対象
画素の下側（２２５°〜３１５°）の隣接画素がなくて
もよい。これにより隣接３画素の場合は対象画素の左右
と０°，９０°，１８０°だけの隣接画素のマトリック
スでよく、隣接５画素の場合は、対象画素の０°，４５
°，９０°，１３５°，１８０°だけの隣接画素のマト
リックスでよい。
ｉとＹｊを比較し、ｄｉ≧Ｙｊのとき１，ｄｉ＜Ｙｊの
とき０を比較器より出力するようにし、Ｙｊを０から表
示画面の高さＹｎまで取ってみると、Ｘｉにおいて、０
からｄｉの高さまでは１，ｄｉを越えると０となり、こ
れを表示器で表示すると棒グラフ状の線がかけ、これが
集まると棒グラフの範囲を塗り潰した面となる。比較器
の出力をｄｉ≧Ｙｊのとき０，ｄｉ＜Ｙｊのとき１とし
ても同様に棒グラフになる。Ｘｉを０から画面の右はし
までとれば図２に示すように各Ｘｉにおける棒グラフの
範囲を塗り潰した面が描かれる。比較器の出力をＸｉ，
Ｙｊアドレスの画素値とし縮小手段によって縮小し、論
理引算器により比較器の出力より縮小手段の出力を論理
引算すると、曲線が得られる。この曲線は図２に示した
棒グラフ状の外形を表しており、Ｘ座標Ｘｉ，Ｙ座標ｄ
ｉとなる曲線を表す。なお、曲線の太さは縮小手段の縮
小により変化し、縮小量が小さければ細い曲線、大きけ
れば太い曲線となる。縮小処理はＹ座標の値を小さくす
るように行われるので、使用するマトリックスは、対象
画素の下側（２２５°〜３１５°）の隣接画素がなくて
もよい。これにより隣接３画素の場合は対象画素の左右
と０°，９０°，１８０°だけの隣接画素のマトリック
スでよく、隣接５画素の場合は、対象画素の０°，４５
°，９０°，１３５°，１８０°だけの隣接画素のマト
リックスでよい。
【００１６】請求項２の発明では、Ｙｊアドレスのデー
タｄｊとし、ｄｊとＸｉを比較し、ｄｊ≧Ｘｉのとき
１，ｄｊ＜Ｘｉのとき０を比較器より出力するようにす
ると、Ｙｊにおいて、Ｘｉが０からｄｊまでは１，ｄｊ
を越えると０となる。Ｘ方向の棒グラフ状の線が得られ
る。Ｙｊを０から画面の高さＹｎまで移動することによ
り、図３に示すように各ＹｊにおけるＸ方向への棒グラ
フの範囲を塗り潰した面が描かれる。比較器の出力をＸ
ｉ，Ｙｊアドレスの画素値とし縮小手段によって縮小
し、論理引算器により比較器の出力より縮小手段の出力
を論理引算器すると曲線が得られ、図３に示した棒グラ
フ状の外形を表しており、Ｘ座標ｄｊ，Ｙ座標Ｙｊを表
す。縮小処理はＸ座標の値を小さくするように行われる
ので、使用するマトリックスは対象画素の左側１３５°
〜２２５°の隣接画素がなくてもよい。これより隣接３
画素の場合は、対象画素の０°，９０°，２７０°だけ
の隣接画素のマトリックスでよく、隣接５画素の場合
は、対象画素の０°，４５°，９０°，２７０°，３１
５°だけの隣接画素のマトリックスでよい。
タｄｊとし、ｄｊとＸｉを比較し、ｄｊ≧Ｘｉのとき
１，ｄｊ＜Ｘｉのとき０を比較器より出力するようにす
ると、Ｙｊにおいて、Ｘｉが０からｄｊまでは１，ｄｊ
を越えると０となる。Ｘ方向の棒グラフ状の線が得られ
る。Ｙｊを０から画面の高さＹｎまで移動することによ
り、図３に示すように各ＹｊにおけるＸ方向への棒グラ
フの範囲を塗り潰した面が描かれる。比較器の出力をＸ
ｉ，Ｙｊアドレスの画素値とし縮小手段によって縮小
し、論理引算器により比較器の出力より縮小手段の出力
を論理引算器すると曲線が得られ、図３に示した棒グラ
フ状の外形を表しており、Ｘ座標ｄｊ，Ｙ座標Ｙｊを表
す。縮小処理はＸ座標の値を小さくするように行われる
ので、使用するマトリックスは対象画素の左側１３５°
〜２２５°の隣接画素がなくてもよい。これより隣接３
画素の場合は、対象画素の０°，９０°，２７０°だけ
の隣接画素のマトリックスでよく、隣接５画素の場合
は、対象画素の０°，４５°，９０°，２７０°，３１
５°だけの隣接画素のマトリックスでよい。
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】請求項３の発明では、比較器の出力をＸｉ
´，Ｙｊ´アドレスの画素値とし、縮小処理し、比較器
の出力より縮小手段の出力を論理引算し、この引算した
出力を表示器に表示する。これによりＸｉ´，Ｙｊ´座
標に変換した曲線画像が得られる。座標変換方法として
アフィン変換を用いれば移動、縮小、拡大、回転が可能
になる。縮小処理はＹ座標の値を小さくするように行わ
れるので、使用するマトリックスは、対象画素の下側
（２２５°〜３１５°）の隣接画素がなくてもよい。こ
れにより隣接３画素の場合は対象画素の左右と０°，９
０°，１８０°だけの隣接画素のマトリックスでよく、
隣接５画素の場合は、対象画素の０°，４５°，９０
°，１３５°，１８０°だけの隣接画素のマトリックス
でよい。
´，Ｙｊ´アドレスの画素値とし、縮小処理し、比較器
の出力より縮小手段の出力を論理引算し、この引算した
出力を表示器に表示する。これによりＸｉ´，Ｙｊ´座
標に変換した曲線画像が得られる。座標変換方法として
アフィン変換を用いれば移動、縮小、拡大、回転が可能
になる。縮小処理はＹ座標の値を小さくするように行わ
れるので、使用するマトリックスは、対象画素の下側
（２２５°〜３１５°）の隣接画素がなくてもよい。こ
れにより隣接３画素の場合は対象画素の左右と０°，９
０°，１８０°だけの隣接画素のマトリックスでよく、
隣接５画素の場合は、対象画素の０°，４５°，９０
°，１３５°，１８０°だけの隣接画素のマトリックス
でよい。
【００２３】
【００２４】請求項４の発明では、比較器の出力をＸ
ｉ，Ｙｊアドレスの画素値とし、縮小器で縮小した後、
比較器の出力から縮小器の出力を論理引算する。Ｘｉ，
Ｙｊアドレスをアドレス変換でＸｉ´，Ｙｊ´アドレス
に変換し、引算器の出力をＸ´，Ｙ´アドレスの画素値
としてメモリに格納する。このメモリより読み出して表
示器に表示することにより、Ｘ，Ｙ座標よりＸ´，Ｙ´
座標に変換したデータｄｉの曲線が得られる。座標変換
としてアフィン変換を用いることにより、座標の移動、
縮小、拡大、回転が可能となる。縮小処理はＹ座標の値
を小さくするように行われるので、使用するマトリック
スは、対象画素の下側（２２５°〜３１５°）の隣接画
素がなくてもよい。これにより隣接３画素の場合は対象
画素の左右と０°，９０°，１８０°だけの隣接画素の
マトリックスでよく、隣接５画素の場合は、対象画素の
０°，４５°，９０°，１３５°，１８０°だけの隣接
画素のマトリックスでよい。
ｉ，Ｙｊアドレスの画素値とし、縮小器で縮小した後、
比較器の出力から縮小器の出力を論理引算する。Ｘｉ，
Ｙｊアドレスをアドレス変換でＸｉ´，Ｙｊ´アドレス
に変換し、引算器の出力をＸ´，Ｙ´アドレスの画素値
としてメモリに格納する。このメモリより読み出して表
示器に表示することにより、Ｘ，Ｙ座標よりＸ´，Ｙ´
座標に変換したデータｄｉの曲線が得られる。座標変換
としてアフィン変換を用いることにより、座標の移動、
縮小、拡大、回転が可能となる。縮小処理はＹ座標の値
を小さくするように行われるので、使用するマトリック
スは、対象画素の下側（２２５°〜３１５°）の隣接画
素がなくてもよい。これにより隣接３画素の場合は対象
画素の左右と０°，９０°，１８０°だけの隣接画素の
マトリックスでよく、隣接５画素の場合は、対象画素の
０°，４５°，９０°，１３５°，１８０°だけの隣接
画素のマトリックスでよい。
【００２５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は第１実施例の構成を示すブロック図
である。表示アドレス発生器１は表示器４の表示画面の
Ｘｉ，Ｙｊアドレスを発生する。データ格納部２はアド
レスＸｉにデータｄｉが格納された一次元メモリであ
る。比較器３はアドレスＸｉのデータｄｉとアドレスＹ
ｊとを比較し、ｄｉ≧Ｙｊのときは１，ｄｉ＜Ｙｊのと
きは０を出力する。表示器４は比較器３の出力をアドレ
スＸｉ，Ｙｊの画素の値として２値表示する。
て説明する。図１は第１実施例の構成を示すブロック図
である。表示アドレス発生器１は表示器４の表示画面の
Ｘｉ，Ｙｊアドレスを発生する。データ格納部２はアド
レスＸｉにデータｄｉが格納された一次元メモリであ
る。比較器３はアドレスＸｉのデータｄｉとアドレスＹ
ｊとを比較し、ｄｉ≧Ｙｊのときは１，ｄｉ＜Ｙｊのと
きは０を出力する。表示器４は比較器３の出力をアドレ
スＸｉ，Ｙｊの画素の値として２値表示する。
【００２６】図２は第１実施例の表示器４の出力を示
す。なお、最上行はデータを示したものでこれは表示さ
れない。アドレスＸｉ，Ｙｊは１画素の座標を表すもの
とすると、Ｘ軸方向の幅を１画素とした棒グラフとな
る。しかし１画素の大きさは小さいので、Ｘ座標をＸ
ｉ，Ｙ座標をｄｉとする曲線を塗り潰したグラフとして
表示される。なお、データｄｉの最大値が表示画面の高
さ、Ｙｎ以下となるように調整しておくようにする。
す。なお、最上行はデータを示したものでこれは表示さ
れない。アドレスＸｉ，Ｙｊは１画素の座標を表すもの
とすると、Ｘ軸方向の幅を１画素とした棒グラフとな
る。しかし１画素の大きさは小さいので、Ｘ座標をＸ
ｉ，Ｙ座標をｄｉとする曲線を塗り潰したグラフとして
表示される。なお、データｄｉの最大値が表示画面の高
さ、Ｙｎ以下となるように調整しておくようにする。
【００２７】図１において、データ格納部２にはアドレ
スＹｊにデータｄｊが格納されているものとし、比較器
３はアドレスＹｊのデータｄｊとアドレスＸｉとを比較
し、ｄｊ≧Ｘｉのときは１，ｄｊ＜Ｘｉのときは０を出
力するものとすると、表示器４は図３に示すようにＹｊ
におけるＸの値がｄｊの棒グラフを表示する。なお、右
端の列はデータを示したものでこれは表示されない。
スＹｊにデータｄｊが格納されているものとし、比較器
３はアドレスＹｊのデータｄｊとアドレスＸｉとを比較
し、ｄｊ≧Ｘｉのときは１，ｄｊ＜Ｘｉのときは０を出
力するものとすると、表示器４は図３に示すようにＹｊ
におけるＸの値がｄｊの棒グラフを表示する。なお、右
端の列はデータを示したものでこれは表示されない。
【００２８】図４は第２実施例の構成を示すブロック図
である。図１に示す比較器３の後に縮小手段５および比
較器３の出力から縮小手段５の出力を論理引算する引算
器６を設け、引算器６の出力をＸ，Ｙアドレスの画素の
値として表示するようにしたものである。縮小手段５は
比較器３の出力をＸｉ，Ｙｊアドレスの画素値とし、公
知の方法で縮小するもので、８近傍を表す３×３マトリ
ックや４近傍を表すマトリックスなどを、縮小対象とす
る画素に作用させ縮小する。
である。図１に示す比較器３の後に縮小手段５および比
較器３の出力から縮小手段５の出力を論理引算する引算
器６を設け、引算器６の出力をＸ，Ｙアドレスの画素の
値として表示するようにしたものである。縮小手段５は
比較器３の出力をＸｉ，Ｙｊアドレスの画素値とし、公
知の方法で縮小するもので、８近傍を表す３×３マトリ
ックや４近傍を表すマトリックスなどを、縮小対象とす
る画素に作用させ縮小する。
【００２９】図５は図２に示した画面が縮小された画面
を示し、斜線で囲まれた図形が縮小された図形を示す。
縮小する量は表示したい曲線の太さに応じて決定する。
図５は図２で示した各画素に縮小マトリックスを１回作
用させ１回の縮小操作を実施した結果を示す。
を示し、斜線で囲まれた図形が縮小された図形を示す。
縮小する量は表示したい曲線の太さに応じて決定する。
図５は図２で示した各画素に縮小マトリックスを１回作
用させ１回の縮小操作を実施した結果を示す。
【００３０】引算器６は比較器３の出力と縮小手段５の
出力とを論理引算するもので、対応する画素について１
−１＝１，１−０＝１，０−０＝０，の演算をする。な
お、０−１＝０とするが、縮小手段５の出力の方が比較
器３の出力より小さいものであるため、このケースは表
れない。図６は図２に示す図形より図５に示す縮小され
た図形を引算したものである。これを表示器４で表示す
れば、曲線として表示される。つまり、Ｘ座標Ｘｉに対
するＹ座標の値がｄｉの曲線として表示される。
出力とを論理引算するもので、対応する画素について１
−１＝１，１−０＝１，０−０＝０，の演算をする。な
お、０−１＝０とするが、縮小手段５の出力の方が比較
器３の出力より小さいものであるため、このケースは表
れない。図６は図２に示す図形より図５に示す縮小され
た図形を引算したものである。これを表示器４で表示す
れば、曲線として表示される。つまり、Ｘ座標Ｘｉに対
するＹ座標の値がｄｉの曲線として表示される。
【００３１】以上は図２で説明したＸ座標に対し、デー
タｄをＹ座標に表示する場合であるが、図３で説明した
Ｙ座標に対し、データｄをＸ座標に表示する場合にも同
様にして容易に適用することができる。図７はこの場合
のブロック図で、データ格納部２にはアドレスＹｊにデ
ータｄｉが格納され、比較器３はアドレスＹｊのデータ
ｄｊとアドレスＸｉを比較する。他は図４の場合と同様
である。
タｄをＹ座標に表示する場合であるが、図３で説明した
Ｙ座標に対し、データｄをＸ座標に表示する場合にも同
様にして容易に適用することができる。図７はこの場合
のブロック図で、データ格納部２にはアドレスＹｊにデ
ータｄｉが格納され、比較器３はアドレスＹｊのデータ
ｄｊとアドレスＸｉを比較する。他は図４の場合と同様
である。
【００３２】図８は図４で表示したブロック図をディジ
タル回路で構成した一例を示すものである。図４と同一
符号は同一のものを表す。表示アドレス発生器１はＸ，
Ｙアドレスを出力すると共に水平方向（Ｘ軸方向）１ラ
インスキャンする毎に水平同期信号を出力する。システ
ムクロック１１は、構成機器にクロックを供給する。シ
フトレジスタ１２はインデックスリセット付でデータｄ
０…ｄｉ…ｄｍをクロックの入力ごとに出力してゆく
が、水平同期信号（Ｈ同期信号）が入力すると、最初の
データから出力してゆく。これにより表示アドレス発生
器１より、Ｈ同期信号を出力後、Ｘ０，Ｘ１…Ｘｉを発
生すると、これに応じてシフトレジスタ１２からｄ０，
ｄ１，…ｄｉ…が出力される。表示アドレス発生器１で
Ｘｉ，Ｙｊアドレスが発生されると、比較器３にはｄｉ
とＹｊが入力し、ｄｉ≧Ｙｊの場合１，ｄｉ＜Ｙｊのと
き０、（またはこの逆でもよい）が出力される。
タル回路で構成した一例を示すものである。図４と同一
符号は同一のものを表す。表示アドレス発生器１はＸ，
Ｙアドレスを出力すると共に水平方向（Ｘ軸方向）１ラ
インスキャンする毎に水平同期信号を出力する。システ
ムクロック１１は、構成機器にクロックを供給する。シ
フトレジスタ１２はインデックスリセット付でデータｄ
０…ｄｉ…ｄｍをクロックの入力ごとに出力してゆく
が、水平同期信号（Ｈ同期信号）が入力すると、最初の
データから出力してゆく。これにより表示アドレス発生
器１より、Ｈ同期信号を出力後、Ｘ０，Ｘ１…Ｘｉを発
生すると、これに応じてシフトレジスタ１２からｄ０，
ｄ１，…ｄｉ…が出力される。表示アドレス発生器１で
Ｘｉ，Ｙｊアドレスが発生されると、比較器３にはｄｉ
とＹｊが入力し、ｄｉ≧Ｙｊの場合１，ｄｉ＜Ｙｊのと
き０、（またはこの逆でもよい）が出力される。
【００３３】１Ｈディレイライン１３はＸ０〜Ｘｎのア
ドレスに応じて出力される比較器３の出力を水平１ライ
ンとして、１ライン前のデータを保存しているディレイ
ラインである。縮小マトリックス部１４は１Ｈディレイ
ライン１３のデータと現ラインのデータに縮小マトリッ
クスを作用させ、縮小データを出力する。変形ＡＮＤゲ
ート１５は現ラインの値と、縮小された値の反転値の論
理積を出力する。変形ＡＮＤゲート１５は引算器７の働
きをする。なお、変形ＡＮＤゲート１５の代わりにイク
スクルーシィブＯＲゲート（ＸＯＲゲート）を用いても
よい。
ドレスに応じて出力される比較器３の出力を水平１ライ
ンとして、１ライン前のデータを保存しているディレイ
ラインである。縮小マトリックス部１４は１Ｈディレイ
ライン１３のデータと現ラインのデータに縮小マトリッ
クスを作用させ、縮小データを出力する。変形ＡＮＤゲ
ート１５は現ラインの値と、縮小された値の反転値の論
理積を出力する。変形ＡＮＤゲート１５は引算器７の働
きをする。なお、変形ＡＮＤゲート１５の代わりにイク
スクルーシィブＯＲゲート（ＸＯＲゲート）を用いても
よい。
【００３４】図９は図８の縮小マトリックス部１４で用
いる縮小マトリックスの一例を示す。（Ａ）は縮小マト
リックスとその出力ゲートを示し、（Ｂ）は本縮小マト
リックスを使用した場合の図８における表示器４に表示
される曲線の形状を画素の単位で示したものである。通
常の縮小マトリックスは８近傍のものが用いられ、これ
は３×３のマトリックスで構成される。（Ａ）に示すマ
トリックスは画素ｂの５近傍のデータを用いるもので３
×２のマトリックスである。これは図５の縮小図形で示
すように縮小は左右と上側（０°，４５°，９０°，１
３５°，１８０°）だけでよく、下側（２２５°〜３１
５°）を縮小しない方がよいからである。３×３のマト
リックスを使用すると１Ｈディレイラインが２個必要と
なるが、３×２マトリックスの場合は１個でよいという
メリットも生じる。
いる縮小マトリックスの一例を示す。（Ａ）は縮小マト
リックスとその出力ゲートを示し、（Ｂ）は本縮小マト
リックスを使用した場合の図８における表示器４に表示
される曲線の形状を画素の単位で示したものである。通
常の縮小マトリックスは８近傍のものが用いられ、これ
は３×３のマトリックスで構成される。（Ａ）に示すマ
トリックスは画素ｂの５近傍のデータを用いるもので３
×２のマトリックスである。これは図５の縮小図形で示
すように縮小は左右と上側（０°，４５°，９０°，１
３５°，１８０°）だけでよく、下側（２２５°〜３１
５°）を縮小しない方がよいからである。３×３のマト
リックスを使用すると１Ｈディレイラインが２個必要と
なるが、３×２マトリックスの場合は１個でよいという
メリットも生じる。
【００３５】図１０は図８の縮小マトリックス部１４で
用いる縮小マトリックスの他の例を示す。（Ａ）は縮小
マトリックスとその出力ゲートを示し、（Ｂ）は本マト
リックスを使用した場合の図８における表示器４に表示
される曲線の形状を画素単位で表したものである。本縮
小マトリックスは画素ｂの３近傍のデータを用いるもの
である。図９と図１０の（Ｂ）を比較すると明らかなよ
うに、図９のマトリックスを用いると斜めの線が太めに
明確に表示される。これは図９に示す縮小マトリックス
の方が図１０の縮小マトリックスよりも縮小量が多いの
で、元の図形との差として表される表示器４の表示は太
い線となるためである。
用いる縮小マトリックスの他の例を示す。（Ａ）は縮小
マトリックスとその出力ゲートを示し、（Ｂ）は本マト
リックスを使用した場合の図８における表示器４に表示
される曲線の形状を画素単位で表したものである。本縮
小マトリックスは画素ｂの３近傍のデータを用いるもの
である。図９と図１０の（Ｂ）を比較すると明らかなよ
うに、図９のマトリックスを用いると斜めの線が太めに
明確に表示される。これは図９に示す縮小マトリックス
の方が図１０の縮小マトリックスよりも縮小量が多いの
で、元の図形との差として表される表示器４の表示は太
い線となるためである。
【００３６】図１１は図７で示した、Ｙ座標に対しデー
タｄをＸ座標に表示する場合のブロック図における縮小
手段５で用いる縮小マトリックスを示したもので、
（Ａ）は５隣接画素の縮小マトリックスとその出力ゲー
トを示し、（Ｂ）は３隣接画素の縮小マトリックスとそ
の出力ゲートを示す。（Ａ）は対象画素ｃの０°，４５
°，９０°，２７０°，３１５°の画素より構成される
マトリックスを用いる。（Ｂ）は対象画素ｃの０°，９
０°，２７０°の画素より構成されるマトリックスより
なる。
タｄをＸ座標に表示する場合のブロック図における縮小
手段５で用いる縮小マトリックスを示したもので、
（Ａ）は５隣接画素の縮小マトリックスとその出力ゲー
トを示し、（Ｂ）は３隣接画素の縮小マトリックスとそ
の出力ゲートを示す。（Ａ）は対象画素ｃの０°，４５
°，９０°，２７０°，３１５°の画素より構成される
マトリックスを用いる。（Ｂ）は対象画素ｃの０°，９
０°，２７０°の画素より構成されるマトリックスより
なる。
【００３７】図１２は第３実施例の構成を示すブロック
図である。本実施例は第１実施例においてＸ，Ｙ座標で
表される棒グラフの表示をＸ´，Ｙ´座標に変換して表
示するもので、図１で示したブロック図にアドレス変換
器７を設けたものである。表示アドレス発生器１はＸ
ｉ，Ｙｊアドレスを発生し、アドレス変換器７はこのＸ
ｉ，ＹｊアドレスをＸｉ´，Ｙｊ´アドレスに変換す
る。データ格納部２にはアドレスＸｉ´に対してデータ
ｄｉが格納され、比較器３はデータｄｉとアドレスＹｊ
´を比較し、ｄｉ≧Ｙｊ´のときは１，ｄｉ＜Ｙｊ´の
ときは０を出力する。比較器３の出力を表示器４に表示
する。
図である。本実施例は第１実施例においてＸ，Ｙ座標で
表される棒グラフの表示をＸ´，Ｙ´座標に変換して表
示するもので、図１で示したブロック図にアドレス変換
器７を設けたものである。表示アドレス発生器１はＸ
ｉ，Ｙｊアドレスを発生し、アドレス変換器７はこのＸ
ｉ，ＹｊアドレスをＸｉ´，Ｙｊ´アドレスに変換す
る。データ格納部２にはアドレスＸｉ´に対してデータ
ｄｉが格納され、比較器３はデータｄｉとアドレスＹｊ
´を比較し、ｄｉ≧Ｙｊ´のときは１，ｄｉ＜Ｙｊ´の
ときは０を出力する。比較器３の出力を表示器４に表示
する。
【００３８】アドレス変換器７はアフィン変換を用いて
座標変換を行う。図１３はアフィン変換におけるＸ，Ｙ
座標とＸ′，Ｙ′座標の関係を示す図で、Ｘ′，Ｙ′座
標はＸ，Ｙ座標に対し原点を（ＸｏＹｏ）へ移動し、θ
時計回りに回転し、Ｘ′方向をｋｘ倍、Ｙ′方向をｋｙ
倍拡大（又は縮小）する。これを式で表すと次のように
なる。
座標変換を行う。図１３はアフィン変換におけるＸ，Ｙ
座標とＸ′，Ｙ′座標の関係を示す図で、Ｘ′，Ｙ′座
標はＸ，Ｙ座標に対し原点を（ＸｏＹｏ）へ移動し、θ
時計回りに回転し、Ｘ′方向をｋｘ倍、Ｙ′方向をｋｙ
倍拡大（又は縮小）する。これを式で表すと次のように
なる。
【００３９】
Ｘ′＝（Ｘｃｏｓθ＋Ｙｓｉｎθ）ｋｘ＋Ｘｏ
Ｙ′＝（Ｘｓｉｎθ＋Ｙｃｏｓθ）ｋｙ＋Ｙｏ
【００４０】本実施例は、図１に示す第１実施例の一般
的な場合を表す。つまり、（Ｘｏ，Ｙｏ）＝（０，
０），θ＝０，ｋｘ＝ｋｙ＝１とすれば図１のブロック
図と同じくなる。また、（Ｘｏ，Ｙｏ）＝（０，０），
θ＝９０°，ｋｘ＝ｋｙ＝１とすれば図３に示す出力が
得られる。
的な場合を表す。つまり、（Ｘｏ，Ｙｏ）＝（０，
０），θ＝０，ｋｘ＝ｋｙ＝１とすれば図１のブロック
図と同じくなる。また、（Ｘｏ，Ｙｏ）＝（０，０），
θ＝９０°，ｋｘ＝ｋｙ＝１とすれば図３に示す出力が
得られる。
【００４１】図１４は第４実施例の構成を示すブロック
図である。本実施例は第３実施例において棒グラフ状の
表示を曲線表示するようにしたもので、図１２におい
て、比較器３と表示器４の間に縮小手段５と引算器６を
設けたものである。縮小手段５は比較器３の出力をＸｉ
´，Ｙｊ´アドレスの画素値とし縮小処理を行う。縮小
マトリックスは図９，図１０に示したマトリックスが使
用される。引算器６は比較器３の出力から縮小手段５の
出力を論理引算し、この結果が表示器４に表示される。
図である。本実施例は第３実施例において棒グラフ状の
表示を曲線表示するようにしたもので、図１２におい
て、比較器３と表示器４の間に縮小手段５と引算器６を
設けたものである。縮小手段５は比較器３の出力をＸｉ
´，Ｙｊ´アドレスの画素値とし縮小処理を行う。縮小
マトリックスは図９，図１０に示したマトリックスが使
用される。引算器６は比較器３の出力から縮小手段５の
出力を論理引算し、この結果が表示器４に表示される。
【００４２】本実施例はＸ座標Ｘｉに対するＹ座標の値
ｄｉを曲線で表す場合、座標軸を移動（Ｘｏ，Ｙｏ），
回転（θ），拡大，縮小するものである。つまり、本実
施例は第２実施例の一般的場合を示し、（Ｘｏ，Ｙｏ）
＝（０，０），θ＝０，ｋｘ＝ｋｙ＝１とすれば図４に
示したブロック図と同じくなり、（Ｘｏ，Ｙｏ）＝
（０，０），θ＝９０°，ｋｘ＝ｋｙ＝１とすれば図７
と同じくなる。
ｄｉを曲線で表す場合、座標軸を移動（Ｘｏ，Ｙｏ），
回転（θ），拡大，縮小するものである。つまり、本実
施例は第２実施例の一般的場合を示し、（Ｘｏ，Ｙｏ）
＝（０，０），θ＝０，ｋｘ＝ｋｙ＝１とすれば図４に
示したブロック図と同じくなり、（Ｘｏ，Ｙｏ）＝
（０，０），θ＝９０°，ｋｘ＝ｋｙ＝１とすれば図７
と同じくなる。
【００４３】次に第５実施例を説明する。図１５は本実
施例の構成を示すブロック図である。本実施例は第３実
施例と同様に第１実施例においてＸ，Ｙ座標で表される
棒グラフ状の表示をＸ´，Ｙ´座標に変換して表示する
もので、第３実施例とは構成を変えたものである。図１
２と同一符号のものは同一のものを表すものとする。表
示アドレス発生器１はＸｉ，Ｙｊアドレスを発生し、デ
ータ格納部２にはアドレスＸｉに対してデータｄｉが格
納され、比較器３はデータｄｉとアドレスＹｊを比較
し、ｄｉ≧Ｙｊのときは１，ｄｉ＜Ｙｊのときは０を出
力する。
施例の構成を示すブロック図である。本実施例は第３実
施例と同様に第１実施例においてＸ，Ｙ座標で表される
棒グラフ状の表示をＸ´，Ｙ´座標に変換して表示する
もので、第３実施例とは構成を変えたものである。図１
２と同一符号のものは同一のものを表すものとする。表
示アドレス発生器１はＸｉ，Ｙｊアドレスを発生し、デ
ータ格納部２にはアドレスＸｉに対してデータｄｉが格
納され、比較器３はデータｄｉとアドレスＹｊを比較
し、ｄｉ≧Ｙｊのときは１，ｄｉ＜Ｙｊのときは０を出
力する。
【００４４】アドレス変換器７は図１２と同様Ｘｉ，Ｙ
ｊアドレスをＸｉ′，Ｙｊ′アドレスにアフィン変換す
る。ディスプレイバッファ８は比較器３の出力をＸ
ｉ′，Ｙｊ′アドレスの画素値として格納する。ディス
プレイアドレス発生器９は表示のアドレスを発生してデ
ィスプレイバッファ８よりデータを読み出し表示器４に
出力する。このようにディスプレイバッファ８は通常使
用されているものと同様、等価的な書き込みポートと読
み出しポートを有しており、別々にアドレスが可能とな
っている。なお、ディスプレイアドレス発生器９を用い
ず、表示アドレス発生器１の発生するアドレスでディス
プレイバッファ８よりデータを読み出してもよい。
ｊアドレスをＸｉ′，Ｙｊ′アドレスにアフィン変換す
る。ディスプレイバッファ８は比較器３の出力をＸ
ｉ′，Ｙｊ′アドレスの画素値として格納する。ディス
プレイアドレス発生器９は表示のアドレスを発生してデ
ィスプレイバッファ８よりデータを読み出し表示器４に
出力する。このようにディスプレイバッファ８は通常使
用されているものと同様、等価的な書き込みポートと読
み出しポートを有しており、別々にアドレスが可能とな
っている。なお、ディスプレイアドレス発生器９を用い
ず、表示アドレス発生器１の発生するアドレスでディス
プレイバッファ８よりデータを読み出してもよい。
【００４５】図１２と図１５とでは同じアドレス変換器
７が用いられているが、その働きは異なる。つまり図１
２においては、ディスプレイアドレス基準であって「あ
る表示場所に書き込むデータのアドレスはどこか」とい
うことを示すのに対し、図１５においては「あるデータ
はどこに表示すべきか」ということを示す。
７が用いられているが、その働きは異なる。つまり図１
２においては、ディスプレイアドレス基準であって「あ
る表示場所に書き込むデータのアドレスはどこか」とい
うことを示すのに対し、図１５においては「あるデータ
はどこに表示すべきか」ということを示す。
【００４６】次ぎに第６実施例を説明する。図１６は本
実施例の構成を示すブロック図である。本実施例は第５
実施例における棒グラフ状の表示を曲線表示するように
したもので、第４実施例とは構造を変えたものである。
図１５において、比較器３とディスプレイバッファ８の
間に縮小手段５と引算器６を設けたものである。縮小手
段５は比較器３の出力をＸｉ，Ｙｊアドレスの画素値と
し縮小処理を行う。縮小マトリックスは図９，図１０に
示したマトリックスが使用される。引算器６は比較器３
の出力から縮小手段５の出力を論理引算する。
実施例の構成を示すブロック図である。本実施例は第５
実施例における棒グラフ状の表示を曲線表示するように
したもので、第４実施例とは構造を変えたものである。
図１５において、比較器３とディスプレイバッファ８の
間に縮小手段５と引算器６を設けたものである。縮小手
段５は比較器３の出力をＸｉ，Ｙｊアドレスの画素値と
し縮小処理を行う。縮小マトリックスは図９，図１０に
示したマトリックスが使用される。引算器６は比較器３
の出力から縮小手段５の出力を論理引算する。
【００４７】本実施例は第４実施例と同じく、第２実施
例の一般的な場合を示し、Ｘ座標Ｘｉに対するＹ座標の
値ｄｉを曲線で表し、座標変換を可能としたものであ
る。（Ｘｏ，Ｙｏ）＝（０，０），θ＝０，ｋｘ＝ｋｙ
＝１とすれば図４に示すブロック図に相当したものとな
り、（Ｘｏ，Ｙｏ）＝（０，０），θ＝９０°，ｋｘ＝
ｋｙ＝１とすれば図７に相当したものになる。
例の一般的な場合を示し、Ｘ座標Ｘｉに対するＹ座標の
値ｄｉを曲線で表し、座標変換を可能としたものであ
る。（Ｘｏ，Ｙｏ）＝（０，０），θ＝０，ｋｘ＝ｋｙ
＝１とすれば図４に示すブロック図に相当したものとな
り、（Ｘｏ，Ｙｏ）＝（０，０），θ＝９０°，ｋｘ＝
ｋｙ＝１とすれば図７に相当したものになる。
【００４８】第５および第６実施例はメモリとしてディ
スプレイバッファ８を使用している。このためメモリへ
の書き込み、消去、表示画面のちらつきを防止するため
２面のメモリの使用などは従来と同様になるが、表示す
る画素のＸ，Ｙ座標の計算、曲線表示する場合の勾配の
計算などは不要であり、従来の方法に比べ迅速な描画が
可能となっている。
スプレイバッファ８を使用している。このためメモリへ
の書き込み、消去、表示画面のちらつきを防止するため
２面のメモリの使用などは従来と同様になるが、表示す
る画素のＸ，Ｙ座標の計算、曲線表示する場合の勾配の
計算などは不要であり、従来の方法に比べ迅速な描画が
可能となっている。
【００４９】
【発明の効果】以上の説明から明らかなように、本発明
は、簡単なハードウェアにより高速で曲線を描画するこ
とができる。さらにこの曲線の移動、回転、縮小拡大等
を行うことができる。このため、システム性能が描画性
能で左右されることがないという効果も生じる。
は、簡単なハードウェアにより高速で曲線を描画するこ
とができる。さらにこの曲線の移動、回転、縮小拡大等
を行うことができる。このため、システム性能が描画性
能で左右されることがないという効果も生じる。
【図１】第１実施例の構成を示すブロック図である。
【図２】第１実施例の表示器の出力を示す図である。
【図３】Ｘ軸方向にデータの大きさを表した棒グラフを
示す図である。
示す図である。
【図４】第２実施例の構成を示すブロック図である。
【図５】縮小された図形を示す図である。
【図６】第２実施例の表示器の出力を示す図である。
【図７】第２実施例の変形例でＹ座標に対してデータを
Ｘ座標に表示する場合のブロック図である。
Ｘ座標に表示する場合のブロック図である。
【図８】図４で示したブロック図をディジタル回路で構
成した一例を示す図である。
成した一例を示す図である。
【図９】縮小マトリックスの一例を示す図である。
【図１０】縮小マトリックスの他の例を示す図である。
【図１１】縮小マトリックスの別の例を示す図である。
【図１２】第３実施例の構成を示す図である。
【図１３】アフィン変換を説明する図である。
【図１４】第４実施例の構成を示すブロック図である。
【図１５】第５実施例の構成を示す図である。
【図１６】第６実施例の構成を示す図である。
１ 表示アドレス発生器
２ データ格納部
３ 比較器
４ 表示器
５ 縮小手段
６ 引算器
７ アドレス変換器
８ ディスプレイバッファ
９ ディスプレイアドレス発生器
フロントページの続き
(56)参考文献 特開 昭49−23538（ＪＰ，Ａ)
特開 平１−263779（ＪＰ，Ａ)
特開 平５−250480（ＪＰ，Ａ)
実開 昭58−18290（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06T 11/20
G06T 5/30
G06T 7/00
Claims (4)
- 【請求項１】 Ｘｉアドレスのデータｄｉよりなる一次
元データを格納するデータ格納部と、Ｘｉ，Ｙｊアドレ
スを発生する表示アドレス発生器と、Ｘｉアドレスより
データｄｉを読み出し、Ｙｊアドレスと比較する比較器
と、この比較器の出力をＸｉ，Ｙｊアドレスの画素値と
し縮小処理する縮小手段と、前記比較器の出力より前記
縮小手段の出力を論理引算する引算器と、この引算器の
出力を表示する表示器とを備えたデータ曲線描画装置で
あって、 前記縮小手段は、Ｘ軸正方向を０°とし反時計回りに表
示するものとし、対象画素の０°，９０°，１８０°の
隣接３画素よりなるマトリックスまたは対象画素の０
°，４５°，９０°，１３５°，１８０°の隣接５画素
よりなるマトリックスを用いて縮小処理をすることを特
徴とするデータ曲線描画装置。 - 【請求項２】 Ｙｊアドレスのデータｄｊよりなる一次
元データを格納するデータ格納部と、Ｘｉ，Ｙｊアドレ
スを発生する表示アドレス発生器と、Ｙｊアドレスより
データｄｊを読み出し、Ｘｉアドレスと比較する比較器
と、この比較器の出力をＸｉ，Ｙｊアドレスの画素値と
し縮小処理する縮小手段と、前記比較器の出力より前記
縮小手段の出力を論理引算する引算器と、この引算器の
出力を表示する表示器とを備えたデータ曲線描画装置で
あって、 前記縮小手段は、Ｘ軸正方向を０°とし反時計回りに表
示するものとし、対象画素の０°，９０°，２７０°の
隣接３画素よりなるマトリックスまたは対象画素の０
°，４５°，９０°，２７０°，３１５°の隣接５画素
よりなるマトリックスを用いて縮小処理をすることを特
徴とするデータ曲線描画装置。 - 【請求項３】 Ｘｉ，Ｙｊアドレスを発生する表示アド
レス発生器と、Ｘｉ，ＹｊアドレスをＸｉ´，Ｙｊ´ア
ドレスに変換するアドレス変換器と、Ｘｉ´アドレスの
データｄｉよりなる一次元データを格納するデータ格納
部と、Ｘｉ´アドレスよりデータｄｉを読み出しアドレ
スＹｊ´と比較する比較器と、この比較器の出力をＸｉ
´，Ｙｊ´アドレスの画素値とし縮小処理する縮小手段
と、前記比較器の出力より前記縮小手段の出力を論理引
算する引算器と、この引算器の出力を表示する表示器と
を備えたデータ曲線描画装置であって、 前記縮小手段は、Ｘ軸正方向を０°とし反時計回りに表
示するものとし、対象 画素の０°，９０°，１８０°の
隣接３画素よりなるマトリックスまたは対象画素の０
°，４５°，９０°，１３５°，１８０°の隣接５画素
よりなるマトリックスを用いて縮小処理をすることを特
徴とするデータ曲線描画装置。 - 【請求項４】 Ｘｉアドレスのデータｄｉよりなる一次
元データを格納するデータ格納部と、Ｘｉ，Ｙｊアドレ
スを発生する表示アドレス発生器と、Ｘｉアドレスより
データｄｉを読み出し、Ｙｊアドレスと比較する比較器
と、この比較器の出力をＸｉ，Ｙｊアドレスの画素値と
し縮小処理する縮小手段と、前記比較器の出力より前記
縮小手段の出力を論理引算器する引算器と、Ｘｉ，Ｙｊ
アドレスをＸｉ´，Ｙｊ´アドレスに変換するアドレス
変換器と、前記引算器の出力をＸｉ´，Ｙｊ´アドレス
の画素値として格納するメモリと、このメモリの内容を
表示する表示器とを備えたデータ曲線描画装置であっ
て、 前記縮小手段は、Ｘ軸正方向を０°とし反時計回りに表
示するものとし、対象画素の０°，９０°，１８０°の
隣接３画素よりなるマトリックスまたは対象画素の０
°，４５°，９０°，１３５°，１８０°の隣接５画素
よりなるマトリックスを用いて縮小処理をすることを特
徴とするデータ曲線描画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12226294A JP3468580B2 (ja) | 1994-06-03 | 1994-06-03 | データ曲線描画装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12226294A JP3468580B2 (ja) | 1994-06-03 | 1994-06-03 | データ曲線描画装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07334693A JPH07334693A (ja) | 1995-12-22 |
| JP3468580B2 true JP3468580B2 (ja) | 2003-11-17 |
Family
ID=14831607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12226294A Expired - Fee Related JP3468580B2 (ja) | 1994-06-03 | 1994-06-03 | データ曲線描画装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468580B2 (ja) |
-
1994
- 1994-06-03 JP JP12226294A patent/JP3468580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07334693A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3952641B2 (ja) | 画像処理装置及び画像処理システム | |
| JPH0628485A (ja) | テクスチャーアドレス生成器、テクスチャーパターン生成器、テクスチャー描画装置及びテクスチャーアドレス生成方法 | |
| US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
| JP3468580B2 (ja) | データ曲線描画装置 | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP2000187726A (ja) | デ―タ補間方法および装置及び記憶媒体 | |
| JP3154741B2 (ja) | 画像処理装置及びその方式 | |
| JPS595905B2 (ja) | ディスプレイ装置における面輝度発生方式 | |
| JPH0256678B2 (ja) | ||
| JPS62145483A (ja) | 画像拡大縮小回転装置 | |
| US5305431A (en) | Method and system for rendering polygons on a raster display | |
| JPS62187884A (ja) | 回転画像表示装置 | |
| JPH04354068A (ja) | 画像データ補間方法及び装置 | |
| JPH0734225B2 (ja) | 画像処理装置 | |
| JPH07146932A (ja) | 画像表示装置 | |
| JP3899977B2 (ja) | 描画装置、方法及びプログラム | |
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JPH01211085A (ja) | 画像拡大方式 | |
| JP3671744B2 (ja) | 画像合成表示装置 | |
| JPH1074077A (ja) | 画像の２次元空間変換方法及び装置 | |
| JPS616684A (ja) | カ−ソル表示制御方式 | |
| JPH0336676A (ja) | ピクセル描画装置 | |
| JPH07182505A (ja) | 印刷用画像回転装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |