JPS6019802B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は池装置のリセツト信号によって、初期設定され
る情報処理装置に関する。

従来、池装置からのりセット信号によって装鷹を初期設
定する場合、そのリセット信号を則受付ける装置と一旦
リセット信号を保持し、装置の処理状況に応じてリセッ
ト可能かどうかを判断し、リセット下可能なときは処理
が一区切りつくまで待たせる制御を行う装置とがあった
。

一般的には、ハードウェアのみで構成されている情報処
理装置は前者のような制御方法が多くマイクロプログラ
ムを用いて制御される装置に後者の制御方法をとるもの
である。

例えば、マイクロプログラム制御装置においては、マイ
クロプログラムがある種の動作を行なっており、制御上
どうしても途中で処理を放棄できない場合に、前もって
リセット信号の抑止回路を設定しておいてから処理を行
ない、区切のついた所で抑止回路の設定を解除するとい
う方法をとつている。

しかし、この方法においては装贋の障害等の理由で「ハ
ードウエアまたはマイクロプログラムが停止またはルー
プ状態となった場合、従来このような状態からぬけ出す
ことを目的としているリセット信号が抑止回路が設定さ
れていることによって全く無意味となってしまう場合が
あった。

本発明の目的は、リセット信号の抑止回路が設定されて
いても、リセット信号を受取った後一定時間経過すれば
、必ずリセット動作を行わせることにより、いかなる場
合でも初期設定され処理の続行が可能な情報処理装置を
提供することにある。前記目的を達成するために、本発
明による情報処理装置は池装置からのりセット信号を保
持する回路と、このリセット信号を抑止する抑止回路を
有し、前記リセット信号が保持された時点か、あるいは
一旦抑止されてから前記リセット信号により初期設定さ
れる情報処理装置において、前記リセット信号が抑止さ
れたとき時間の計測を開始するタイマを設け、正常時間
を越えてＩＪセット信号が抑止されたとき前記タイマに
より前記抑止回路を解除するように構成してある。

前記構成によれば、装置の障害によりハードウェアある
いはマイクロプログラムが停止、またはループ状態にな
っても装置は必ず初期設定されるので、本発明の目的を
完全に達成することができる。

以下、図面を参照して本発明をさらに詳しく説暁する。

第１図は本発明による情報処理装置のリセット信号制御
部の一実施例を示す回路図である。図において、１はリ
セツト信号の保持レジスタ、２はリセット抑止レジスタ
であり、処理装置の動作においてセット、リセットされ
る。３はリセット抑止用のタイマでリセツト抑止状態の
とき受取られたりセット信号の保持時間を頚。

する。４および５はアンドゲートで各入力信号の論理積
を出力する。

６はオアゲートで２つの入力の論理和により、リセット
抑止レジスタ２をリセットする。

信号１０１ま池装置からのりセット信号、信号１５はリ
セツト保持レジスタ出力である。

信号１１はリセット抑止レジスタのセット信号、１２は
リセット抑止レジスタのリセット信号でともに処理装置
内で発生される信号である。信号１６，１７は抑止レジ
スタの正負の出力信号、信号１３は装置を実際に初期設
定する信号である。

また信号１４はリセット抑止用のタイマが一定時間経過
しても入力状態が変化しなかったときに動作する信号で
、これによりリセット抑止レジスタ２が強制的にリセッ
トされる。以上のような回路構成において他装置からリ
セツト信号１０が入力すると、このリセット信号は一日
レジスタ１に保持される。

このとき、リセット抑止レジスタ２がセット状態でなけ
れば信号１７により、保持されているリセット信号１５
は有効となり、信号１３によって装置は初期設定される
。リセット抑止レジスタ２が装置処理上信号１１によっ
てセットされている場合に、リセツト信号亀０を受取る
としジスタ１に保持された信号１５は信号１７によって
抑止される。

このとき、信号１５と１６とにより、アンドゲート５が
動作しリセット抑止用タイマ３が起動される。

通常は処理装層がリセット抑止状態での処理を完了し、
信号ｉ２によってリセット抑止レジス夕２をリセットす
るため信号１７が抑止解除を示しアンドゲート４によっ
てリセット動作が行なわれるとともに、信号１３によっ
てリセット保持レジスタ１と、リセット抑止タイマ３が
リセットされる。

しかし、リセット抑止レジスタ２がセットされていて、
リセット信号１０を受付けた後、一定時間を経過後も信
号１２による抑止レジスタ解除が行なわれない場合でも
、一定時間を計測していたタイマの時間切れ信号１４に
よって、リセツト抑止レジスタ２がゲート６によってリ
セットされるため、信号１３が動作し装置の初期設定が
行なわれる。

同時に信号１３により、リセット信号保持レジスタ１と
ＩＪセット抑止タイマ３もリセットされ、次に入力され
るリセット信号にそなえることができる。

なお、このときのタイマ３の設定時間は、通常処理装置
がリセツト信号抑止して行なう最大時間よりも大きくと
る必要がある。

本発明は、以上説明したように他装置からのりセット信
号を受信した場合、一定時間後には必ず装置を初期設定
することを可能とすることによって、各種情報処理装置
の障害時における動作の中断時間を短縮することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図である。 １……レジスタ、２……リセツト抑止レジスタ、３・・
・・・・リセツト抑止用タイマ、４，５・・…・アンド
ゲ−ト、６……オアゲート。 第，図

Claims (1)

【特許請求の範囲】
1. １ 他装置からのリセツト信号を保持する回路と、この
   リセツト信号を抑止する抑止回路を有し、前記リセツト
   信号が保持された時点か、あるいは一且抑止されてから
   前記リセツト信号により初期設定される情報処理装置に
   おいて、前記リセツト信号が抑止されたとき時間の計測
   を開始するタイマを設け、正常時間を越えてリセツト信
   号が抑止されたとき前記タイマにより前記抑止回路を解
   除するように構成した情報処理装置。