JPS60231229A - キ−入力処理回路 - Google Patents
キ−入力処理回路Info
- Publication number
- JPS60231229A JPS60231229A JP59086854A JP8685484A JPS60231229A JP S60231229 A JPS60231229 A JP S60231229A JP 59086854 A JP59086854 A JP 59086854A JP 8685484 A JP8685484 A JP 8685484A JP S60231229 A JPS60231229 A JP S60231229A
- Authority
- JP
- Japan
- Prior art keywords
- key
- timer counter
- signal
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はマイクロコンピュータにキー人力を読込ませる
だめのキー人力処理回路に関するものである。
だめのキー人力処理回路に関するものである。
〈従来技術〉
電子式卓上計算機、電子ゲーム等の各種電子機器は駆動
部分にマイクロコンピュータ（特にワンチップマイクロ
コンピュータ）が用いられ、キー操作することによって
種々のデータが入力される。
部分にマイクロコンピュータ（特にワンチップマイクロ
コンピュータ）が用いられ、キー操作することによって
種々のデータが入力される。
このようなキーから与えられるデータを所定の信号とし
て情報処理するためには、適正なキー人力とするために
マイクロコンピュータにおいて種々のン７トウエア処理
することが必要になる。
て情報処理するためには、適正なキー人力とするために
マイクロコンピュータにおいて種々のン７トウエア処理
することが必要になる。
即ちキーを押圧した瞬間や離した瞬間にはノイズ（チャ
タリング）が発生し、特に電卓やゲーム等のよのに粗雑
なキー人力部が用いられている場合には頻繁にノイズが
発生する。従ってノイズを除去して正しいキー信号のみ
を入力しなければならない。通常これらの処理はソフト
ウェアで行われており、第３図は従来から行われている
キー読込みのソフトウェア処理を示すフローチャートで
ある。即ち入力された信号がキー人力であるかノイズで
あるかを判別するだめの所定時間をソフトウェアによっ
て作り出し、該所定時間との関連で単発的な信号はノイ
ズ、一定期間以上継続すればキー人力であると判別する
ことによってキー人力信汚を作り出している。
タリング）が発生し、特に電卓やゲーム等のよのに粗雑
なキー人力部が用いられている場合には頻繁にノイズが
発生する。従ってノイズを除去して正しいキー信号のみ
を入力しなければならない。通常これらの処理はソフト
ウェアで行われており、第３図は従来から行われている
キー読込みのソフトウェア処理を示すフローチャートで
ある。即ち入力された信号がキー人力であるかノイズで
あるかを判別するだめの所定時間をソフトウェアによっ
て作り出し、該所定時間との関連で単発的な信号はノイ
ズ、一定期間以上継続すればキー人力であると判別する
ことによってキー人力信汚を作り出している。
−フｌ
処で近年開発されるマイクロコンピュータハ高速化が進
み、また処理能力も向上しているが、キー人力を読込む
だめの待ち時間は従来と同様のキー人力部が用いられる
限シ当然確保されねばならず、そのためによシ多くのス
テップ数が必要になっている。即ちたとえマイクロコン
ピュータの信号処理能力が向上して高速化が進んでも、
キー読込みルーチンには何ら恩恵を受けるものではなく
、逆に一定の待ち時間を作り出すのにより多くのソフト
ウェアのためのステップ数とレジスタを必要とする。
み、また処理能力も向上しているが、キー人力を読込む
だめの待ち時間は従来と同様のキー人力部が用いられる
限シ当然確保されねばならず、そのためによシ多くのス
テップ数が必要になっている。即ちたとえマイクロコン
ピュータの信号処理能力が向上して高速化が進んでも、
キー読込みルーチンには何ら恩恵を受けるものではなく
、逆に一定の待ち時間を作り出すのにより多くのソフト
ウェアのためのステップ数とレジスタを必要とする。
第４図に示すように、キー読込みルーチンによってソフ
トウェアでキー人力を処理しようとする場合、例えばチ
ャタリング防止のだめの待ち時間として５０ｍ５ｅｃが
必要であるとすると、ソフトウェアの１ステツプについ
て１μｓｅｃに構成されたマイクロコンピュータでは、
このルーチンだけで少なくとも５万ステツプ必要となり
、実際のキー読込みルーチンではそれ以上のステップ数
が必要になって、マイクロコンピュータのソフトウニあ
る〇 〈発明が解決しようとする問題点〉 本発明はキー人力の読込み処理がソフトウェアに与える
負担を軽減し、キー人力の読込みをハードウェア構成で
処理することによってマイクロコンピュータのプログラ
ム処理のより高速化を図ったキー人力処理回路である。
トウェアでキー人力を処理しようとする場合、例えばチ
ャタリング防止のだめの待ち時間として５０ｍ５ｅｃが
必要であるとすると、ソフトウェアの１ステツプについ
て１μｓｅｃに構成されたマイクロコンピュータでは、
このルーチンだけで少なくとも５万ステツプ必要となり
、実際のキー読込みルーチンではそれ以上のステップ数
が必要になって、マイクロコンピュータのソフトウニあ
る〇 〈発明が解決しようとする問題点〉 本発明はキー人力の読込み処理がソフトウェアに与える
負担を軽減し、キー人力の読込みをハードウェア構成で
処理することによってマイクロコンピュータのプログラ
ム処理のより高速化を図ったキー人力処理回路である。
〈問題を解決するだめの手段〉
本発明はキー人力信号に対して所定時間を設定するだめ
のタイマ手段と、該タイマ手段の呂力によってキーフラ
グを設定するための手段、該キーフラグ設定手段の出力
とキー人力信号によって上記タイマ手段を制御するため
の制御回路を設けてなるキー人力処理回路である。
のタイマ手段と、該タイマ手段の呂力によってキーフラ
グを設定するための手段、該キーフラグ設定手段の出力
とキー人力信号によって上記タイマ手段を制御するため
の制御回路を設けてなるキー人力処理回路である。
〈実施例〉
本実施例は少なくともチャタリング防止用のタイマ及び
キーフラグをハードウェアで構成し、キーの１操作が１
人力に対応する場合を挙げて説明する。
キーフラグをハードウェアで構成し、キーの１操作が１
人力に対応する場合を挙げて説明する。
第１図はマイクロプロセッサにおけるキー人力の信号処
理回路部を示すブロック図である。
理回路部を示すブロック図である。
ＬＳＩ内部にはキー読込みのだめの所定時間を設定する
タイマカウンタ１が設けられている。該タイマカウンタ
１は、ＬＳＩ内部に設けられたクロック発生回路（図示
せず）から与えられるクロックＣＬに同期して計数動作
し、初期値設定レジスタ２にプログラムされている値（
ｍ）からカウントダウンを開始して所定の待ち時間を設
定する。
タイマカウンタ１が設けられている。該タイマカウンタ
１は、ＬＳＩ内部に設けられたクロック発生回路（図示
せず）から与えられるクロックＣＬに同期して計数動作
し、初期値設定レジスタ２にプログラムされている値（
ｍ）からカウントダウンを開始して所定の待ち時間を設
定する。
尚上記初期値設定レジスタ２に設定された値（ｍ）は、
キー人力をチャタリングと判別し得るに充分な時間を与
える値が選ばれ、アキュムレータ３等からソフトウェア
で設定される。この初期値設定レジスタ２の設定値（ｍ
）は再びソフトウェアで設定し直さ扛ない限り変化しな
い。
キー人力をチャタリングと判別し得るに充分な時間を与
える値が選ばれ、アキュムレータ３等からソフトウェア
で設定される。この初期値設定レジスタ２の設定値（ｍ
）は再びソフトウェアで設定し直さ扛ない限り変化しな
い。
タイマカウンタ１は、後述するゲート回路４から出力さ
れるリセット信号Ｒの状態によシ、リセット信号Ｒが囁
０〃に変化した時点で上記初期値設定レジスタ２の値（
ｍ）を導入してカウントダウンを開始し、計数内容が０
になった時点でタイマカウンタ出力信号ＴＩを形成し、
該タイマカウンタ出力信号ＴＥはラッチされる。タイマ
カウンタ出力信号ＴＥをラッチした信号はレジスタ５及
びキーフラグ設定のだめのフリップフロップ６に与えら
れ、ラッチ時の立ち上り信号でレジスタ５はバッファ７
を介してキー人力Ｋを読込む。
れるリセット信号Ｒの状態によシ、リセット信号Ｒが囁
０〃に変化した時点で上記初期値設定レジスタ２の値（
ｍ）を導入してカウントダウンを開始し、計数内容が０
になった時点でタイマカウンタ出力信号ＴＩを形成し、
該タイマカウンタ出力信号ＴＥはラッチされる。タイマ
カウンタ出力信号ＴＥをラッチした信号はレジスタ５及
びキーフラグ設定のだめのフリップフロップ６に与えら
れ、ラッチ時の立ち上り信号でレジスタ５はバッファ７
を介してキー人力Ｋを読込む。
ここで上記タイマカウンタ１の動作を制御するリセット
信号Ｒを形成する制御回路４は、キー人力信号Ｋが一方
の端子に与えられ他方に上記フリップフロップ６の出力
が与えられたアンドゲート４１、キー人力信号の反転信
号Ｋ及びフリップフロップ６の反転信号が夫々入力され
たアンドゲート４２、及び各アントゲ−）４１．４２の
出力信号が与えられたオアゲート４３からなシ、該オア
ゲート４３の出力がリセット信号Ｒとしてタイマカウン
タ１に与えられる。
信号Ｒを形成する制御回路４は、キー人力信号Ｋが一方
の端子に与えられ他方に上記フリップフロップ６の出力
が与えられたアンドゲート４１、キー人力信号の反転信
号Ｋ及びフリップフロップ６の反転信号が夫々入力され
たアンドゲート４２、及び各アントゲ−）４１．４２の
出力信号が与えられたオアゲート４３からなシ、該オア
ゲート４３の出力がリセット信号Ｒとしてタイマカウン
タ１に与えられる。
次に上記キー人力処理回路の動作を説明する。
まずキー人力Ｋがない操作前段階において、キーフラグ
設定のだめのフリップフロップ６は気０〃に設定されて
いる０該キーフラグが囁０〃及びキ−人力信号がないこ
とから、アンドゲート４２は出力信号−１〃を形成し、
タイマカウンタ１にリセット信号Ｒとして′＆１〃を与
える。従ってカウンタ１は値（ｍ）のままで起動せず、
レジスタ５へのキー人力読込み動作も実行されない。
設定のだめのフリップフロップ６は気０〃に設定されて
いる０該キーフラグが囁０〃及びキ−人力信号がないこ
とから、アンドゲート４２は出力信号−１〃を形成し、
タイマカウンタ１にリセット信号Ｒとして′＆１〃を与
える。従ってカウンタ１は値（ｍ）のままで起動せず、
レジスタ５へのキー人力読込み動作も実行されない。
次にキー人力Ｋがなされると、アンドゲート４１．４２
は共に出力信号１０”を出力し、リセット信号Ｒは気０
〃になってタイマカウンタ１は初期値設定レジスタ２に
設定された値（ｍ）から計数を開始する。タイマカウン
タ１はクロックＣＬに同期して計数値をダウンさせ、途
中でチャタリングが発生してタイマカウンタ１の計数値
がＯになる以前にキー人力Ｋがなくなると、アンドゲー
ト４２から出力信号−１“が形成され、リセット信号Ｒ
を−１”にしてタイマカウンタ１は再び計数開始時点の
値（ｍ）に復帰する。キー人力がない期間はリセット信
号Ｒが一１〃であることからタイマカウンタ１は起動を
停止しているが、次にキー人力Ｋが与えられると同様に
タイマカウンタ１は設定値（ｍ）からカウントダウンし
、計数内容が０になると所定時間が経過したことを示す
タイマカウンタ出力ＴＫが出力される。所定期間キー人
力が継続した場合は正しいキー人力が行われているとし
て、上記タイマカウンタ出力ＴＫＯ立ち上シでレジスタ
５はキー人力Ｋを取り込み、同時にキーフラグ６がセッ
トされる。キーフラグ６がセットされるとアンドゲート
４１から出力信号が形成され、リセット信号Ｒの−１“
がタイマカウンタ１に与えられて計数動作は停止し、待
機する。
は共に出力信号１０”を出力し、リセット信号Ｒは気０
〃になってタイマカウンタ１は初期値設定レジスタ２に
設定された値（ｍ）から計数を開始する。タイマカウン
タ１はクロックＣＬに同期して計数値をダウンさせ、途
中でチャタリングが発生してタイマカウンタ１の計数値
がＯになる以前にキー人力Ｋがなくなると、アンドゲー
ト４２から出力信号−１“が形成され、リセット信号Ｒ
を−１”にしてタイマカウンタ１は再び計数開始時点の
値（ｍ）に復帰する。キー人力がない期間はリセット信
号Ｒが一１〃であることからタイマカウンタ１は起動を
停止しているが、次にキー人力Ｋが与えられると同様に
タイマカウンタ１は設定値（ｍ）からカウントダウンし
、計数内容が０になると所定時間が経過したことを示す
タイマカウンタ出力ＴＫが出力される。所定期間キー人
力が継続した場合は正しいキー人力が行われているとし
て、上記タイマカウンタ出力ＴＫＯ立ち上シでレジスタ
５はキー人力Ｋを取り込み、同時にキーフラグ６がセッ
トされる。キーフラグ６がセットされるとアンドゲート
４１から出力信号が形成され、リセット信号Ｒの−１“
がタイマカウンタ１に与えられて計数動作は停止し、待
機する。
続いてキー人力がなくなると、リセット信号Ｒは再び一
０〃となり、タイマカウンタ１は設定値（ｍ）から計数
を開始する。即ちタイマカウンタ１はキー抑圧操作に続
いてキーが離れるときのチャタリングを除去するために
動作する。タイマカウンタ１が設定値ｍからカウントダ
ウンして計数内容が０になるまでの所定期間、上記キー
人力にとして％０〃の状態が続くと、タイマカウンタは
出力ＴＩを形成し、該出力信号ＴＥによってレジスタ５
はキー人力信号Ｏをデータとして読込み、同時に出力信
号Ｔｇはキーフラグ６をリセットする。
０〃となり、タイマカウンタ１は設定値（ｍ）から計数
を開始する。即ちタイマカウンタ１はキー抑圧操作に続
いてキーが離れるときのチャタリングを除去するために
動作する。タイマカウンタ１が設定値ｍからカウントダ
ウンして計数内容が０になるまでの所定期間、上記キー
人力にとして％０〃の状態が続くと、タイマカウンタは
出力ＴＩを形成し、該出力信号ＴＥによってレジスタ５
はキー人力信号Ｏをデータとして読込み、同時に出力信
号Ｔｇはキーフラグ６をリセットする。
該キーフラグ６のリセット及びキー人力がないことから
、タイマカウンタ１はリセット信号Ｒによシ起動せず、
次にキー人力が与えられるまで待機する。
、タイマカウンタ１はリセット信号Ｒによシ起動せず、
次にキー人力が与えられるまで待機する。
ＬＳＩ内において各種演算等の動作を実行するためのデ
ータ読出しは、第２図に示す如くレジスタ５に読込まれ
た値を、アキュムレータ３に転送する命令を実行するこ
とによって行われ、該読出し実行と同時にレジスタ５を
クリアして次のキー人力読込み処理のために準備する。
ータ読出しは、第２図に示す如くレジスタ５に読込まれ
た値を、アキュムレータ３に転送する命令を実行するこ
とによって行われ、該読出し実行と同時にレジスタ５を
クリアして次のキー人力読込み処理のために準備する。
上記動作によシキーの１操作によって１人力が与えられ
、キー人力がＬＳＩに読込まれる。
、キー人力がＬＳＩに読込まれる。
キー人力の読込み処理は、本実施例においてはハードウ
ェアによってレジスタ５に読込まれたデータをアキュム
レータ３に転送するルーチンで達成することができ、第
４図に示しだソフトウェアによる読込みルーチンに比べ
てソフトウェアに与える負担は著しく軽減される。尚キ
ー人力処理のだめのハードウェアが必要になるが、高度
に集積化が進んだ昨今のＬＳＩにおいては上記ノ・−ド
ウエアが及ぼす影響は極めて小さい。またハードウェア
の構成は本実施例に限られるものではなく、システムに
要求されるキー人力処理によって変り得る。
ェアによってレジスタ５に読込まれたデータをアキュム
レータ３に転送するルーチンで達成することができ、第
４図に示しだソフトウェアによる読込みルーチンに比べ
てソフトウェアに与える負担は著しく軽減される。尚キ
ー人力処理のだめのハードウェアが必要になるが、高度
に集積化が進んだ昨今のＬＳＩにおいては上記ノ・−ド
ウエアが及ぼす影響は極めて小さい。またハードウェア
の構成は本実施例に限られるものではなく、システムに
要求されるキー人力処理によって変り得る。
〈発明の効果〉
以上本発明によればキー人力信号の読込み動作は、ＬＳ
Ｉ内における他のソフトウェア処理と平行して実行する
ことができ、ソフトウェア上でキー人力のデータが必要
になった場合でも、従来のソフトウェアで処理する場合
のようにキー人力処理した後にデータを読み取る必要は
なく、リアルタイムにキー操作のデータを読取ることが
できる。
Ｉ内における他のソフトウェア処理と平行して実行する
ことができ、ソフトウェア上でキー人力のデータが必要
になった場合でも、従来のソフトウェアで処理する場合
のようにキー人力処理した後にデータを読み取る必要は
なく、リアルタイムにキー操作のデータを読取ることが
できる。
第１図は本発明による一実施例を示すブロック図、第２
図は本発明によるキー読込み処理を示すフローチャート
、第３図及び第４図は従来装置におけるキー人力読込み
処理を示すフローチャート定用フリップフロップ 代理人 弁理士 福 士 愛 彦（他２名）第１図 第２図 第３図 Ｉｓ４図
図は本発明によるキー読込み処理を示すフローチャート
、第３図及び第４図は従来装置におけるキー人力読込み
処理を示すフローチャート定用フリップフロップ 代理人 弁理士 福 士 愛 彦（他２名）第１図 第２図 第３図 Ｉｓ４図
Claims (1)
- １）キー人力をＬＳＩ内に設けられた蓄積手段に収納す
るだめの読込み回路において、所定期間を設定するだめ
のタイマ手段と、蓄積手段にキー人力が読込まれた状態
で設定されるキーフラグ設定手段と、該キーフラグ設定
手段の出力及びキー人力信号が与えられて上記タイマ手
段の時間設定動作を制御する制御手段とを備えてなるキ
ー人力処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086854A JPS60231229A (ja) | 1984-04-28 | 1984-04-28 | キ−入力処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086854A JPS60231229A (ja) | 1984-04-28 | 1984-04-28 | キ−入力処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60231229A true JPS60231229A (ja) | 1985-11-16 |
Family
ID=13898397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086854A Pending JPS60231229A (ja) | 1984-04-28 | 1984-04-28 | キ−入力処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60231229A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028132A1 (ja) * | 2004-09-08 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 映像データとアプリケーションとを連動させて再生する再生装置、再生方法、及びプログラム |
-
1984
- 1984-04-28 JP JP59086854A patent/JPS60231229A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028132A1 (ja) * | 2004-09-08 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 映像データとアプリケーションとを連動させて再生する再生装置、再生方法、及びプログラム |
| EP1796090A1 (en) * | 2004-09-08 | 2007-06-13 | Matsushita Electric Industrial Co., Ltd. | Reproduction device, reproduction method and program for reproducing graphic data and application in association with each other |
| EP1796090A4 (en) * | 2004-09-08 | 2007-11-14 | Matsushita Electric Ind Co Ltd | REPRODUCTION DEVICE, REPRODUCTION METHOD, AND PROGRAM FOR REPRODUCING GRAPHICAL DATA AND ASSOCIATED APPLICATION WITH EACH OTHER |
| JPWO2006028132A1 (ja) * | 2004-09-08 | 2008-05-08 | 松下電器産業株式会社 | 映像データとアプリケーションとを連動させて再生する再生装置、再生方法、及びプログラム |
| JP5094119B2 (ja) * | 2004-09-08 | 2012-12-12 | パナソニック株式会社 | 映像データとアプリケーションとを連動させて再生する再生装置、再生方法、及びプログラム |
| US8606069B2 (en) | 2004-09-08 | 2013-12-10 | Panasonic Corporation | Playback device, playback method, and computer-readable recording medium for ensuring stable application execution in synchronism with video data playback |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100196045B1 (ko) | 전자기기의 리셋회로 | |
| JPH02306337A (ja) | 浮動小数点データ正規化方式 | |
| JP2002189614A (ja) | ウォッチドッグタイマとそれを内蔵したマイクロコンピュータ及びマイクロコンピュータの暴走防止制御方法 | |
| JPS60231229A (ja) | キ−入力処理回路 | |
| JPH0476716A (ja) | 電子機器 | |
| KR19990026800A (ko) | 운영체제 타이머에 초기값 설정방법 | |
| JPH0312751B2 (ja) | ||
| JP2814800B2 (ja) | マイクロコンピュータ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPH05259825A (ja) | クロック発生回路 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JPS6019802B2 (ja) | 情報処理装置 | |
| JP2869205B2 (ja) | データ処理装置のリピート回路 | |
| JP3489174B2 (ja) | 半導体集積回路 | |
| JPH05165657A (ja) | 半導体集積回路 | |
| JPH0426913Y2 (ja) | ||
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JPS5991544A (ja) | ウエイトサイクル插入回路 | |
| JPS6055850B2 (ja) | マイクロプログラム制御装置 | |
| JPS6195453A (ja) | マイクロプロセツサ | |
| JP2664109B2 (ja) | リアルタイムポート | |
| JPH0531773B2 (ja) | ||
| JPH012138A (ja) | アンダフロ−処理方式 | |
| JPS6073722A (ja) | タイマ出力制御回路 | |
| JPS6347842A (ja) | 増設入出力装置の割込み方式 |