JPH0248909Y2

JPH0248909Y2 -

Info

Publication number: JPH0248909Y2
Application number: JP1981128915U
Authority: JP
Priority date: 1981-08-31
Filing date: 1981-08-31
Publication date: 1990-12-21
Also published as: JPS5836434U

Description

【考案の詳細な説明】本案はマイクロプロセツサシステムが組み込ま
れた電子機器の電源投入時や電源投入後の動作中
に生じるインパルス性ノイズにともなう中央演算
処理装置における暴走を防止する初期アドレス設
定回路に関する。

近時、テレビジヨン受像機あるいは空調機等の
電子機器にマイクロコンピユータシステムが組み
込まれ各種の自動制御が行なわれている。この種
の電子機器に用いられてマイクロコンピユータシ
ステムは電源投入と同時にイニシヤライズ信号が
与えられることによつて、プログラムカウンタの
内容をゼロにして、ゼロ番地の内容を命令として
実行する命令サイクルが開始する。そしてゼロ番
地にしかるべき命令が入れられているときには、
そのルーチンに入つてマイクロコンピユータシス
テムの動作が軌道にのる。この各命令の実行途中
で何らかの異常が発生した場合、これを検出して
中央演算処理装置（以下CPUと称す）にリセツ
ト信号を与え、プログラムを初期アドレスよりス
タートさせる場合がある。しかしながら、このよ
うなマイクロコンピユータシステムを電子機器に
組み込む場合、機器の電源接断によつて発生する
イパルス性ノイズがデータパスやアドレスバスに
混入しシステムの暴走の原因となることがしばし
ばあつた。また、このインパルス性ノイズは通
常、イニシヤライズ信号よりも長い期間連続して
発生するため、、イニシヤライズ信号によつて
CPUをリセツトしても、その電源からのノイズ
が依然混入し、しばしば暴走を繰返すことがあ
る。特に、このことはマイクロコンピユータシス
テムに対して電子機器が単独でその電源の接断が
行なわれる場合には著るしい。

又、このインパルス性ノイズは、電子機器の電
源接動作後の動作中においても発生し、同様にシ
ステムの暴走の原因となることが考えられる。テ
レビジヨン受像機の場合は、例えば高圧回路の放
電時に、インパルス性ノイズが発生することが考
えられる。

本案はかかる点に鑑みてなされたもので、その
目的は、電子機器の電源の投入時や電子機器の動
作中において、インパルス性ノイズによるマイク
ロコンピユータシステムの暴走を防止する初期ア
ドレス設定回路を提供するものである。

以下、本案を実施例図面に従つて説明する。第
１図は本案の実施例回路の構成図で、１はCPU、
２は出力装置、３は入力装置、４は揮発性メモ
リ、５は固定メモリ、DBはデータバス、ABは
アドレスバスで、これらは周知のマイクロコンピ
ユータシステムを構成する。したがつて、ここで
はその詳細は省略するが、CPU1の端子はリセ
ツト信号が与えられる端子である。６はリセツト
信号を端子に与えるゲート回路である論理回路
で、実施例の場合論理積回路が用いられる。な
お、実施例の論理積回路は、入出力がすべて負論
理で構成されるものなのですべて正論理で構成さ
れる論理和回路と等しいものである。７は単安定
マルチバイブレータ（以下これをモノマルチと称
す）、８はアンプ、９は高域フイルタ、１０は電
源、１１はテレビ受像機等の電子機器、１２は負
のイニシヤライズ信号を電源の投入と同時に出力
するイニシヤライズ信号発生回路である。

こで、論理回路６とイニシヤライズ信号発生回
路１２は、CPU１のリセツト端子にリセツト
信号を出力するリセツトパルス発生回路を構成し
ている。

電源１０は図示しない電源スイツチによつて電
子機器１１への電力供給の接断が行なわれる。こ
の電源供給線１１１に発生するノイズはすでに述
べたように電源投入と同時に出力されるイニシヤ
ライズ信号よりも長い期間連続して発生する。こ
のノイズは高域フイルタ９を介してアンプ８によ
り増幅され、モノマルチ７のCK端子に与えられ
る。したがつて、モノマルチ７にはノイズが発生
するごとにトリガパルスが与えられる。このモノ
マルチ７は、線路６１よりゲート回路６へ与えら
れるイニシヤライズ信号よりも長いダミーリセツ
ト信号を作成するようその時定数が設定されてい
る。モノマルチ７の端子の出力はダミーリセツ
ト信号で、線路６２を経てゲート回路６の一方の
入力側に与えられる。また、イニシヤライズ信号
発生回路１２の出力であるイニシヤライズ信号は
線路６１を経てゲート回路６の他方の入力側へ与
えられる。イニシヤライズ信号は機器の
電源投入と同時に適宜手段によつて作成され、
CPU１が実行する命令プグラムを初期アドレス
からスタートさせる場合に用いられる。

以上の動作を第２図及び第３図を用いて更に詳
しく説明する。

第２図は、電子機器の電源投入時にインパルス
性ノイズが発生した場合に中央演算処理装置がど
のようにしてリセツトされるか、その状態を示
す。(a)は電源スイツチの動作波形、(b)はイニシヤ
ライズ信号の出力波形、(c)は機器から発生したノ
イズの状態、(d)はモノマルチの端子から出力さ
れる波形である。

まず、電子機器の電源スイツチをオン状態にす
ると、波圭(a)は“Ｌ”レベルから“Ｈ”レベルに
反転する。これと同時に、イニシヤライズ信号が
出力される。この時イニシヤライズ信号は反転し
て出力されるので波形(b)のごとくＬレベルにな
る。また、機器からはインパルス性ノイズが発生
し、このノイズはイニシヤライズ信号の出力期間
よりもＮの部分だけ長く発生する場合、このイニ
シヤライズ信号の出力期間より飛び出たＮの部分
で中央演算処理装置１が暴走することになる。

したがつて、モノマルチ７から出力されるパル
スは、波形(d)のように機器から発生するノイズよ
り長い期間出力すれば暴走を防止することができ
る。尚、この期間はあらかじめモノマルチ７の時
定数を設定しておけば良いものである。

つまり、モノマルチの端子から出力されたＬ
レベル信号と、イニシヤライズ信号のＬレベル信
号を論理積回路６に入力し、ここで演算された結
果がＬレベル信号で出力されるので、中央演算処
理装置のリセツト端子の入力条件がＬレベルに設
定されているから中央演算処理装置はその間リセ
ツトされることになる、また、第３図においては、機器の動作状態中に
何らかの原因でノイズＮが発生した場合である。
この時、モノマルチ７がノイズの発生により立下
り、所定時間Ｌレベルを端子から出力するの
で、これによつて中央演算処理装置１はリセツト
される。

尚、ノイズが発生していない期間は、論理積回
路６から出力される信号がＨレベルになつている
ので、リセツトはかからないようになつている。

この様に本考案によれば、電子機器の電源接動
作時のみならず。その後の動作中において、電源
又は、電子機器からノイズが混入されるごとに、
CPUはリセツトされ、初期設定される。つまり、
イニシヤライズ信号発生回路１２から出力される
イニシヤライズ信号と、モノマルチ７から出力さ
れるダミーリセツト信号の論理演算でリセツト信
号を作りCPU１をリセツトし、初期設定してい
るので、イニシヤライズ信号あるいはダミーリセ
ツト信号のどちらか一方が出力されれば、CPU
１はリセツトされ、初期設定される。

以上のように本案によれば、電源又は電子機器
からシステムへ混入するノイズが発生するごと
に、CPUはリセツトされて初期設定を行なう。
その結果、ノイズによるデータの誤りあるいは、
システムの暴走等の障害を防止することができ
る。

【図面の簡単な説明】

第１図は本案の一実施例回路を示す構成図であ
る。第２図、及び第３図は、第１図の波形図で、
中央演算処理装置がリセツトをかけられる状態を
示すものである。１……中央演算処理装置、６……論理積回路
（論理和回路）、７……単安定マルチバイブレー
タ、９……高域フイルタ、１０……電源、１１…
…電子機器、１２……イニシヤライズ発生回路。

Claims

【実用新案登録請求の範囲】定まつた初期の動作開始状態に持ち込むため
に、リセツト信号によつて零番地の内容を命令と
して実行する命令サイクルから開始する中央演算
処理装置を含むマイクロプロセツサシステムが組
み込まれた電子機器において、この電子機器に電源電圧を供給する電源供給線
と、前記電子機器の電源接動作や前記電子機器の
動作状態中、前記電源供給線に発生するインパル
ス性ノイズを検出する高域フイルタと、この高域フイルタの出力を増幅する増幅器と、
この増幅器の出力に応答して所定幅のパルスを出
力する単安定マルチバイブレータと、前記中央演
算処理装置を定まつた初期の動作開始状態に持ち
込むためのイニシヤライズ信号を出力するイニシ
ヤライズ信号発生回路と、前記単安定マルチバイ
ブレータから出力された所定幅のパルスを一方の
入力とし、前記イニシヤライズ信号発生回路から
出力されたイニシヤライズ信号を他方の入力とし
て、論理演算し、前記中央演算処理装置にリセツ
ト信号を出力する論理回路とから構成される初期
アドレス設定回路。