JPS60197909A - Ｃｍｏｓインバ−タにて構成するｐｃｍ磁気再生回路 - Google Patents
Ｃｍｏｓインバ−タにて構成するｐｃｍ磁気再生回路Info
- Publication number
- JPS60197909A JPS60197909A JP5361284A JP5361284A JPS60197909A JP S60197909 A JPS60197909 A JP S60197909A JP 5361284 A JP5361284 A JP 5361284A JP 5361284 A JP5361284 A JP 5361284A JP S60197909 A JPS60197909 A JP S60197909A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- reproducing
- integrator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ディジタルオーディオテープなどのディジタ
ル磁気記録媒体からディジタル信号を再生する装置にお
ける、遅延等化器および識別再生回路の改良に関する。
ル磁気記録媒体からディジタル信号を再生する装置にお
ける、遅延等化器および識別再生回路の改良に関する。
従来技術
本発明は、ディジタル磁気記録媒体から、変調ディジタ
ル信号を再生するＰＣＭ再生方式として、最も一般的な
第１図に示す基本構成の方式を対象とする。磁気ヘッド
からの再生孤立波信号は、前置増幅器で高周波特性の補
正によシ振幅等化されてから、遅延等化器で孤立再生波
の波形が最適の周波数帯域（ナイキスト帯域幅）になる
ように波形等化されるとともに積分され、この孤立波積
分信号が次段の識別再生回路で、変調ディジタル信号と
して再生されて出力される。
ル信号を再生するＰＣＭ再生方式として、最も一般的な
第１図に示す基本構成の方式を対象とする。磁気ヘッド
からの再生孤立波信号は、前置増幅器で高周波特性の補
正によシ振幅等化されてから、遅延等化器で孤立再生波
の波形が最適の周波数帯域（ナイキスト帯域幅）になる
ように波形等化されるとともに積分され、この孤立波積
分信号が次段の識別再生回路で、変調ディジタル信号と
して再生されて出力される。
遅延等化器は波形等化と孤立波積分を行なうが、第２図
（ａ）（ｂ）に遅延素子を２個用いた回路例を示す。第
２図（ＩＬ）で説明すると、２つの直列接続の遅延素子
１．２からなるストリングの各りツブから信号線ｇ、ｍ
、ｎを介して信号が積分器５に入力し、孤立波積分信号
が出力される。
（ａ）（ｂ）に遅延素子を２個用いた回路例を示す。第
２図（ＩＬ）で説明すると、２つの直列接続の遅延素子
１．２からなるストリングの各りツブから信号線ｇ、ｍ
、ｎを介して信号が積分器５に入力し、孤立波積分信号
が出力される。
信号線悲は反転増幅器３．アッテネータαｌで係数回路
を、信号線ｍは係数１の係数回路を、信号線ｎは反転増
幅器４．アッテネータα２で係数回路を形成している。
を、信号線ｍは係数１の係数回路を、信号線ｎは反転増
幅器４．アッテネータα２で係数回路を形成している。
第２図（ｂ）は第２図（ａ）の変形回路で、反転増幅器
６はただ１個だけで中間タップの信号線ｍに接続されて
いる。第２図の回路で、遅延素子、１，２の遅延時間お
よびアッテネータα１．Ｃ２の減衰度を適当にきめて、
最適周波数帯域とする。
６はただ１個だけで中間タップの信号線ｍに接続されて
いる。第２図の回路で、遅延素子、１，２の遅延時間お
よびアッテネータα１．Ｃ２の減衰度を適当にきめて、
最適周波数帯域とする。
従来、遅延等化量の反転増幅器３．４，６゜積分器５は
汎用の演算増幅器を使用していた。
汎用の演算増幅器を使用していた。
この場合、電源は２電源で、回路の電源系統が複雑であ
り、実装回路面積が広くなジ、ＩＣ化が困難であった。
り、実装回路面積が広くなジ、ＩＣ化が困難であった。
特に遅延素子をＣ０Ｄ（チャージカップルドデバイス）
などで固体化をはかるときには、ロジック回路、アナロ
グ回路の混入したハイブリッドＩＣにしなければならず
ＩＣ化上不利であった。また、ＰＣＭ１ａｉ再生回路で
は孤立波信号は数１０ｋＨｚ〜１００ｋＨｚにもなシ、
高速度型の演算増幅器を使用しなければならず、消費電
力が大になり、コストも高くなる。
などで固体化をはかるときには、ロジック回路、アナロ
グ回路の混入したハイブリッドＩＣにしなければならず
ＩＣ化上不利であった。また、ＰＣＭ１ａｉ再生回路で
は孤立波信号は数１０ｋＨｚ〜１００ｋＨｚにもなシ、
高速度型の演算増幅器を使用しなければならず、消費電
力が大になり、コストも高くなる。
以上のように、演算増幅器を使用する限り、集積化、低
消費電力化が困難である。上記の事情は識別再生回路に
おいても同様である。従来、識別再生回路は演算増幅器
からなる比較器を用いてい九が、この演算増幅器につい
ても前述と同様の問題がある。
消費電力化が困難である。上記の事情は識別再生回路に
おいても同様である。従来、識別再生回路は演算増幅器
からなる比較器を用いてい九が、この演算増幅器につい
ても前述と同様の問題がある。
以上の状況から、遅延等化器・識別再生回路の全回路を
とおして、集積化、低消費電力化に適した回路が要望さ
れる。
とおして、集積化、低消費電力化に適した回路が要望さ
れる。
発明の開示
本発明の目的は、ＰＣＭ磁気再生回路の主要部である遅
延等化器・識別再生回路として、集積化、低消費電力化
に適した回路を提供することにある。
延等化器・識別再生回路として、集積化、低消費電力化
に適した回路を提供することにある。
本発明における遅延等化器は、磁気ヘッドからの孤立波
信号を入力し、直列に接続せる遅延素子の各タップから
の出力を係数回路を経て、合成し積分する回路であ如、
識別再生回路は、前記の積分された信号を増幅し、波形
整形し変調ディジタル信号として再生する回路であって
、前記遅延等化器の係数回路・積分器の反転増幅器およ
び前記識別再生回路の反転増幅器がいずれも増幅動作の
ＣＭＯＳインバータであることを特徴とするものである
。
信号を入力し、直列に接続せる遅延素子の各タップから
の出力を係数回路を経て、合成し積分する回路であ如、
識別再生回路は、前記の積分された信号を増幅し、波形
整形し変調ディジタル信号として再生する回路であって
、前記遅延等化器の係数回路・積分器の反転増幅器およ
び前記識別再生回路の反転増幅器がいずれも増幅動作の
ＣＭＯＳインバータであることを特徴とするものである
。
本発明では、増幅器はすべてＣＭＯＳインバータを増幅
動作させて使用する。ＣＭＯＳインバータは論理回路素
子としては第３図（ａ）の入力Ｖｉ対出力Ｖ、特性の２
曲線に示すように鋭い遷移領域をもつ。本発明では、Ｃ
ＭＯＳインバータをアナログ増幅器として動作させる。
動作させて使用する。ＣＭＯＳインバータは論理回路素
子としては第３図（ａ）の入力Ｖｉ対出力Ｖ、特性の２
曲線に示すように鋭い遷移領域をもつ。本発明では、Ｃ
ＭＯＳインバータをアナログ増幅器として動作させる。
それにはｖｉ対■。４１ｉｉＦ性の４５°線との交点Ｍ
にバイアスをおいて動作させるが、動作範囲をひろくす
るため、周知の如く第３図（ｂ）に示すように負帰還抵
抗Ｒｆを接続すれば、同図（ａ）の１曲線に示すよ５な
特性になシ、この特性で増幅度がＲｔ／Ｒｉなる増幅器
として動作することができる。ＣＭＯＳインバータとし
【は、ｖｉ対Ｖ。特性の２曲線が鋭くないアンバッファ
型のものを使用し、さらに負帰還抵抗Ｒｆを選定して、
必要とする特性を得ることができる。
にバイアスをおいて動作させるが、動作範囲をひろくす
るため、周知の如く第３図（ｂ）に示すように負帰還抵
抗Ｒｆを接続すれば、同図（ａ）の１曲線に示すよ５な
特性になシ、この特性で増幅度がＲｔ／Ｒｉなる増幅器
として動作することができる。ＣＭＯＳインバータとし
【は、ｖｉ対Ｖ。特性の２曲線が鋭くないアンバッファ
型のものを使用し、さらに負帰還抵抗Ｒｆを選定して、
必要とする特性を得ることができる。
ＣＭＯＳインバータｔｉｃＭＯ８であるから、消費電力
が低く電源を単一電源とすることができ、ＰＣＭ録音機
でトラック数が増加する場合にも、多数のインバータを
同一基板上に集積化して実装することが容易である。し
かもＣＭＯ８の性質上、温度安定度が高く高速動作が可
能であるから、符号伝送速度が高く、磁気ヘッド数を増
加する場合に本発明の回路は最適である。
が低く電源を単一電源とすることができ、ＰＣＭ録音機
でトラック数が増加する場合にも、多数のインバータを
同一基板上に集積化して実装することが容易である。し
かもＣＭＯ８の性質上、温度安定度が高く高速動作が可
能であるから、符号伝送速度が高く、磁気ヘッド数を増
加する場合に本発明の回路は最適である。
なお、識別再生回路では、孤立波積分信号をＣＭＯＳイ
ンバータを数段接続すれば、積分信号は増幅されて第３
図の電圧１■８′と′″０”ボルトで飽和状態になり、
ディジタル信号としズ再生信号を得ることができる。
ンバータを数段接続すれば、積分信号は増幅されて第３
図の電圧１■８′と′″０”ボルトで飽和状態になり、
ディジタル信号としズ再生信号を得ることができる。
上述するように、遅延等化器、識別再生回路においてＣ
ＭＯＳインバータを増幅動作させることによシ、特に多
トラツクＰＣＭ磁気再生回路として最適の回路を構成す
ることができる。
ＭＯＳインバータを増幅動作させることによシ、特に多
トラツクＰＣＭ磁気再生回路として最適の回路を構成す
ることができる。
発明を実施するための最良の形態
以下、図面を参照して本発明の詳細な説明する。第４図
は、第２図（ａ）の遅延等化器と、識別再生回路とにつ
いて、本発明を適用した回路ブロック図を示すものであ
る。４１ 、４２は遅延素子、 ４３ 、４４はＣＭＯ
Ｓインバータによる反転増幅器であシ、遅延素子４１
、４２のストリングの各タップからそれぞれｆｆｉ、ｍ
、ｎの信号線を介して係数回路が構成され、各信号線の
出力は合成され、ＣＭＯＳインバータによる反転増幅器
による積分器４５に人力し、孤立波積分信号４５ ａが
生成される。孤立波積分信号４５ ａは識別再生回路刃
に入力し、ＣＭＯＳインバータによる反転増幅器４６
、４７で２段増幅され、変調ディジタル出力として送シ
出される。４８は直流帰還回路で出力信号を平滑して入
力端に直流帰還することで、出力信号の中心値がＣＭＯ
Ｓインバータの電源電圧の１／２になるようにし、識別
再生を確実にするものである。具体的回路は後述の第５
図の実施例に示しである。遅延等化器の係数回路Ｑ、ｍ
、ｎのＣＩ 、 Ｃｓ 、 Ｃｓは反転増幅器４３ 、
４３゜積分器柘のＣＭＯＳインバータを交流動作せしめ
るための直流カット用コンデンサである。ただしＣＭＯ
Ｓインバータを正負の２電源で動作するときは省くこと
ができる。また係数回路２゜ｍ、ｎの各抵抗Ｒ１＋ Ｒ
２＋ Ｒｓは係数をきめるだめの可変抵抗で、調整後は
固定する。
は、第２図（ａ）の遅延等化器と、識別再生回路とにつ
いて、本発明を適用した回路ブロック図を示すものであ
る。４１ 、４２は遅延素子、 ４３ 、４４はＣＭＯ
Ｓインバータによる反転増幅器であシ、遅延素子４１
、４２のストリングの各タップからそれぞれｆｆｉ、ｍ
、ｎの信号線を介して係数回路が構成され、各信号線の
出力は合成され、ＣＭＯＳインバータによる反転増幅器
による積分器４５に人力し、孤立波積分信号４５ ａが
生成される。孤立波積分信号４５ ａは識別再生回路刃
に入力し、ＣＭＯＳインバータによる反転増幅器４６
、４７で２段増幅され、変調ディジタル出力として送シ
出される。４８は直流帰還回路で出力信号を平滑して入
力端に直流帰還することで、出力信号の中心値がＣＭＯ
Ｓインバータの電源電圧の１／２になるようにし、識別
再生を確実にするものである。具体的回路は後述の第５
図の実施例に示しである。遅延等化器の係数回路Ｑ、ｍ
、ｎのＣＩ 、 Ｃｓ 、 Ｃｓは反転増幅器４３ 、
４３゜積分器柘のＣＭＯＳインバータを交流動作せしめ
るための直流カット用コンデンサである。ただしＣＭＯ
Ｓインバータを正負の２電源で動作するときは省くこと
ができる。また係数回路２゜ｍ、ｎの各抵抗Ｒ１＋ Ｒ
２＋ Ｒｓは係数をきめるだめの可変抵抗で、調整後は
固定する。
次に第５図に、第２図（ｂ）の回路を具体的に構成した
回路を示しておく。この回路では、遅延素子５１ 、５
２として、ＬＣによシ遅延回路を構成している。また、
直流帰還回路絽は図示の如く、Ｒｔｏ＋Ｃｔｏでローパ
スフィルタを形成し、識別再生回路刃の出力（変調ディ
ジタル出力）を平滑し、コンパレータ４８１で、ＣＭＯ
Ｓインバータの電源電圧の１／！の電圧（第４図でＥと
記した値）と比較し、入力端に帰還している。
回路を示しておく。この回路では、遅延素子５１ 、５
２として、ＬＣによシ遅延回路を構成している。また、
直流帰還回路絽は図示の如く、Ｒｔｏ＋Ｃｔｏでローパ
スフィルタを形成し、識別再生回路刃の出力（変調ディ
ジタル出力）を平滑し、コンパレータ４８１で、ＣＭＯ
Ｓインバータの電源電圧の１／！の電圧（第４図でＥと
記した値）と比較し、入力端に帰還している。
なお、直流帰還回路４８は、識別再生回路刃で２段増幅
すると、出力振幅が飽和しＣＭＯＳインバータの電源電
圧に等しい振幅のディジタル信号が得られることから絶
対的に必要な回路というわけでないが、時間的に振幅の
ゆらぎがあるとき、直ちに帰還して確実に識別させる作
用をする。
すると、出力振幅が飽和しＣＭＯＳインバータの電源電
圧に等しい振幅のディジタル信号が得られることから絶
対的に必要な回路というわけでないが、時間的に振幅の
ゆらぎがあるとき、直ちに帰還して確実に識別させる作
用をする。
また、本発明の実施例の遅延素子として、ＬＣｌ子でな
く、ＣＣＤなどの固体遅延素子を使用すれば、回路は複
雑になるが、全システムの集積化には有利となる。
く、ＣＣＤなどの固体遅延素子を使用すれば、回路は複
雑になるが、全システムの集積化には有利となる。
第１図はＰＣＭ磁気再生方式の基本構成を示す図、第２
図は遅延等化器の１例、第３図はＣＭＯＳインバータの
増幅動作を示す図、第４図。 第５図は本発明の実施例である。 １．２・・・遅延素子、３，４．６・・・反転増幅器、
５・・・積分器、４１ 、４２ 、５１ 、５２・・・
遅延素子、４３ 、４４ 、４６ 、４７ 、５３・・
・ＣＭＯＳインバ°−夕による反転増幅器、４５・・・
ＣＭＯＳインバータによる積分器、団・・・識別再生回
路、絽・・・直流帰還回路、４８１・・・コンパレータ
。 ｆｔ５ｌ 図 （ａ） （ｂ１
図は遅延等化器の１例、第３図はＣＭＯＳインバータの
増幅動作を示す図、第４図。 第５図は本発明の実施例である。 １．２・・・遅延素子、３，４．６・・・反転増幅器、
５・・・積分器、４１ 、４２ 、５１ 、５２・・・
遅延素子、４３ 、４４ 、４６ 、４７ 、５３・・
・ＣＭＯＳインバ°−夕による反転増幅器、４５・・・
ＣＭＯＳインバータによる積分器、団・・・識別再生回
路、絽・・・直流帰還回路、４８１・・・コンパレータ
。 ｆｔ５ｌ 図 （ａ） （ｂ１
Claims (1)
- 【特許請求の範囲】 磁気ヘッドの孤立波信号を積分検出するＰＣＭ磁気再生
方式における遅延等化量および識別再生回路において、 前記遅延等化器は、前記孤立波信号を人力し、直列に接
続せる遅延素子の各タップからの出力を係数回路を経て
、合成して積分する回路でちゃ、前記識別再生回路は、
前記の積分された信号を増幅し波形整形し変調ディジタ
ル信号として再生する回路であって、 前記遅延等化器の係数回路・積分器°の反転増幅器、お
よび前記識別再生回路の反転増幅器がいずれも増幅動作
のＣＭＯＳインバータであることを特徴とするＰＣＭ磁
気再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5361284A JPS60197909A (ja) | 1984-03-22 | 1984-03-22 | Ｃｍｏｓインバ−タにて構成するｐｃｍ磁気再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5361284A JPS60197909A (ja) | 1984-03-22 | 1984-03-22 | Ｃｍｏｓインバ−タにて構成するｐｃｍ磁気再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60197909A true JPS60197909A (ja) | 1985-10-07 |
Family
ID=12947722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5361284A Pending JPS60197909A (ja) | 1984-03-22 | 1984-03-22 | Ｃｍｏｓインバ−タにて構成するｐｃｍ磁気再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60197909A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234403A (ja) * | 1987-03-20 | 1988-09-29 | Sony Corp | 波形整形回路 |
-
1984
- 1984-03-22 JP JP5361284A patent/JPS60197909A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234403A (ja) * | 1987-03-20 | 1988-09-29 | Sony Corp | 波形整形回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4773096A (en) | Digital switching power amplifier | |
| US3681531A (en) | Digital delay system for audio signal processing | |
| US4122502A (en) | Playback system for a magnetic tape recorder | |
| JPH0447882B2 (ja) | ||
| JPS60197909A (ja) | Ｃｍｏｓインバ−タにて構成するｐｃｍ磁気再生回路 | |
| JP3052523B2 (ja) | 再生波形の非線形補正ａ／ｄ変換方法及び装置 | |
| JP3527133B2 (ja) | １ビット信号再生装置 | |
| JP3104762B2 (ja) | デジタル信号再生装置 | |
| JPH04258850A (ja) | 磁気テープ再生装置の波形整形回路 | |
| JPH04216303A (ja) | ビデオレコーダ用デジタル信号記録／再生回路 | |
| JPS6034097Y2 (ja) | アナログ信号磁気記録装置 | |
| JP2771314B2 (ja) | 広帯域増幅器 | |
| JP2948848B2 (ja) | ディザ回路 | |
| SU1476529A1 (ru) | Устройство формировани сигнала записи | |
| JP3431830B2 (ja) | 光ディスク装置 | |
| JPH0320934Y2 (ja) | ||
| JPH0738539B2 (ja) | 音声信号増幅回路 | |
| SU773693A1 (ru) | Устройство воспроизведени магнитной записи | |
| JPS6112589Y2 (ja) | ||
| JPH0821164B2 (ja) | 磁気テープ再生回路 | |
| JPH0563504A (ja) | 同軸ケーブル損失等化増幅器 | |
| JPS62252501A (ja) | 雑音低減回路 | |
| JPS598483A (ja) | 映像信号整形方法 | |
| JPH0244880A (ja) | ホールド回路 | |
| JPH0744666A (ja) | Ｉｃカード |