JPH0821164B2 - 磁気テープ再生回路 - Google Patents
磁気テープ再生回路Info
- Publication number
- JPH0821164B2 JPH0821164B2 JP198690A JP198690A JPH0821164B2 JP H0821164 B2 JPH0821164 B2 JP H0821164B2 JP 198690 A JP198690 A JP 198690A JP 198690 A JP198690 A JP 198690A JP H0821164 B2 JPH0821164 B2 JP H0821164B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- agc
- signal
- control voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 ［概要］ 磁気テープ上に記録された信号を磁気ヘッドにより読
取って再生する磁気テープ再生回路に於いて、 簡単な回路構成でS/N比が劣化しても誤り率を悪化さ
せないことを目的とし、 AGC制御電圧から再生信号のレベル低下を検出し、イ
コライザ回路の等化特性を通常特性から高域を強調した
特性に切替えるように構成する。
取って再生する磁気テープ再生回路に於いて、 簡単な回路構成でS/N比が劣化しても誤り率を悪化さ
せないことを目的とし、 AGC制御電圧から再生信号のレベル低下を検出し、イ
コライザ回路の等化特性を通常特性から高域を強調した
特性に切替えるように構成する。
［産業上の利用分野］ 本発明は、磁気テープ上に記録された信号を磁気ヘッ
ドにより読取って再生する磁気テープ再生回路に関す
る。
ドにより読取って再生する磁気テープ再生回路に関す
る。
磁気テープ上に記録された信号を磁気ヘッドにより読
取って再生する過程において、磁気テープと磁気ヘッド
との間の接触が弱くなると、スペーシングロスにより信
号の読取効率が悪くなって再生信号レベルが低下し、レ
ベル低下に対しAGC増幅を行っているがS/N比が劣化し、
S/N比の劣化により再生信号からデータを復調する際の
分解能が下がり、更にピークシフトや隣り合うピーク信
号の振幅差が大きくなることに起因してパルス抜けが生
ずる原因となる。
取って再生する過程において、磁気テープと磁気ヘッド
との間の接触が弱くなると、スペーシングロスにより信
号の読取効率が悪くなって再生信号レベルが低下し、レ
ベル低下に対しAGC増幅を行っているがS/N比が劣化し、
S/N比の劣化により再生信号からデータを復調する際の
分解能が下がり、更にピークシフトや隣り合うピーク信
号の振幅差が大きくなることに起因してパルス抜けが生
ずる原因となる。
従って、磁気テープと磁気ヘッドとの接触が弱くなっ
ても簡単な回路にて誤りの少ない磁気テープ再生回路を
実現することが望まれる。
ても簡単な回路にて誤りの少ない磁気テープ再生回路を
実現することが望まれる。
［従来の技術］ 従来の磁気テープ再生回路にあっては、読取信号を復
調する際に信号レベルを一定に保つようにAGC（Automat
ic Gain Control）回路を使用している。即ち、磁気ヘ
ッドから出力された再生信号の信号レベルが所定の範囲
内に収まるように増幅利得を制御している。
調する際に信号レベルを一定に保つようにAGC（Automat
ic Gain Control）回路を使用している。即ち、磁気ヘ
ッドから出力された再生信号の信号レベルが所定の範囲
内に収まるように増幅利得を制御している。
［発明が解決しようとする課題］ しかしながら、再生信号レベルが極端に減少するドロ
ップアウト現象が起きた場合、AGC制御が追従できない
ために救済できず、７ビットセルに亘るパルス抜けを検
出た場合にはVOID信号をオンしてエラーと認識させてい
る。
ップアウト現象が起きた場合、AGC制御が追従できない
ために救済できず、７ビットセルに亘るパルス抜けを検
出た場合にはVOID信号をオンしてエラーと認識させてい
る。
またエラーと判定されなくとも、読取信号の減衰によ
りS/N比が劣化した状態でAGC回路によりレベル補正され
るため、見掛上、ヘッドの分解能が劣化したと同じ現象
となる。そしてS/N比が劣化した状態でAGC増幅された信
号からリードパルス及びリードデータを復調とすると、
ピークシフトや隣り合うピーク信号の振幅差が大きくな
り、リードパルスやリードデータが欠落するパスル抜け
を生ずる原因となり、誤り率が大きくなる問題があっ
た。
りS/N比が劣化した状態でAGC回路によりレベル補正され
るため、見掛上、ヘッドの分解能が劣化したと同じ現象
となる。そしてS/N比が劣化した状態でAGC増幅された信
号からリードパルス及びリードデータを復調とすると、
ピークシフトや隣り合うピーク信号の振幅差が大きくな
り、リードパルスやリードデータが欠落するパスル抜け
を生ずる原因となり、誤り率が大きくなる問題があっ
た。
本発明は、このような従来の問題点に鑑みて成された
もので、簡単な回路構成でS/N比が劣化しても誤り率を
悪化させない磁気テープ再生回路を提供することを目的
とする。
もので、簡単な回路構成でS/N比が劣化しても誤り率を
悪化させない磁気テープ再生回路を提供することを目的
とする。
［課題を解決するための手段］ 第１図は本発明の原理説明である。
第１図において、まず本発明は、磁気ヘッド10により
磁気テープ12から読取った再生信号をAGCアンプ14で増
幅した後にイコライザ回路16で等化補正を施して出力
し、イコライザ回路16の出力信号レベルが所定範囲に収
まるようにAGCアンプ14の利得を制御させる制御電圧を
発生するVAGC制御電圧発生回路18を備えた磁気テープ再
生回路を対象とする。
磁気テープ12から読取った再生信号をAGCアンプ14で増
幅した後にイコライザ回路16で等化補正を施して出力
し、イコライザ回路16の出力信号レベルが所定範囲に収
まるようにAGCアンプ14の利得を制御させる制御電圧を
発生するVAGC制御電圧発生回路18を備えた磁気テープ再
生回路を対象とする。
このような磁気テープ再生回路につき本発明にあって
は、制御電圧発生回路18から出力される制御電圧VAGCか
らヘッド再生信号のS/N比の劣化を判別してイコライザ
回路16の等化特性をそれまでの通常特性からより高域を
強調した特性に切替える切替回路20を設けたものであ
る。
は、制御電圧発生回路18から出力される制御電圧VAGCか
らヘッド再生信号のS/N比の劣化を判別してイコライザ
回路16の等化特性をそれまでの通常特性からより高域を
強調した特性に切替える切替回路20を設けたものであ
る。
この切替回路20の具体例としては、利得増加のために
制御電圧VAGCが所定の閾値電圧Vs以下となっている間、
イコライザ回路16を通常の第１特性から高域を強調した
第２特性に切替えるように構成する。
制御電圧VAGCが所定の閾値電圧Vs以下となっている間、
イコライザ回路16を通常の第１特性から高域を強調した
第２特性に切替えるように構成する。
［作用］ このような構成を備えた本発明の磁気テープ再生回路
によれば、再生信号のS/N比の劣化をAGC制御電圧の変化
から検出した際に、イコライザ回路の特性を高域を強調
する特性に切替えることでS/N比を改善することができ
る。またAGC制御電圧からS/N比の劣化を検出しているた
め、AGCアンプの入力信号から直接S/N比の劣化を検出す
る回路に比べ回路構成を簡単にできる。
によれば、再生信号のS/N比の劣化をAGC制御電圧の変化
から検出した際に、イコライザ回路の特性を高域を強調
する特性に切替えることでS/N比を改善することができ
る。またAGC制御電圧からS/N比の劣化を検出しているた
め、AGCアンプの入力信号から直接S/N比の劣化を検出す
る回路に比べ回路構成を簡単にできる。
［実施例］ 第２図は本発明の一実施例を示した実施例構成図であ
る。
る。
第２図において、10は磁気ヘッドであり、モータ駆動
により定速走行される磁気テープ12に接触して磁気テー
プ12上の記録信号を読み取って再生信号を出力する。
により定速走行される磁気テープ12に接触して磁気テー
プ12上の記録信号を読み取って再生信号を出力する。
ここで磁気テープ12上にはDDNRZI（Double Density N
RZI）方式に従った信号クロックが行なわれている。即
ち、第３図（ａ）に示すように、通常のNRZI信号にあっ
てはビット１で反転し、ビット０で非反転としている
が、本発明で採用した同図（ｂ）のDDNRZI信号にあって
は、ビット１で反転する点は同じであるが、ビット０に
ついて中間で反転する信号波形となる。この第３図
（ｂ）のDDNRZI信号による記録で磁気テープ12上の磁界
の状態は同図（ｃ）に示すようになる。
RZI）方式に従った信号クロックが行なわれている。即
ち、第３図（ａ）に示すように、通常のNRZI信号にあっ
てはビット１で反転し、ビット０で非反転としている
が、本発明で採用した同図（ｂ）のDDNRZI信号にあって
は、ビット１で反転する点は同じであるが、ビット０に
ついて中間で反転する信号波形となる。この第３図
（ｂ）のDDNRZI信号による記録で磁気テープ12上の磁界
の状態は同図（ｃ）に示すようになる。
再び第２図を参照するに、磁気ヘッド10で読み取られ
た再生信号はプリアンプ22で増幅され、第３図（ｄ）に
示す再生信号波形が得られる。プリアンプ22の出力信号
ｄは微分イコライザ24に入力され、第３図（ｅ）に示す
微分再生信号が得られる。微分イラコイザ24の出力はア
ンプ26で増幅された後、AGCアンプ14に入力し、更にイ
コライザ回路16で等化補正が施された後、制御電圧発生
回路18を介してピークホールド回路28に与えられる。制
御電圧発生回路18はイコライザ回路16の出力信号ｆの信
号レベルを所定範囲に保つようにAGCアンプ14を利得制
御する制御電圧VAGCを発生する。この制御電圧VAGCとAG
Cアンプ14の制御利得Ｇとの間には、後の説明で明らか
にするように反比例関係がある。
た再生信号はプリアンプ22で増幅され、第３図（ｄ）に
示す再生信号波形が得られる。プリアンプ22の出力信号
ｄは微分イコライザ24に入力され、第３図（ｅ）に示す
微分再生信号が得られる。微分イラコイザ24の出力はア
ンプ26で増幅された後、AGCアンプ14に入力し、更にイ
コライザ回路16で等化補正が施された後、制御電圧発生
回路18を介してピークホールド回路28に与えられる。制
御電圧発生回路18はイコライザ回路16の出力信号ｆの信
号レベルを所定範囲に保つようにAGCアンプ14を利得制
御する制御電圧VAGCを発生する。この制御電圧VAGCとAG
Cアンプ14の制御利得Ｇとの間には、後の説明で明らか
にするように反比例関係がある。
ピークホールド回路28は第３図（ｆ）に示したイコラ
イザ回路16の出力信号ｆの振幅ピーク値に追従したピー
ク検出信号を出力する。ピークホールド回路28に続いて
はデータセパレータ30が設けられ、データセパレータ30
にはイコライザ回路16からの出力信号ｆ及びピークホー
ルド回路28の出力信号が与えられている。このデータセ
パレータ30は例えば第４図に示す回路構成を有する。
イザ回路16の出力信号ｆの振幅ピーク値に追従したピー
ク検出信号を出力する。ピークホールド回路28に続いて
はデータセパレータ30が設けられ、データセパレータ30
にはイコライザ回路16からの出力信号ｆ及びピークホー
ルド回路28の出力信号が与えられている。このデータセ
パレータ30は例えば第４図に示す回路構成を有する。
第４図において、アンプセンス60,62はピークホール
ド回路28の出力信号から第３図（ｆ）に示す入力信号ｆ
（イコライザ出力信号）に対するスライスレベル＋Vsと
マイナス側のスライスレベル−Vsを作成し、このスライ
スレベル±Vsと入力信号ｆを比較して、スライスレベル
を越える信号部分をＨレベルとすると第３図（ｇ）
（ｈ）に示すパルス出力を生ずる。アンプセンス60,62
のパルス出力g,hはRS−FF66に入力され、更に、次段のV
FO回路32からのVFOクロックとにより第３図（ｋ）に示
すパルス出力を生ずる。なお、RS−FF66の代わりにJK−
FFを使用してもよい。
ド回路28の出力信号から第３図（ｆ）に示す入力信号ｆ
（イコライザ出力信号）に対するスライスレベル＋Vsと
マイナス側のスライスレベル−Vsを作成し、このスライ
スレベル±Vsと入力信号ｆを比較して、スライスレベル
を越える信号部分をＨレベルとすると第３図（ｇ）
（ｈ）に示すパルス出力を生ずる。アンプセンス60,62
のパルス出力g,hはRS−FF66に入力され、更に、次段のV
FO回路32からのVFOクロックとにより第３図（ｋ）に示
すパルス出力を生ずる。なお、RS−FF66の代わりにJK−
FFを使用してもよい。
Ｄ−FF68はRS−FF66のＱ出力とVFOクロックを入力
し、第３図（ｌ）に示すパルス出力を生ずる。最終段に
設けられたEX−ORゲート70はRS−FF66のＱ出力とＤ−FF
68のＱ出力を入力し、両者の排他論理和をとることによ
り、第３図（ｍ）に示すリードデータを出力する。
し、第３図（ｌ）に示すパルス出力を生ずる。最終段に
設けられたEX−ORゲート70はRS−FF66のＱ出力とＤ−FF
68のＱ出力を入力し、両者の排他論理和をとることによ
り、第３図（ｍ）に示すリードデータを出力する。
一方、ピークパルス検出回路64には入力信号ｆ（イコ
ライザ回路16の出力信号）が与えられ、第３図（ｆ）に
示す入力信号ｆの微分によりゼロクロスを検出して一定
パルス幅のパルス発生し、VFO回路32に出力する。
ライザ回路16の出力信号）が与えられ、第３図（ｆ）に
示す入力信号ｆの微分によりゼロクロスを検出して一定
パルス幅のパルス発生し、VFO回路32に出力する。
再び第２図を参照するに、第４図に示した構成のデー
タセパレータ30らの出力パルスｉはVFO回路32に与えら
れ、VFO回路32はデータセパレータ30の出力パルスｉに
同期した発振制御により第３図（ｊ）に示した連続VFO
クロックｊを発生する。このVFOクロックｊはデータセ
パレータ30に帰還されると共にリードクロック出力回路
34を介してリードクロックとして出力される。
タセパレータ30らの出力パルスｉはVFO回路32に与えら
れ、VFO回路32はデータセパレータ30の出力パルスｉに
同期した発振制御により第３図（ｊ）に示した連続VFO
クロックｊを発生する。このVFOクロックｊはデータセ
パレータ30に帰還されると共にリードクロック出力回路
34を介してリードクロックとして出力される。
また、データセパレータ30からの第３図（ｉ）に示す
パルス出力はマーク／エラー検出回路36の与えられ、６
〜７セル間のパスル抜けの検出で磁気テープ12上のマー
ク検出となるTONE信号を発生し、一方、７ビットセルを
越えるパルス抜けの検出でドロップアウトに基づくエラ
ー検出信号となるVOID信号を発生する。
パルス出力はマーク／エラー検出回路36の与えられ、６
〜７セル間のパスル抜けの検出で磁気テープ12上のマー
ク検出となるTONE信号を発生し、一方、７ビットセルを
越えるパルス抜けの検出でドロップアウトに基づくエラ
ー検出信号となるVOID信号を発生する。
このような回路構成は従来の磁気テープ再生回路と同
じであるが、これに加えて本発明にあっては、制御電圧
発生回路18から出力される制御電圧VAGCからS/N比の劣
化を検出してイコライザ回路16の等化特性をそれまでの
通常特性からより高域を強調する特性に切り替える切替
回路20を設けている。勿論、切替回路20を設けたことに
伴い、アクティブフィルタを使用しているイコライザ回
路16は少なくとも高域部分を強調する等化特性を２段階
以上に切り替える切替機能を新たに設けている。
じであるが、これに加えて本発明にあっては、制御電圧
発生回路18から出力される制御電圧VAGCからS/N比の劣
化を検出してイコライザ回路16の等化特性をそれまでの
通常特性からより高域を強調する特性に切り替える切替
回路20を設けている。勿論、切替回路20を設けたことに
伴い、アクティブフィルタを使用しているイコライザ回
路16は少なくとも高域部分を強調する等化特性を２段階
以上に切り替える切替機能を新たに設けている。
第５図は第２図に示したイコライザ回路16、制御電圧
発生回路18及び切替回路20の具体的な実施例をAGCアン
プ14と共に示した本発明の主要部の実施例構成図であ
る。
発生回路18及び切替回路20の具体的な実施例をAGCアン
プ14と共に示した本発明の主要部の実施例構成図であ
る。
第５図において、AGCアンプ14に続いて設けられたイ
コライザ回路16は、アンプ38と抵抗R1,R2、コンデンサC
1,C2,C3で決まる伝達関数Ｔ（ｓ）をもつアクティブフ
ィルタで構成されており、コンデンサC3に対し異なる値
をもったコンデンサC3′をアンプ38の帰還回路に設け、
切替スイッチ40によりコンデンサC3またはC3′を選択接
続できるようにしている。切替スイッチ40はS/N比の劣
化をAGCアンプ14に対する制御電圧VAGCから検出する切
替回路20の出力により切り替えられる。
コライザ回路16は、アンプ38と抵抗R1,R2、コンデンサC
1,C2,C3で決まる伝達関数Ｔ（ｓ）をもつアクティブフ
ィルタで構成されており、コンデンサC3に対し異なる値
をもったコンデンサC3′をアンプ38の帰還回路に設け、
切替スイッチ40によりコンデンサC3またはC3′を選択接
続できるようにしている。切替スイッチ40はS/N比の劣
化をAGCアンプ14に対する制御電圧VAGCから検出する切
替回路20の出力により切り替えられる。
第６図はイコライザ回路16の周波数特性を示し、切替
スイッチ40を図示のａ側に閉じた通常特性はＡのように
なる。S/N比の劣化を補償するために切替スイッチ40を
ｂ側、即ちコンデンサC3′側に切り替えたときの特性
は、Ｂに示すように、通常特性Ａに対し高域部分の補正
量を5dB程度増加させた特性としている。
スイッチ40を図示のａ側に閉じた通常特性はＡのように
なる。S/N比の劣化を補償するために切替スイッチ40を
ｂ側、即ちコンデンサC3′側に切り替えたときの特性
は、Ｂに示すように、通常特性Ａに対し高域部分の補正
量を5dB程度増加させた特性としている。
イコライザ回路16に続いて設けられた制御電圧発生回
路18は、上限電圧Vhを設定した比較器42と下限電圧Vlを
設定した比較器44を備える。比較器44,42にはイコライ
ザ回路16の出力信号が共通に入力される。比較器42は入
力信号が上限Vh以上になるとＨレベル出力を生じ、上限
Vhより小さいＬレベル出力を生ずる。比較器44は同様に
入力信号が下限Vl以上であればＨレベル出力を生じ下限
Vl以下であればＬレベル出力を生ずる。比較器42,44の
出力は２つの定電流源50,52に対し直列接続された２つ
のスイッチ46,48のそれぞれに与えられる。定電流源50
は定電流i1を流し、定電流源52は定電流i2を流す。ここ
でi1＞i2の関係にある。スイッチ46と48の間にはコンデ
ンサC4が接続され、コンデンサC4の端子電圧をAGCアン
プ14に対し制御電圧VAGCとして与えられている。
路18は、上限電圧Vhを設定した比較器42と下限電圧Vlを
設定した比較器44を備える。比較器44,42にはイコライ
ザ回路16の出力信号が共通に入力される。比較器42は入
力信号が上限Vh以上になるとＨレベル出力を生じ、上限
Vhより小さいＬレベル出力を生ずる。比較器44は同様に
入力信号が下限Vl以上であればＨレベル出力を生じ下限
Vl以下であればＬレベル出力を生ずる。比較器42,44の
出力は２つの定電流源50,52に対し直列接続された２つ
のスイッチ46,48のそれぞれに与えられる。定電流源50
は定電流i1を流し、定電流源52は定電流i2を流す。ここ
でi1＞i2の関係にある。スイッチ46と48の間にはコンデ
ンサC4が接続され、コンデンサC4の端子電圧をAGCアン
プ14に対し制御電圧VAGCとして与えられている。
この制御電圧発生回路18はイコライザ回路16からの出
力電圧Voutに対する上限及び下限Vh,Vlとの間で次の３
つのモードで動作する。
力電圧Voutに対する上限及び下限Vh,Vlとの間で次の３
つのモードで動作する。
モード1;Vout＞Vhの場合 このとき比較器42,44の出力は共にＨレベルとなって
スイッチ46,48がオンし、上下の定電流源50,52の電流差
（i1−i2）によりコンデンサC4がチャージされ、制御電
圧VAGCを増加させる。ここで、制御電圧VAGCは第７図に
示すようにAGCアンプのゲインとの間に反比例関係があ
り、モード１で制御電圧VAGCが増加するとゲインは低下
するようになる。
スイッチ46,48がオンし、上下の定電流源50,52の電流差
（i1−i2）によりコンデンサC4がチャージされ、制御電
圧VAGCを増加させる。ここで、制御電圧VAGCは第７図に
示すようにAGCアンプのゲインとの間に反比例関係があ
り、モード１で制御電圧VAGCが増加するとゲインは低下
するようになる。
モード2;Vl＜Vout＜Vhの場合 比較器42の出力はＬレベル、比較器44の出力はＨレベ
ルであることからスイッチ46はオフ、スイッチ48はオン
となり、コンデンサC4は定電流源52の定電流i2により放
電され、制御電圧VAGCは減少する。即ち、AGCアンプ14
の利得が増加される。
ルであることからスイッチ46はオフ、スイッチ48はオン
となり、コンデンサC4は定電流源52の定電流i2により放
電され、制御電圧VAGCは減少する。即ち、AGCアンプ14
の利得が増加される。
モード3;Vl＞Voutの場合 比較器42及び44の出力は共にＬレベルとなり、スイッ
チ46,48もオフとなり、コンデンサC4の充放電は行なわ
れずに保持され、従ってAGCアンプ14の利得を一定に保
つ。
チ46,48もオフとなり、コンデンサC4の充放電は行なわ
れずに保持され、従ってAGCアンプ14の利得を一定に保
つ。
更に、イコライザ回路16の切替スイッチ40の切替制御
を行なう切替回路20はS/N比の劣化を判別する閾値電圧V
rを設定した比較器54を有し、イコライザ回路16の出力
信号Voutの減少に対し利得増加のために、第７図に示す
ように低下することから、制御電圧VAGCが閾値電圧Vr以
下となったときに比較器54はＨレベル出力を生じ、イコ
ライザ回路16に設けた切替スイッチ40を比較器54がＨレ
ベル出力を生じている間、ｂ側に切り替えるようにな
る。
を行なう切替回路20はS/N比の劣化を判別する閾値電圧V
rを設定した比較器54を有し、イコライザ回路16の出力
信号Voutの減少に対し利得増加のために、第７図に示す
ように低下することから、制御電圧VAGCが閾値電圧Vr以
下となったときに比較器54はＨレベル出力を生じ、イコ
ライザ回路16に設けた切替スイッチ40を比較器54がＨレ
ベル出力を生じている間、ｂ側に切り替えるようにな
る。
次に、上記の実施例の動作を説明する。
第８図は磁気ヘッド10からの再生信号に極度のドロッ
プアウトが発生した場合のAGCアンプ14に対する制御電
圧VAGCの変化と切替回路20による切替信号を示した信号
波形図示である。
プアウトが発生した場合のAGCアンプ14に対する制御電
圧VAGCの変化と切替回路20による切替信号を示した信号
波形図示である。
第８図において、極端なドロップアウトにより読取信
号が振幅で50％まで低下した場合、読取信号のS/N比は
通常値に対し−20dB（10分の１）に低下し、信号の分解
能が下がり、ピークシフトが増加する。そこで、第５図
に示した切替回路20の比較器54に設定する閾値電圧Vrと
して読取信号の振幅が50％まで低下したときに発生する
制御電圧VAGCの値に基づいて第８図に示すように設定し
たとすると、読取信号のS/N比が50％を下回っている
間、イコライザ回路16に対する切替信号をＨレベルとす
ることができる。この読取信号のS/N比の劣化の検出に
基づく切替信号を受けたイコライザ回路16は切替スイッ
チ40を通常時のａ側からｂ側に切り替え、第６図に示す
通常特性Ａからより高域を特徴とした特性Ｂに切り替っ
た状態で等化補正を施すことになる。
号が振幅で50％まで低下した場合、読取信号のS/N比は
通常値に対し−20dB（10分の１）に低下し、信号の分解
能が下がり、ピークシフトが増加する。そこで、第５図
に示した切替回路20の比較器54に設定する閾値電圧Vrと
して読取信号の振幅が50％まで低下したときに発生する
制御電圧VAGCの値に基づいて第８図に示すように設定し
たとすると、読取信号のS/N比が50％を下回っている
間、イコライザ回路16に対する切替信号をＨレベルとす
ることができる。この読取信号のS/N比の劣化の検出に
基づく切替信号を受けたイコライザ回路16は切替スイッ
チ40を通常時のａ側からｂ側に切り替え、第６図に示す
通常特性Ａからより高域を特徴とした特性Ｂに切り替っ
た状態で等化補正を施すことになる。
更に具体的に説明するならば、磁気テープ12上に記録
された信号は第２図に示したような過程を経て各トラッ
ク毎に再生されるが、ごみやコーティングのムラ等によ
り発生するドロップアウトはピークシフトや信号レベル
差によるパルス抜けの問題を引き起こしている。通常、
ドロップアウトはマーク／エラー検出回路36でピークパ
ルスが７つ抜けたことを判別してVOID信号をオンしてト
ラックエラーを認識しているが、VOID信号によるエラー
検出に至らないドロップアウトを生ずる場合もある。こ
の場合にはS/N比は劣化しているがリードの再生限界と
はなっていないために、可能な限り再生する必要があ
る。
された信号は第２図に示したような過程を経て各トラッ
ク毎に再生されるが、ごみやコーティングのムラ等によ
り発生するドロップアウトはピークシフトや信号レベル
差によるパルス抜けの問題を引き起こしている。通常、
ドロップアウトはマーク／エラー検出回路36でピークパ
ルスが７つ抜けたことを判別してVOID信号をオンしてト
ラックエラーを認識しているが、VOID信号によるエラー
検出に至らないドロップアウトを生ずる場合もある。こ
の場合にはS/N比は劣化しているがリードの再生限界と
はなっていないために、可能な限り再生する必要があ
る。
そこで本発明にあっては、AGCアンプ14に対する制御
電圧発生回路18からの制御電圧VAGCを切替回路20で監視
し、S/N劣化を検出したときにイコライザ回路16の特性
を、第６図に示すように通常特性ＡからＢに切り替え
る。
電圧発生回路18からの制御電圧VAGCを切替回路20で監視
し、S/N劣化を検出したときにイコライザ回路16の特性
を、第６図に示すように通常特性ＡからＢに切り替え
る。
ドロップアウトは磁気ヘッド10と磁気テープ12の間に
発生するスペーシングロスによって発生する場合が多
く、通常の場合は周期が１〜5KHzのAM変調に近似するこ
とができる。このドロップアウトの原因となるスぺーシ
ングロスによるAM変調波形の最も振幅が低下した部分の
信号を拡大すると、例えば第９図に示すように分解能の
低下したヘッドで読み出したと同じ波形となり、パルス
抜けやピークシフト減少によるデータ化けを起こし、読
取エラー率を悪化させることになる。これに対し本発明
のS/N比の劣化検出に基づくイコライザ回路16の特性切
替により高域強調がより強く掛かることで、第９図のAM
変調波形における高周波成分の増強により破線で示す波
形に補正され、例えばスライスレベルVsを充分に越える
ことでパスル抜けを防ぐと共に、振幅増加によりピーク
シフト減少を最小限に抑えることができる。
発生するスペーシングロスによって発生する場合が多
く、通常の場合は周期が１〜5KHzのAM変調に近似するこ
とができる。このドロップアウトの原因となるスぺーシ
ングロスによるAM変調波形の最も振幅が低下した部分の
信号を拡大すると、例えば第９図に示すように分解能の
低下したヘッドで読み出したと同じ波形となり、パルス
抜けやピークシフト減少によるデータ化けを起こし、読
取エラー率を悪化させることになる。これに対し本発明
のS/N比の劣化検出に基づくイコライザ回路16の特性切
替により高域強調がより強く掛かることで、第９図のAM
変調波形における高周波成分の増強により破線で示す波
形に補正され、例えばスライスレベルVsを充分に越える
ことでパスル抜けを防ぐと共に、振幅増加によりピーク
シフト減少を最小限に抑えることができる。
第10図は第５図に示した制御電圧発生回路18による制
御電圧VAGCに基づくAGCアンプ14の動作説明図である。
御電圧VAGCに基づくAGCアンプ14の動作説明図である。
第10図において、Ａはゲイン減少過渡期、Ｂは安定状
態、Ｃはゲイン増加過渡期、Ｄは不感帯を示す。
態、Ｃはゲイン増加過渡期、Ｄは不感帯を示す。
即ち、第10図について時間軸ｔに沿って説明すると、
ゲイン減少過渡状態Ａで増加していた制御電圧VAGCはAG
Cアンプ出力電圧Voutが上限Vhに下がると、一定値に維
持された安定状態Ｂに入る。この安定状態ＢでAGCアン
プ出力電圧Voutが上限Vhを下回ると制御電圧VAGCが減少
を始めて、アンプゲインを徐々に増加させる。
ゲイン減少過渡状態Ａで増加していた制御電圧VAGCはAG
Cアンプ出力電圧Voutが上限Vhに下がると、一定値に維
持された安定状態Ｂに入る。この安定状態ＢでAGCアン
プ出力電圧Voutが上限Vhを下回ると制御電圧VAGCが減少
を始めて、アンプゲインを徐々に増加させる。
このゲイン増加過渡期Ｃにおいて、制御電圧VAGCが閾
値電圧Vr以下になるとイコライザ回路16の切替えが行な
われ、AGCアンプ出力電圧Voutに対し破線で示す補正が
施されるようになる。続いて、出力電圧Voutが回復して
上限Vhを上回ると再びゲイン減少過渡期Ａとなり、次の
安定状態Ｂに移行する。
値電圧Vr以下になるとイコライザ回路16の切替えが行な
われ、AGCアンプ出力電圧Voutに対し破線で示す補正が
施されるようになる。続いて、出力電圧Voutが回復して
上限Vhを上回ると再びゲイン減少過渡期Ａとなり、次の
安定状態Ｂに移行する。
尚、上記の実施例にあっては再生信号を上限Vhと下限
Vlの間に収めるようにAGC制御を行なっているが、一定
の信号レベルを維持するようにAGC制御を行なうように
してもよいことは勿論である。
Vlの間に収めるようにAGC制御を行なっているが、一定
の信号レベルを維持するようにAGC制御を行なうように
してもよいことは勿論である。
また、上記の実施例にあっては制御電圧VAGCによりS/
N比の劣化を検出したときにイコライザ回路16を通常特
性からS/N劣化を防止するための、より高域を強調した
特性に切り替える２段切替としているが、他の実施例と
して通常特性に対しS/N劣化を補償する特性を複数段階
に設けて多段切替えするようにしてもよい。
N比の劣化を検出したときにイコライザ回路16を通常特
性からS/N劣化を防止するための、より高域を強調した
特性に切り替える２段切替としているが、他の実施例と
して通常特性に対しS/N劣化を補償する特性を複数段階
に設けて多段切替えするようにしてもよい。
［発明の効果］ 以上説明してきたように本発明によれば、ドロップア
ウトに伴うS/N比の劣化をイコライザ回路における高域
強調の特性切替えにより可能な限り補正することでドロ
ップアウトマージンを大幅に向上することができ、また
AGC制御電圧からS/N比の劣化を検出しているため、回路
構成を簡単にすることができる。
ウトに伴うS/N比の劣化をイコライザ回路における高域
強調の特性切替えにより可能な限り補正することでドロ
ップアウトマージンを大幅に向上することができ、また
AGC制御電圧からS/N比の劣化を検出しているため、回路
構成を簡単にすることができる。
第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は第２図の実施例の各部信号波形図； 第４図は第２図のデータセパレータ実施例構成図； 第５図は本発明の主要部実施例構成図； 第６図は本発明のAGC制御電圧とゲイン関係図； 第７図は本発明のイコライザ特性切替図； 第８図は本発明のS/N劣化補正動作の説明図； 第９図は本発明の補正波形説明図； 第10図は本発明のAGC動作とイコライザによる補正動作
説明図である。 図中、 10:磁気ヘッド 12:磁気テープ 14:AGCアンプ 16:イコライザ回路 18:制御電圧発生回路 20:切替回路 22:プリアンプ 24:微分イコライザ 26:アンプ 28:ピークホールド回路 30:データセパレータ 32:VFO回路 34:リードクロック出力回路 36:マーク／エラー検出回路 38:アンプ 40:切替スイッチ 42,44,54:比較器 46,48:スイッチ 50,52:定電流源 60,62:アンプセンス 64:ピークパルス検出回路 66:RS−FF 68:D−FF 70:EX−ORゲート
説明図である。 図中、 10:磁気ヘッド 12:磁気テープ 14:AGCアンプ 16:イコライザ回路 18:制御電圧発生回路 20:切替回路 22:プリアンプ 24:微分イコライザ 26:アンプ 28:ピークホールド回路 30:データセパレータ 32:VFO回路 34:リードクロック出力回路 36:マーク／エラー検出回路 38:アンプ 40:切替スイッチ 42,44,54:比較器 46,48:スイッチ 50,52:定電流源 60,62:アンプセンス 64:ピークパルス検出回路 66:RS−FF 68:D−FF 70:EX−ORゲート
Claims (1)
- 【請求項１】磁気ヘッド（10）により磁気テープ（12）
から読取った再生信号をAGCアンプ（14）で増幅した後
にイコライザ回路（16）で等化補正を施して出力し、該
イコライザ回路（16）の出力信号レベルが所定範囲に納
まるように前記AGCアンプ（14）の利得を変化させる制
御電圧（VAGC）を発生する制御電圧発生回路（18）を備
えた磁気テープ再生回路に於いて、 前記制御電圧発生回路（18）から出力される制御電圧
（VAGC）から再生信号のレベル低下を検出して前記イコ
ライザ回路（16）の等化特性をそれまでの通常の特性か
ら高域をより強調する特性に切替える切替回路（20）を
設けたことを特徴とする磁気テープ再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP198690A JPH0821164B2 (ja) | 1990-01-09 | 1990-01-09 | 磁気テープ再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP198690A JPH0821164B2 (ja) | 1990-01-09 | 1990-01-09 | 磁気テープ再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03207003A JPH03207003A (ja) | 1991-09-10 |
| JPH0821164B2 true JPH0821164B2 (ja) | 1996-03-04 |
Family
ID=11516813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP198690A Expired - Fee Related JPH0821164B2 (ja) | 1990-01-09 | 1990-01-09 | 磁気テープ再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821164B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06150216A (ja) * | 1992-11-02 | 1994-05-31 | Sony Corp | ディジタル信号再生方法とその装置 |
| JP5453976B2 (ja) * | 2009-07-21 | 2014-03-26 | ソニー株式会社 | 光ディスク装置 |
-
1990
- 1990-01-09 JP JP198690A patent/JPH0821164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03207003A (ja) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0771000B1 (en) | Optical disk reproducing apparatus equipped with variable gain amplifier capable of adjusting amplitude of reproduction signal | |
| US5418660A (en) | Information processing apparatus for processing reproduction signal having nonlinear characteristics | |
| KR870000755B1 (ko) | 디지탈 변조신호 판독장치 | |
| JP2852165B2 (ja) | ディジタル磁気記録再生装置のピックアップ信号補正装置 | |
| US5134528A (en) | Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system | |
| US4704642A (en) | Noise reduction circuit for reducing pulse noise in audio signal reproduced from a recording medium | |
| JP2690933B2 (ja) | 信号判別装置 | |
| JPH0132215Y2 (ja) | ||
| JPH0821164B2 (ja) | 磁気テープ再生回路 | |
| KR0141213B1 (ko) | 디지탈 브이시알의 가변속도 재생장치 | |
| JPH0250522B2 (ja) | ||
| JP2977031B2 (ja) | データ検出器及びその方法 | |
| KR0178749B1 (ko) | 자기기록/재생장치의 엔벨로프 검출회로 | |
| JPH08147892A (ja) | デジタル信号再生装置 | |
| JPS6130183A (ja) | 音声信号雑音除去回路 | |
| JP3032040B2 (ja) | 光ディスク再生信号パルス自動補正装置 | |
| JP2584524B2 (ja) | パルス性ノイズ補正回路 | |
| JP2610954B2 (ja) | イコライザ特性補正方式 | |
| JP3428359B2 (ja) | 波形等化回路 | |
| JP3714651B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
| JP2589846B2 (ja) | Ｐｌｌ方式ｆｍ復調回路 | |
| JPH05210913A (ja) | データ再生回路及びこれを用いたデータ記憶装置 | |
| JPH0150995B2 (ja) | ||
| JPS60247862A (ja) | デイジタル信号再生装置 | |
| JPS61137226A (ja) | 光記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |