JP2589846B2 - Ｐｌｌ方式ｆｍ復調回路 - Google Patents
Ｐｌｌ方式ｆｍ復調回路Info
- Publication number
- JP2589846B2 JP2589846B2 JP8258090A JP8258090A JP2589846B2 JP 2589846 B2 JP2589846 B2 JP 2589846B2 JP 8258090 A JP8258090 A JP 8258090A JP 8258090 A JP8258090 A JP 8258090A JP 2589846 B2 JP2589846 B2 JP 2589846B2
- Authority
- JP
- Japan
- Prior art keywords
- pll
- hold
- circuit
- signal
- demodulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダ（以下「VTR」とい
う）における再生オーディオ信号に含まれるパルス性ノ
イズの低減化に関するものである。
う）における再生オーディオ信号に含まれるパルス性ノ
イズの低減化に関するものである。
従来の技術 オーディオ信号を映像信号と共に同一のトラック（映
像トラック）に記録し再生するハイファイ型VTRは、オ
ーディオ信号も２つの回転ヘッドにより１トラック分ず
つ交互に再生される。そのため、記録信号（FM）から所
定のオーディオ信号に戻した状態ではヘッドの切り換わ
り目において第８図（ｂ）に示すようにパルス性ノイズ
（以下「スイッチングノイズ」ともいう）（24）がオー
ディオ信号（Ｓ）に加わることが知られている。なお、
同図において、（ａ）はヘッドスイッチングパルス（2
5）を示している。このように、オーディオ信号中に含
まれたスイッチングノイズ（24）を除去する回路とし
て、従来から前値ホールド補正回路や微分ホールド補正
回路が知られている。前者は第９図に示すように復調し
たオーディオ信号が与えられるバッファ（１）の出力側
にスイッチ（２）を設けると共に、このスイッチ（２）
の後方にコンデンサ（C1）を設け、スイッチ（２）を第
８図（ｃ）に示すスイッチングパルス（25）の変遷に同
期したホールドパルス（26）によって該パルス（26）の
期間、OFF状態とすることにより、スイッチングノイズ
（24）の直前のオーディオ信号のレベルをコンデンサ
（C1）に保持させるものである。尚、第９図において、
（３）は増幅器である。
像トラック）に記録し再生するハイファイ型VTRは、オ
ーディオ信号も２つの回転ヘッドにより１トラック分ず
つ交互に再生される。そのため、記録信号（FM）から所
定のオーディオ信号に戻した状態ではヘッドの切り換わ
り目において第８図（ｂ）に示すようにパルス性ノイズ
（以下「スイッチングノイズ」ともいう）（24）がオー
ディオ信号（Ｓ）に加わることが知られている。なお、
同図において、（ａ）はヘッドスイッチングパルス（2
5）を示している。このように、オーディオ信号中に含
まれたスイッチングノイズ（24）を除去する回路とし
て、従来から前値ホールド補正回路や微分ホールド補正
回路が知られている。前者は第９図に示すように復調し
たオーディオ信号が与えられるバッファ（１）の出力側
にスイッチ（２）を設けると共に、このスイッチ（２）
の後方にコンデンサ（C1）を設け、スイッチ（２）を第
８図（ｃ）に示すスイッチングパルス（25）の変遷に同
期したホールドパルス（26）によって該パルス（26）の
期間、OFF状態とすることにより、スイッチングノイズ
（24）の直前のオーディオ信号のレベルをコンデンサ
（C1）に保持させるものである。尚、第９図において、
（３）は増幅器である。
一方、微分ホールド補正回路は第10図に示すように第
９図の前値ホールド回路において、更に増幅器（３）の
出力を適切な条件のもとに定められた抵抗（R2）とコン
デンサ（C2）より成る信号帰遷路（４）によってコンデ
ンサ（C1側に帰遷する構成を設け、前記コンデンサ
（C1）を単に前値ホールドだけでなく、これに帰遷され
た信号によっても充電又は放電するようにしたものであ
る。
９図の前値ホールド回路において、更に増幅器（３）の
出力を適切な条件のもとに定められた抵抗（R2）とコン
デンサ（C2）より成る信号帰遷路（４）によってコンデ
ンサ（C1側に帰遷する構成を設け、前記コンデンサ
（C1）を単に前値ホールドだけでなく、これに帰遷され
た信号によっても充電又は放電するようにしたものであ
る。
第11図はスイッチングノイズ（24）が前値ホールド補
正回路ではAB,微分ホールド補正回路ではAB′のように
補正されることを示している。そして、第５図はこれら
のホールド補正を行なったオーディオ信号（Ｓ）とホー
ルドパルス（26）及びスイッチングパルス（25）との関
係を示しており、第５図（ａ）の（α）は前値ホールド
補正に対応し、（β）は微分ホールド補正に対応してい
る。
正回路ではAB,微分ホールド補正回路ではAB′のように
補正されることを示している。そして、第５図はこれら
のホールド補正を行なったオーディオ信号（Ｓ）とホー
ルドパルス（26）及びスイッチングパルス（25）との関
係を示しており、第５図（ａ）の（α）は前値ホールド
補正に対応し、（β）は微分ホールド補正に対応してい
る。
発明が解決しようとする課題 しかしながら、上述の前値ホールド補正回路や微分ホ
ールド補正回路により補正を行なうホールド期間は、第
７図（ｄ）に示すように復調オーディオ出力信号に含ま
れるスイッチングノイズ（24）の発生時の遅延時間に変
動があり、スイッチングノイズ幅も考慮すると、７〜15
μsec程度も必要となる。このため、前値ホールド補正
及び微分ホールド補正共に原信号に対しての歪成分を無
視することができず、聴感上ノイズが目立ち（特に高周
波成分が多いビデオソフトウェア等で目立つ）、ハイフ
ァイ型VTRの音質劣化の最大要因となっている。これに
対し、ハイファイ型VTRのFM復調回路が第６図に示すよ
うなPLL方式の場合には、PLLのオープンループ利得を上
げ、周波数がロックするまでの引き込み時間を短縮する
ことによって、ホールド補正期間を短くすることができ
る。すなわち、ヘッドＡ及びＢの二つのヘッドを有する
VTRにおいて、第７図（ａ）に示すように時刻t1にヘッ
ドＡのFM信号からヘッドＢのFM信号へ切り換わるものと
すると、この切り換え時にPLLのロックがはずれるが
〔第７図（ｃ）〕、PLLの機能により一定時間後に再ロ
ックされる。ところで、このPLLのロックはずれから再
ロックまでの時間は、PLLのオープンループ利得を上げ
ることにより短縮することができる。そしてPLLの再ロ
ックまでの時間が短縮されると、PLLのロックはずれに
より復調オーディオ信号に現われるヘッドスイッチング
ノイズのパルス幅が短縮されるので、ホールド期間を短
くすることができる。
ールド補正回路により補正を行なうホールド期間は、第
７図（ｄ）に示すように復調オーディオ出力信号に含ま
れるスイッチングノイズ（24）の発生時の遅延時間に変
動があり、スイッチングノイズ幅も考慮すると、７〜15
μsec程度も必要となる。このため、前値ホールド補正
及び微分ホールド補正共に原信号に対しての歪成分を無
視することができず、聴感上ノイズが目立ち（特に高周
波成分が多いビデオソフトウェア等で目立つ）、ハイフ
ァイ型VTRの音質劣化の最大要因となっている。これに
対し、ハイファイ型VTRのFM復調回路が第６図に示すよ
うなPLL方式の場合には、PLLのオープンループ利得を上
げ、周波数がロックするまでの引き込み時間を短縮する
ことによって、ホールド補正期間を短くすることができ
る。すなわち、ヘッドＡ及びＢの二つのヘッドを有する
VTRにおいて、第７図（ａ）に示すように時刻t1にヘッ
ドＡのFM信号からヘッドＢのFM信号へ切り換わるものと
すると、この切り換え時にPLLのロックがはずれるが
〔第７図（ｃ）〕、PLLの機能により一定時間後に再ロ
ックされる。ところで、このPLLのロックはずれから再
ロックまでの時間は、PLLのオープンループ利得を上げ
ることにより短縮することができる。そしてPLLの再ロ
ックまでの時間が短縮されると、PLLのロックはずれに
より復調オーディオ信号に現われるヘッドスイッチング
ノイズのパルス幅が短縮されるので、ホールド期間を短
くすることができる。
他方、PLLのオープンループ利得を常時上げておく
と、第12図に示すように高周波域の利得が大きくなる等
の理由により以下のような問題が生じる。
と、第12図に示すように高周波域の利得が大きくなる等
の理由により以下のような問題が生じる。
（１）復調オーディオ出力のノイズレベルが増大する。
（２）復調オーディオ出力にFMキャリア及びその高調波
成分が多く残る。
成分が多く残る。
（３）上記（１）及び（２）により、後段においてロー
パスフィルタを強化しないと、ホールド補正を行なう際
ノイズやキャリアによって誤った補正を行なってしまう
可能性がある。
パスフィルタを強化しないと、ホールド補正を行なう際
ノイズやキャリアによって誤った補正を行なってしまう
可能性がある。
（４）PLLのオープンループ利得を上げてクローズルー
プ利得の高周波域を伸ばし過ぎると、復調オーディオ出
力の周波数特性にピーキングを生じたり、そのピーキン
グに伴いヘッドスイッチングノイズが復調オーディオ出
力にてリンギングを起こす可能性がある。
プ利得の高周波域を伸ばし過ぎると、復調オーディオ出
力の周波数特性にピーキングを生じたり、そのピーキン
グに伴いヘッドスイッチングノイズが復調オーディオ出
力にてリンギングを起こす可能性がある。
そこで本発明では、上記（１）〜（４）のような問題
が生じることなくホールド期間を短縮することができる
PLL方式FM復調回路を提供することを目的とする。
が生じることなくホールド期間を短縮することができる
PLL方式FM復調回路を提供することを目的とする。
課題を解決するための手段 上記目的を達成するため本発明では、記録媒体のトロ
ックから再生されたオーディオ信号に含まれるヘッド切
り換えに基づくパルス性ノイズを除去するためのパルス
性ノイズ補正回路を備えたオーディオ信号再生系のPLL
方式FM復調回路において、 前記ヘッド切り換えに同期して前記パルス性ノイズ補
正回路がホールド補正を行なうホールド期間内の一部の
期間のみ、前記FM復調回路のPLLのオープンループ利得
を上げるように制御する手段を有する構成としている。
ックから再生されたオーディオ信号に含まれるヘッド切
り換えに基づくパルス性ノイズを除去するためのパルス
性ノイズ補正回路を備えたオーディオ信号再生系のPLL
方式FM復調回路において、 前記ヘッド切り換えに同期して前記パルス性ノイズ補
正回路がホールド補正を行なうホールド期間内の一部の
期間のみ、前記FM復調回路のPLLのオープンループ利得
を上げるように制御する手段を有する構成としている。
作 用 このような構成によると、ヘッドが切り換わってPLL
のロックがはずれる毎にホールド期間内の一部の期間の
みPLLのオープンループ利得が上がる。これにより、PLL
のロックがはずれてから再ロックされるまでの時間が短
縮される。
のロックがはずれる毎にホールド期間内の一部の期間の
みPLLのオープンループ利得が上がる。これにより、PLL
のロックがはずれてから再ロックされるまでの時間が短
縮される。
実施例 以下、本発明の一実施例について図面を参照しつつ説
明する。
明する。
第１図は、本発明を実施したFM復調回路のブロック回
路図であり、このFM復調回路は、FMリミッタ（１）と、
電圧制御発振器（２），位相検波器（３），ローパスフ
ィルタ（４），バッファ（５），及び可変抵抗（R1）
（R2）からなるPLL回路として構成されている。ハイフ
ァイ型VTRにおいのいてトラックから再生されるFM変調
のオーディオ信号（以下「FM入力信号」という）
（Sin）は、まず、FMリミッタ（１）で振幅を制限する
ことによりAM成分を取り除かれた後、位相検波器（３）
に入力される。位相検波器（３）では、FMリミッタ
（１）通過後のFM入力信号と電圧制御発振器（２）の発
振信号（SUco）との位相差を検出し、その検出出力をロ
ーパスフィルタ（４）に通した後バッファ（５）を通し
てFM入力信号（Sin）と発振信号（SUco）との周波数差
に相当する電圧信号（Sout）を得ている。この信号（S
out）は、可変抵抗（R1）を介して帰遷され電圧制御発
振器（２）の発振周波数とFM入力信号（Sin）との周波
数差を減少させるように働く。したがって、PLL回路が
ロックされた状態において、電圧制御発振器（２）の発
振周波数はFM入力信号（Sin）の周波数に追従して変化
し、バッファ（５）の出力信号（Sout）のレベルはFM入
力信号（Sin）の周波数変化に応じたレベルとなって信
号（Sout）は復調オーディオ出力を表わすことになる。
なお、電圧制御発振器（２）の自走発振周波数（帰遷が
ない場合の発振周波数）は可変抵抗（R2）で調整でき、
電圧制御発振器（２）への帰遷量は可変抵抗（R1）で調
整することができる。
路図であり、このFM復調回路は、FMリミッタ（１）と、
電圧制御発振器（２），位相検波器（３），ローパスフ
ィルタ（４），バッファ（５），及び可変抵抗（R1）
（R2）からなるPLL回路として構成されている。ハイフ
ァイ型VTRにおいのいてトラックから再生されるFM変調
のオーディオ信号（以下「FM入力信号」という）
（Sin）は、まず、FMリミッタ（１）で振幅を制限する
ことによりAM成分を取り除かれた後、位相検波器（３）
に入力される。位相検波器（３）では、FMリミッタ
（１）通過後のFM入力信号と電圧制御発振器（２）の発
振信号（SUco）との位相差を検出し、その検出出力をロ
ーパスフィルタ（４）に通した後バッファ（５）を通し
てFM入力信号（Sin）と発振信号（SUco）との周波数差
に相当する電圧信号（Sout）を得ている。この信号（S
out）は、可変抵抗（R1）を介して帰遷され電圧制御発
振器（２）の発振周波数とFM入力信号（Sin）との周波
数差を減少させるように働く。したがって、PLL回路が
ロックされた状態において、電圧制御発振器（２）の発
振周波数はFM入力信号（Sin）の周波数に追従して変化
し、バッファ（５）の出力信号（Sout）のレベルはFM入
力信号（Sin）の周波数変化に応じたレベルとなって信
号（Sout）は復調オーディオ出力を表わすことになる。
なお、電圧制御発振器（２）の自走発振周波数（帰遷が
ない場合の発振周波数）は可変抵抗（R2）で調整でき、
電圧制御発振器（２）への帰遷量は可変抵抗（R1）で調
整することができる。
本実施例のPLL方式FM復調回路が第６図に示した従来
例と異なっているのは、位相検波器（３）の位相検出
（検波）感度が第２図に示すP.D.位相検出（検波）感度
制御信号（Vc）によって制御される点である。すなわ
ち、本実施例における位相検波器（３）の具体的回路は
第３図に示す通りであり、この回路はトランジスタ
（Q1）〜（Q8），抵抗（R1）（R2），及び電流源（I1）
により二重平衡形位相検波器（10）を構成し、電流源
（I1）の電流を前記P.D.位相検出（検波）感度制御信号
（Vc）で制御することにより位相検波器（３）の位相検
出（検波）感度を制御している。そして、二重平衡形位
相検波器（10）の検波出力は、トランジスタ（Q7）〜
（Q13）及び抵抗（R1）〜（R6）からなる出力回路によ
りカレントミラー効果を利用して出力電流として取り出
された後、抵抗（R7）（R8）及びコンデンサ（C1）から
なるローパスフィルタ（４）により高周波成分を除去さ
れると共に一定のバイアスの与えられた電圧信号に変換
される。
例と異なっているのは、位相検波器（３）の位相検出
（検波）感度が第２図に示すP.D.位相検出（検波）感度
制御信号（Vc）によって制御される点である。すなわ
ち、本実施例における位相検波器（３）の具体的回路は
第３図に示す通りであり、この回路はトランジスタ
（Q1）〜（Q8），抵抗（R1）（R2），及び電流源（I1）
により二重平衡形位相検波器（10）を構成し、電流源
（I1）の電流を前記P.D.位相検出（検波）感度制御信号
（Vc）で制御することにより位相検波器（３）の位相検
出（検波）感度を制御している。そして、二重平衡形位
相検波器（10）の検波出力は、トランジスタ（Q7）〜
（Q13）及び抵抗（R1）〜（R6）からなる出力回路によ
りカレントミラー効果を利用して出力電流として取り出
された後、抵抗（R7）（R8）及びコンデンサ（C1）から
なるローパスフィルタ（４）により高周波成分を除去さ
れると共に一定のバイアスの与えられた電圧信号に変換
される。
前記P.D.位相検出（検波）感度制御信号（Vc）は、第
２図に示すように、ヘドスイッチングパルス（25）のレ
ベル遷移に同期してホールド期間（τ１）内の一部の期
間（τ２）のみハイレベルとなるパルス信号であり、こ
の信号（Vc）のハイレベルの期間（τ２）における電流
源（I1）の電流値が、ロウレベルの期間の電流値（通常
の電流値）よりも大きくなるように制御している。すな
わち本実施例の場合、電流源（I1）は電圧信号（Vc）に
よって制御される電圧制御電流源であり、例えば、第４
図に示す回路で実現できる。第４図の回路において、P.
D.位相検出（検波）感度制御信号（Vc）がロウレベルの
場合にはトランジスタ（T2）がOFF状態となるのでトラ
ンジスタ（T1）のベース電位は抵抗（R12）と（R13）の
比によって決まり、そのベース電位に対応したトランジ
スタ（T1）のコレクタ電流が電流源（I1）の電流（この
時の電流値が通常の値）となる。これに対し、P.D.位相
検出（検波）感度制御信号（Vc）がハイレベルの場合に
はトランジスタ（T2）がON状態となるのでトランジスタ
（T2）のベース電位が上昇し、それに伴ってトランジス
タ（T1）のコレクタ電流すなわち電流源（I1）の電流が
増大する。
２図に示すように、ヘドスイッチングパルス（25）のレ
ベル遷移に同期してホールド期間（τ１）内の一部の期
間（τ２）のみハイレベルとなるパルス信号であり、こ
の信号（Vc）のハイレベルの期間（τ２）における電流
源（I1）の電流値が、ロウレベルの期間の電流値（通常
の電流値）よりも大きくなるように制御している。すな
わち本実施例の場合、電流源（I1）は電圧信号（Vc）に
よって制御される電圧制御電流源であり、例えば、第４
図に示す回路で実現できる。第４図の回路において、P.
D.位相検出（検波）感度制御信号（Vc）がロウレベルの
場合にはトランジスタ（T2）がOFF状態となるのでトラ
ンジスタ（T1）のベース電位は抵抗（R12）と（R13）の
比によって決まり、そのベース電位に対応したトランジ
スタ（T1）のコレクタ電流が電流源（I1）の電流（この
時の電流値が通常の値）となる。これに対し、P.D.位相
検出（検波）感度制御信号（Vc）がハイレベルの場合に
はトランジスタ（T2）がON状態となるのでトランジスタ
（T2）のベース電位が上昇し、それに伴ってトランジス
タ（T1）のコレクタ電流すなわち電流源（I1）の電流が
増大する。
このような電流源（I1）の電流の変化により、PD.位
相検出（検波）感度制御信号（Vc）がハイレベルとなる
期間、すなわちVTRのヘッドが切り換わった直後の一定
期間（τ２）のみ位相検波器（３）の位相検出（検波）
感度が増大する。位相検出（検波）感度が増大すると、
周波数がロックするまでの引き込み時間が短縮される
が、第12図に示すように、クローズドループとして使用
するためFM復調出力レベルは変化しない。しかし、高周
波域でのループ利得は増大する。
相検出（検波）感度制御信号（Vc）がハイレベルとなる
期間、すなわちVTRのヘッドが切り換わった直後の一定
期間（τ２）のみ位相検波器（３）の位相検出（検波）
感度が増大する。位相検出（検波）感度が増大すると、
周波数がロックするまでの引き込み時間が短縮される
が、第12図に示すように、クローズドループとして使用
するためFM復調出力レベルは変化しない。しかし、高周
波域でのループ利得は増大する。
したがって、本実施例のPLL回路では、ヘッドの切り
換えによりPLLのロックがはずれたときにはいつもPLL回
路のオープンループ利得が大きく、従来のPLL回路に比
べ再ロックまでの時間が短縮される。ところで、ヘッド
スイッチングノイズ（24）はヘッドの切り換え時にFM入
力信号（Sin）の位相が急激に変化することにより復調
オーディオ出力（Sout）に現われるパルスであり、PLL
が再ロックされて電圧制御発振器（２）の発振周波数が
入力FM信号（Sin）の周波数に追従するようになると消
滅する。よって、再ロックまでの時間が短縮されるとヘ
ッドスイッチングノイズ（24）〔第７図（ｄ）〕のパル
ス幅も短縮される。
換えによりPLLのロックがはずれたときにはいつもPLL回
路のオープンループ利得が大きく、従来のPLL回路に比
べ再ロックまでの時間が短縮される。ところで、ヘッド
スイッチングノイズ（24）はヘッドの切り換え時にFM入
力信号（Sin）の位相が急激に変化することにより復調
オーディオ出力（Sout）に現われるパルスであり、PLL
が再ロックされて電圧制御発振器（２）の発振周波数が
入力FM信号（Sin）の周波数に追従するようになると消
滅する。よって、再ロックまでの時間が短縮されるとヘ
ッドスイッチングノイズ（24）〔第７図（ｄ）〕のパル
ス幅も短縮される。
PLLのロックがはずれてから（ヘッドが切り換わって
から）期間（τ２）が経過すると、オープンループ利得
が通常の状態に戻る。ここで、期間（τ２）ホールド期
間内の一部の期間であるので、PLL回路のオープンルー
プ利得が大きい期間（τ２）では、復調オーディオ出力
信号（Sout）はオーディオ再生に使用されず後段のパル
ス性ノイズ補正回路でホールド補正された補正波形が使
用される。このため、復調オーディオ出力におけるノイ
ズレベルの増大等、オープンループ利得を常時大きくし
ておいた状態に生じる前述の問題（１）〜（４）を回避
することができる。
から）期間（τ２）が経過すると、オープンループ利得
が通常の状態に戻る。ここで、期間（τ２）ホールド期
間内の一部の期間であるので、PLL回路のオープンルー
プ利得が大きい期間（τ２）では、復調オーディオ出力
信号（Sout）はオーディオ再生に使用されず後段のパル
ス性ノイズ補正回路でホールド補正された補正波形が使
用される。このため、復調オーディオ出力におけるノイ
ズレベルの増大等、オープンループ利得を常時大きくし
ておいた状態に生じる前述の問題（１）〜（４）を回避
することができる。
発明の効果 以上の通り本発明によれば、ヘッド切り換えによりPL
Lのロックがはずれてから再ロックされるまでの時間が
短縮されるため、ヘッドスイッチングノイズのパルス幅
が短縮され、ホールド期間を短くすることができる。こ
れにより、パルス性ノイズ補正回路でのホールド補正に
よるオーディオ信号の歪やノイズが軽減されて音質が向
上する。
Lのロックがはずれてから再ロックされるまでの時間が
短縮されるため、ヘッドスイッチングノイズのパルス幅
が短縮され、ホールド期間を短くすることができる。こ
れにより、パルス性ノイズ補正回路でのホールド補正に
よるオーディオ信号の歪やノイズが軽減されて音質が向
上する。
また、本発明によれば、PLLのオープンループ利得が
増大するのはホールド期間内の一部の期間であるので、
復調オーディオ出力におけるノイズレベルの増加等、PL
Lのオープンループ利得を上げクローズドループ利得の
高周波域が常時伸びている場合に生じる前述の問題
（１）〜（４）を回避することができる。
増大するのはホールド期間内の一部の期間であるので、
復調オーディオ出力におけるノイズレベルの増加等、PL
Lのオープンループ利得を上げクローズドループ利得の
高周波域が常時伸びている場合に生じる前述の問題
（１）〜（４）を回避することができる。
第１図は本発明を実施したPLL方式FM復調回路のブロッ
ク回路図であり、第２図はP.D.位相検出（検波）感度制
御信号とホールドパルス及びヘッドスイッチングパルス
との関係を示す波形図、第３図は前記PLL方式FM復調回
路における位相検波器及びローパスフィルタの回路図、
第４図は前記位相検波器に使用されている電流源の一例
を示す回路図、第５図はホールド補正を行なったオーデ
ィオ信号とホールドパルス及びスイッチングパルスとの
関係を示す波形図である。第６図は従来のPLL方式FM復
調回路のブロック回路図であり、第７図はヘッドの切り
換え時におけるPLLのロックはずれとヘッドスイッチン
グノイズとの関係を示す波形図である。第８図は一般的
なスイッチングノイズ処理について説明するための図で
ある。第９図は従来の前値ホールド補正回路を示す図で
あり、第10図は従来の微分ホールド補正回路を示す図で
ある。第11図は第９図及び第10図の回路による補正を説
明するための図である。第12図は位相検波器の位相検出
（検波）感度の増大によるPLLのオープンループ利得の
増大及びクローズドループ利得の高周波域の伸びを説明
するための図である。 （２）……電圧制御発振器（VCO）， （３）……位相検波器（P.D.）， （４）……ローパスフィルタ（LPF）， （24）……ヘッドスイッチングノイズ， （25）……ヘッドスイッチングパルス， （26）……ホールドパルス， （I1）……電流源， （Vc）……P.D.位相検出（検波）感度制御信号， （Sin）……FM入力信号， （Sout）……復調オーディオ出力信号， （t1）……ヘッド切り換え時刻， （τ１）……ホールド期間， （τ２）……PLLのオープンループ利得が増大する期
間。
ク回路図であり、第２図はP.D.位相検出（検波）感度制
御信号とホールドパルス及びヘッドスイッチングパルス
との関係を示す波形図、第３図は前記PLL方式FM復調回
路における位相検波器及びローパスフィルタの回路図、
第４図は前記位相検波器に使用されている電流源の一例
を示す回路図、第５図はホールド補正を行なったオーデ
ィオ信号とホールドパルス及びスイッチングパルスとの
関係を示す波形図である。第６図は従来のPLL方式FM復
調回路のブロック回路図であり、第７図はヘッドの切り
換え時におけるPLLのロックはずれとヘッドスイッチン
グノイズとの関係を示す波形図である。第８図は一般的
なスイッチングノイズ処理について説明するための図で
ある。第９図は従来の前値ホールド補正回路を示す図で
あり、第10図は従来の微分ホールド補正回路を示す図で
ある。第11図は第９図及び第10図の回路による補正を説
明するための図である。第12図は位相検波器の位相検出
（検波）感度の増大によるPLLのオープンループ利得の
増大及びクローズドループ利得の高周波域の伸びを説明
するための図である。 （２）……電圧制御発振器（VCO）， （３）……位相検波器（P.D.）， （４）……ローパスフィルタ（LPF）， （24）……ヘッドスイッチングノイズ， （25）……ヘッドスイッチングパルス， （26）……ホールドパルス， （I1）……電流源， （Vc）……P.D.位相検出（検波）感度制御信号， （Sin）……FM入力信号， （Sout）……復調オーディオ出力信号， （t1）……ヘッド切り換え時刻， （τ１）……ホールド期間， （τ２）……PLLのオープンループ利得が増大する期
間。
Claims (1)
- 【請求項１】記録媒体のトラックから再生されたオーデ
ィオ信号に含まれるヘッド切り換えに基づくパルス性ノ
イズを除去するためのパルス性ノイズ補正回路を備えた
オーディオ信号再生系のPLL方式FM復調回路において、 前記ヘッド切り換えに同期して前記パルス性ノイズ補正
回路がホールド補正を行なうホールド期間内の一部の期
間のみ、前記FM復調回路のPLLのオープンループ利得を
上げ、周波数がロックするまでの引き込み時間を短縮す
る手段を有するPLL方式FM復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258090A JP2589846B2 (ja) | 1990-03-28 | 1990-03-28 | Ｐｌｌ方式ｆｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258090A JP2589846B2 (ja) | 1990-03-28 | 1990-03-28 | Ｐｌｌ方式ｆｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280266A JPH03280266A (ja) | 1991-12-11 |
| JP2589846B2 true JP2589846B2 (ja) | 1997-03-12 |
Family
ID=13778419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8258090A Expired - Lifetime JP2589846B2 (ja) | 1990-03-28 | 1990-03-28 | Ｐｌｌ方式ｆｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589846B2 (ja) |
-
1990
- 1990-03-28 JP JP8258090A patent/JP2589846B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280266A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000645B1 (ko) | 디지탈정보 재생장치 | |
| US5134528A (en) | Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system | |
| US4692914A (en) | Reproducing device for frequency modulated signals | |
| US6097560A (en) | Reproducing apparatus having clock generator controlled by detected phase-difference and tendency of phase-difference | |
| JP2589846B2 (ja) | Ｐｌｌ方式ｆｍ復調回路 | |
| US4247866A (en) | Nested loop video disc servo system | |
| JPH03134865A (ja) | 情報記録ディスク演奏装置 | |
| JPH0326469B2 (ja) | ||
| KR0141213B1 (ko) | 디지탈 브이시알의 가변속도 재생장치 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JP2844683B2 (ja) | デジタルビデオ信号再生用クロック信号を発生するｐｌｌ回路 | |
| JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JPH0787364B2 (ja) | クロツク再生位相同期回路 | |
| JP2791309B2 (ja) | クロック発生装置 | |
| JPH0535668Y2 (ja) | ||
| JPH0734537Y2 (ja) | 磁気記録再生装置のクロック再生装置 | |
| JPS60237705A (ja) | 周波数復調回路 | |
| JPS59221807A (ja) | Ｆｍ変調信号再生装置 | |
| JPS61178777A (ja) | ビデオデイスク再生装置の時間軸変動除去装置 | |
| JPH0777385B2 (ja) | デイジタル情報再生装置 | |
| JPH0821164B2 (ja) | 磁気テープ再生回路 | |
| JPS6258462A (ja) | ノイズ除去回路 | |
| JPH03225675A (ja) | データ再生装置 | |
| JPS60247862A (ja) | デイジタル信号再生装置 | |
| JPS6159667A (ja) | クロツク生成回路 |