JP2771314B2

JP2771314B2 - 広帯域増幅器

Info

Publication number: JP2771314B2
Application number: JP2181409A
Authority: JP
Inventors: 学佐々木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-07-11
Filing date: 1990-07-11
Publication date: 1998-07-02
Anticipated expiration: 2013-07-02
Also published as: JPH0470104A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、広帯域増幅器に係り、特に、動作のオンオ
フを高速に切り替える磁気ヘッドからの再生信号を増幅
する広帯域増幅器に関する。

〔従来の技術〕

DATの磁気記録再生装置の記録再生回路は、第３図に
示すように、磁気ヘッド1,ロータリトランス2,再生信号
増幅器3,波形等化器4,記録信号増幅器5,ディジタルイン
ターフェース６により構成されている。再生信号増幅器
３は、初段増幅器31,二段目増幅器32,ヘッド切り替えス
イッチ33,および三段目増幅器34により構成されてい
る。再生信号増幅器3,波形等化器4,記録信号増幅器5,デ
ィジタルインターフェース６は、記録再生回路IC7に内
臓されている。

ロータリトランス２から、再生信号増幅器３の入力へ
は、カップリングコンデンサC1で結合される。初段増幅
器31と二段目増幅器32はカップリングコンデンサC2で結
合される。

記録再生回路は、磁気ヘッドからの微小な信号を扱う
ので、他からの不要幅射ノイズを遮断するため、通常、
回路面積を小さくしてシールドケースに収納している。

磁気ヘッド１から再生信号増幅器３の出力までの伝送
系は、第４図に示すように、ロータリトランス２の再生
信号増幅器３から見たインダクタンスL_SH，初段増幅器3
1の入力容量と配線等の浮遊容量C_in，および、帰還抵抗
R1により共振特性を示す。この共振特性を積極的に利用
することにより再生信号をS/N比を良く増幅できる。こ
れは、再生信号増幅器３で発生する雑音が、この共振に
より等価的に減少するためである。

また、再生信号増幅器には、記録時に、過大な記録信
号が入力されてしまうので、これを保護するため、記録
時には初段増幅器をオフにする動作制御スイッチを備え
ている。

ここで、DATのトラックフォーマットを第５図（ａ）
に示す。DATの記録トラックは、第５図（ａ）に示すよ
うに、複数の記録エリアに分割され、種々の信号が各々
分割されたエリアに記録される。記録トラックの中央に
PCM信号エリア（PCM）が配置され、その両端にATFエリ
ア（ATF-1,ATF-2）、さらにその外側にサブコードエリ
ア（SUB-1,SUB-2）が配置される。

PCM信号エリアには、楽音をPCM化したPCMデータに誤
り訂正符号を付加したディジタルデータが記録される。

サブコードエリアには、プログラム（曲等）の開始位
置を示すスタートID,プログラムの番号を示すプログラ
ムナンバー，プログラムの開始位置からの時間等の、プ
ログラムおよびプログラム内の特定の位置をサーチする
ためのサーチ情報等が記録される。

ATFエリアには、再生時に磁気ヘッドを正しく記録ト
ラック上を走査させるためのトラッキング制御信号が記
録される。

このように、各種の信号は、エリア分割して記録され
ているので、第５図（ｂ）に示すように、PCM信号、あ
るいは、サブコードを単独で書き換える、いわゆる、ア
フレコ動作が可能である。

アフレコ動作時には、通常の再生動作と同様に、ATF
エリアのトラッキング制御信号を再生して磁気ヘッドの
トラッキング制御が行なわれる。すなわち、一本の記録
トラックを磁気ヘッドがトレースする間に、再生信号増
幅回路は動作制御スイッチにより、高速に動作のオンオ
フの切り替えが行なわれる。

ここで、動作制御スイッチは、初段増幅器の入力トラ
ンジスタのアイドル電流を切断することによりその動作
を行なう。入力トランジスタのアイドル電流を切断する
と、初段増幅器各ノードのバイアス電圧が変化するの
で、オフからオンへの制御時に、ロータリトランスに接
続されるカップリングコンデンサの端子電圧も変化し、
その充放電に伴う過渡応答が、動作整定時間となって再
生信号増幅器の出力に現われる。

従って、再生信号増幅器のオフからオンへの動作整定
時間が、磁気ヘッドが記録するエリアをトレースし終わ
ってから、再生するエリアの先頭をトレースするまでの
時間よりも長いと、磁気ヘッドが再生すべきエリアをト
レースしているにもかかわらず、再生信号増幅器は動作
の整定が完了していないので、正しい再生信号が得られ
なくなる。

この動作整定時間を短縮させるためには、カップリン
グコンデンサに低容量値のものを用いればよいが、再生
信号増幅回路の低域遮断周波数が上昇することになり、
再生信号を伝送する上で問題となる。そこで、特開昭64
-43866号公報にあげられるように、各ノードのバイアス
電圧が変化しないように、初段増幅器に定電圧バイアス
回路を増設することで対処していた。

〔発明が解決しようとする課題〕

ここで、データの記録再生の高速化に伴い、記録再生
回路の広帯域化の必要がある。再生信号を歪なく伝送す
るためには、前述の共振周波数が信号周波数帯域外にな
ければならない。従って、再生伝送系の広帯域化のため
には、再生信号増幅器の初段増幅器の低入力容量化が必
要となる。

そこで、従来の記録再生回路ICに外付けに、低入力容
量デバイスを入力段とした増幅器を再生信号増幅器の初
段増幅器として用いることが考えられる。これにより、
従来の記録再生回路ICとしての機能を損なわずに再生信
号増幅器の低入力容量化を図ることができる。この入力
段デバイスとしてFETを用いれば、比較的容易に低入力
容量化を実現できる。

しかし、前述のような、動作整定時間を短縮するため
の定電圧バイアス回路を外付け回路で実現するためには
回路規模が大きくなる。

本発明の目的は、簡単な回路構成で、動作整定時間の
短い、低入力容量の広帯域増幅器を提供することにあ
る。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は信号源に第一の
カップリングコンデンサにより接続されるFETを入力と
し且つ増幅動作のオンオフを制御するスイッチをもつ初
段増幅器と、その初段増幅器に第二のカップリングコン
デンサにより縦続接続され且つ入力バイアス回路をもつ
増幅器で構成される複数段の広帯域増幅器において、帰
還抵抗を、前記初段増幅器の前記FETのゲート端子と、
前記第二のカップリングコンデンサと前記入力バイアス
回路との接続点との間に接続する。

〔作用〕

帰還抵抗を、入力FETのゲート端子と、後続の増幅器
の第二のカップリングコンデンサと入力バイアス回路と
の接続点との間に接続したので、初段増幅器の入力FET
のゲート端子バイアス電圧は、後続の増幅器の入力バイ
アス回路より帰還抵抗を介して供給され、初段増幅器オ
フ時にも入力FETのゲート端子バイアス電圧は初段増幅
器オン時と同電位で一定であり、オフからオンに遷移し
た場合に第一のカップリングコンデンサの充放電が生じ
ないので、再生信号増幅器のオフからオンへの動作整定
時間を短縮することができる。

〔実施例〕

以下、本発明の実施例を第１図により説明する。第１
図において、１は磁気ヘッド,2はロータリトランス,Q1
はJ-FET,Q2〜Q6はトランジスタ,R1〜R11は抵抗,C1〜C5
はコンデンサ,7は記録再生回路IC（日立製記録再生回路
ICHA12133）,32は記録再生回路IC7に内蔵されている再
生信号増幅器３の二段目増幅器である。

Q1〜Q4,D1,R1〜R7,C3,C4によりJ-FETQ1を入力とする
初段増幅器30を構成している。

また、Q5,Q6,I1,R8〜R11,V1,V2は二段目増幅器32の入
力段である。

初段増幅器30のJ-FETQ1のゲート端子は、カップリン
グコンデンサC1によりロータリートランス２と結合され
る。初段増幅器30の出力は、カップリングコンデンサC2
を介して二段目増幅器32の入力トランジスタQ5のベース
端子に入力される。

初段増幅器30のQ2およびR4は、初段増幅器30の動作を
制御する動作制御スイッチである。すなわち、Q1のドレ
ンーソース電流を切断することにより初段増幅器30の動
作を制御する。

帰還抵抗R1は、前述のように、ロータリトランス２の
初段増幅器30から見たインダクタンスと、初段増幅器30
の入力容量（図示しない）および配線等の浮遊容量（図
示しない）とによる共振特性をダンピングするためのも
のである。この帰還抵抗R1は、二段目増幅器32の入力ト
ランジスタQ5のベース端子とJ-FETQ1のゲート端子の間
に接続されている。従って、R1は、ダンピング動作を行
なうとともに、J-FETQ1のゲート端子バイアス電圧を、
二段目増幅器32の入力トランジスタQ5のベース端子バイ
アス回路であるV1,R1により供給する。J-FETのゲート端
子バイアス電流はほとんど流れないので、R10による電
圧降下はなく、Q5のベース端子には、正規のバイアス電
圧が供給される。

この回路構成によれば、動作制御スイッチの状態に関
わらず、Q1のゲート端子のバイアス電圧は一定であり、
カップリングコンデンサC1の充放電はない。従って、再
生増幅器の動作整定時間を短縮できる効果がある。

第２図は、本発明による記録再生回路を示す図であ
る。記録再生回路IC7に内蔵されている初段増幅器31を
用いずに、初段増幅器30を外付けしている。これによ
り、記録再生回路IC7としての機能を失わずに、再生信
号増幅器の低入力容量化、および、動作整定時間の短縮
を図ることができる。

〔発明の効果〕

本発明によれば、帰還抵抗を、初段増幅器の入力FET
のゲート端子と、後続の増幅器の第二のカップリングコ
ンデンサと入力バイアス回路との接続点との間に接続し
たので、初段増幅器の入力FETのゲート端子バイアス電
圧は、後続の増幅器の入力バイアス回路より帰還抵抗を
介して供給され、初段増幅器オフ時にも入力FETのゲー
ト端子バイアス電圧は初段増幅器オン時と同電圧で一定
であり、ロータリートランスに接続するカップリングコ
ンデンサの充放電が生じないので、オフからオンへの動
作整定時間を短縮することができる。

従って、カップリングコンデンサの容量値は任意のも
のを選択でき再生信号増幅回路の低域の遮断周波数が上
昇することなく、再生信号を伝送することができる。ま
た、カップリングコンデンサ端子のバイアス電圧が変化
しないように、定電圧バイアス回路を増設する等の必要
がない。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す再生信号増幅回路
図、第２図は、本発明による記録再生回路図、第３図
は、従来の記録再生回路図、第４図は、磁気ヘッドから
再生信号増幅器出力までの伝送系の周波数特性図、第５
図は、DATのトラックフォーマットおよび記録再生回路
の動作モード図である。１……磁気ヘッド、２……ロータリトランス３……再生信号増幅器、５……記録信号増幅器７……記録再生回路IC

Claims

(57)【特許請求の範囲】

【請求項１】信号源に第一のカップリングコンデンサに
より接続されるFETを入力とし且つ増幅動作のオンオフ
を制御するスイッチをもつ初段増幅器と、その初段増幅
器に第二のカップリングコンデンサにより縦続接続され
且つ入力バイアス回路をもつ増幅器で構成される複数段
の広帯域増幅器において、帰還抵抗を、前記初段増幅器の前記FETのゲート端子
と、前記第二のカップリングコンデンサと前記入力バイ
アス回路との接続点との間に接続することを特徴とする
広帯域増幅器。