JPS60194552A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS60194552A JPS60194552A JP5040784A JP5040784A JPS60194552A JP S60194552 A JPS60194552 A JP S60194552A JP 5040784 A JP5040784 A JP 5040784A JP 5040784 A JP5040784 A JP 5040784A JP S60194552 A JPS60194552 A JP S60194552A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resin
- alumina
- sintered
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止されたベースリボン方式の混成集積回
路装置に関するものである。
路装置に関するものである。
従来のかかる混成集積回路装置は第１図の断面図に示す
ように本体（セラミック）１に薄膜あるいは厚膜回路２
を形成させ、爽に能動素子３及び受動素子４を搭載し、
必要に応じ金属細線５を用いて配線する、能動素子保護
のため、ＪＣＲ６を塗布し、引出しリード９をはんだ８
を用いて接続している。更に外装７を施した構造となっ
ている。
ように本体（セラミック）１に薄膜あるいは厚膜回路２
を形成させ、爽に能動素子３及び受動素子４を搭載し、
必要に応じ金属細線５を用いて配線する、能動素子保護
のため、ＪＣＲ６を塗布し、引出しリード９をはんだ８
を用いて接続している。更に外装７を施した構造となっ
ている。
しかしながらこのような構造では、本体がセラミックの
ため、寸法精度が悪い。外装後の寸法精度が悪い等が存
在するために組立、検査工程の自動化が難しく、且つ、
設備機構が複雑になるために設備投資額が大きくなると
ともに稼動率も悪くなる。従って割高な混成集積回路装
置の製造をすることになる。
ため、寸法精度が悪い。外装後の寸法精度が悪い等が存
在するために組立、検査工程の自動化が難しく、且つ、
設備機構が複雑になるために設備投資額が大きくなると
ともに稼動率も悪くなる。従って割高な混成集積回路装
置の製造をすることになる。
本発明は前述したような、従来構造の問題点を解消する
ことを目的とした混成集積回路装置を提供するものであ
る。
ことを目的とした混成集積回路装置を提供するものであ
る。
本発明によれば金属製ベースリボンのアイランド部にＡ
ＡｔＯｓ（アルミナ）を焼結させ、この上面に薄膜ある
いは厚膜の回路を形成し、更にこの回路に受動素子と能
動素子を搭載し、はんだ、接着剤等で接着するとともに
必要に応じ金属？！４８ｍを用いて配線を実施し、全体
をトランスファーモールド方式によシ樹脂封止すること
によシ、従来のアルミナ基板を用いた混成集積回路よシ
も、更に、量産性の向上、安価な混成集積回路を提供す
ることを可能にしたベースリボン方式の混成集積回路装
置が得られる。
ＡｔＯｓ（アルミナ）を焼結させ、この上面に薄膜ある
いは厚膜の回路を形成し、更にこの回路に受動素子と能
動素子を搭載し、はんだ、接着剤等で接着するとともに
必要に応じ金属？！４８ｍを用いて配線を実施し、全体
をトランスファーモールド方式によシ樹脂封止すること
によシ、従来のアルミナ基板を用いた混成集積回路よシ
も、更に、量産性の向上、安価な混成集積回路を提供す
ることを可能にしたベースリボン方式の混成集積回路装
置が得られる。
本発明を図面に基づき詳細に説明すると、第２図は本発
明の一実施例を示す平面図である。第３図は第２図のＡ
−Ａ断面図である。金属製ベースリボン１０にＡＡｉ２
０ｓ（アルミナ）１２を焼結させ、この上に薄膜あるい
は厚膜・回路１３を形成し、更にこの回路に受動素子１
４．１５と能動子１６゜１７を搭載し、はんだ、接着剤
１８等で接着するとともに必要に応じ、金属細線１１を
用いて配線を行い、全体をトランスファーモールド方式
によシ樹脂１９で封止を行い、混成集積回路を製造する
。本発明は以上説明したように本体（セラミック）のベ
ースリボン化による寸法精度の向上、トランスファーそ
−ルド方式の樹脂封止化による外形寸法の精度向上によ
シ、前述したような従来の混成集積回路の問題点が解決
され、組立〜検査工程の一貫した全自動化が容易となり
、安価な混成集積回路を提供することを可能にするもの
である。
明の一実施例を示す平面図である。第３図は第２図のＡ
−Ａ断面図である。金属製ベースリボン１０にＡＡｉ２
０ｓ（アルミナ）１２を焼結させ、この上に薄膜あるい
は厚膜・回路１３を形成し、更にこの回路に受動素子１
４．１５と能動子１６゜１７を搭載し、はんだ、接着剤
１８等で接着するとともに必要に応じ、金属細線１１を
用いて配線を行い、全体をトランスファーモールド方式
によシ樹脂１９で封止を行い、混成集積回路を製造する
。本発明は以上説明したように本体（セラミック）のベ
ースリボン化による寸法精度の向上、トランスファーそ
−ルド方式の樹脂封止化による外形寸法の精度向上によ
シ、前述したような従来の混成集積回路の問題点が解決
され、組立〜検査工程の一貫した全自動化が容易となり
、安価な混成集積回路を提供することを可能にするもの
である。
第１図は、従来の混成集積回路の断面図である。
第２図は本発明による一実施例を示す平面図であシ、第
３図は第２図のＡ−Ａ断面図である。 １・・・・・・本体（セラミック）、２・・・・・・薄
膜、厚膜回路、３・・・・・・能動素子、４・・・・・
・受動素子、５・・・・・・金属細線、６・・・・・・
ＪＣＲ，７・・・・・・外装樹脂、８・・・・・・はん
だ、９・・・・・・引出リード、１０・・・・・・金属
製ベースリボン、１１・・・・・・金属細線、１２・・
・・・・ｈｌｔｏ。 （アルミナ）、１３・・・・・・薄膜、厚膜回路、１４
・・・・・・受動素子、１５・・・・・・受動素子、１
６・・・・・・能動素子、１７・・・・・・能動素子、
１８・・・・・・はんだ、接着剤、１９・・・・・・樹
脂。
３図は第２図のＡ−Ａ断面図である。 １・・・・・・本体（セラミック）、２・・・・・・薄
膜、厚膜回路、３・・・・・・能動素子、４・・・・・
・受動素子、５・・・・・・金属細線、６・・・・・・
ＪＣＲ，７・・・・・・外装樹脂、８・・・・・・はん
だ、９・・・・・・引出リード、１０・・・・・・金属
製ベースリボン、１１・・・・・・金属細線、１２・・
・・・・ｈｌｔｏ。 （アルミナ）、１３・・・・・・薄膜、厚膜回路、１４
・・・・・・受動素子、１５・・・・・・受動素子、１
６・・・・・・能動素子、１７・・・・・・能動素子、
１８・・・・・・はんだ、接着剤、１９・・・・・・樹
脂。
Claims (1)
- 金属製ベースリボンのアイランド部にＡＩ、０゜（アル
ミナ）を焼結させ、この上面に回路を形成し、更にこの
回路に回路素子を搭載し、全体を樹脂封止したことを％
敵とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5040784A JPS60194552A (ja) | 1984-03-16 | 1984-03-16 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5040784A JPS60194552A (ja) | 1984-03-16 | 1984-03-16 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60194552A true JPS60194552A (ja) | 1985-10-03 |
Family
ID=12858009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5040784A Pending JPS60194552A (ja) | 1984-03-16 | 1984-03-16 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194552A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134882A (ja) * | 1987-11-18 | 1989-05-26 | Ibiden Co Ltd | 混成ｉｃ基板装置 |
| JPH01293557A (ja) * | 1988-05-20 | 1989-11-27 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-03-16 JP JP5040784A patent/JPS60194552A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134882A (ja) * | 1987-11-18 | 1989-05-26 | Ibiden Co Ltd | 混成ｉｃ基板装置 |
| JPH01293557A (ja) * | 1988-05-20 | 1989-11-27 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284569B1 (en) | Method of manufacturing a flexible integrated circuit package utilizing an integrated carrier ring/stiffener | |
| CN110301042A (zh) | 带有导线键合网的半导体封装 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPH1056098A (ja) | 半導体装置及びその製造方法 | |
| JPS62142341A (ja) | 半導体装置およびその製造方法 | |
| JPS60194552A (ja) | 混成集積回路装置 | |
| JPS5998545A (ja) | 半導体装置 | |
| JPH0824155B2 (ja) | 半導体パッケ−ジ | |
| JPS60117763A (ja) | 半導体装置 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPS60194553A (ja) | 混成集積回路装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPS5984453A (ja) | 薄型半導体装置 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JPS641262A (en) | Electronic device and manufacture thereof | |
| JPS61216438A (ja) | 封止された電子部品の製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JPS62108554A (ja) | 混成集積回路装置及びその製造方法 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6362335A (ja) | 集積回路装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS59175753A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPS5889847A (ja) | 封止形集積回路パツケ−ジ | |
| JPS63133653A (ja) | 光消去型半導体メモリ装置 |