JPS6019323A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS6019323A JPS6019323A JP58128197A JP12819783A JPS6019323A JP S6019323 A JPS6019323 A JP S6019323A JP 58128197 A JP58128197 A JP 58128197A JP 12819783 A JP12819783 A JP 12819783A JP S6019323 A JPS6019323 A JP S6019323A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- pll
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101001099542 Aspergillus niger Pectin lyase A Proteins 0.000 claims 1
- 239000002131 composite material Substances 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＰＬＬ回路に関する。
一般に、ＰＬＬ回路は、電圧制御形発振器の出力と外部
入力信号とを位相比較し、位相比較した出力を低域フィ
ルタ（ＬＰＦ）Ｋ通した後型、圧制御形発振器の制御入
力端子に入力する方式がとられている。そして外部入力
信号と位相同期された発振周波数を得ている。
入力信号とを位相比較し、位相比較した出力を低域フィ
ルタ（ＬＰＦ）Ｋ通した後型、圧制御形発振器の制御入
力端子に入力する方式がとられている。そして外部入力
信号と位相同期された発振周波数を得ている。
しかるに、外部入力信号は用途により種々の仙の＠号を
含んだり、又外部入力信号自体が欠落する場合があり、
その場合でも安定な発振周波数を得る必要がある。
含んだり、又外部入力信号自体が欠落する場合があり、
その場合でも安定な発振周波数を得る必要がある。
一例としてあげねば、ＮＴＳＯ方式ＴＶ複合同期信号は
、水平同期信号と垂直同期信号が合成されたものであり
、垂直同期信号部（等価パルス、切込みパルス）は水平
同期信号の２倍の周波数成分をもっている。このため、
通常は水平同期信号と位相同期された安定な周波数を得
るためには、杉ｊ合同期信号の中から水平同期信号のみ
を七す出し位相比較器の入力とするＰＬＬ方式が用いら
れてきている。
、水平同期信号と垂直同期信号が合成されたものであり
、垂直同期信号部（等価パルス、切込みパルス）は水平
同期信号の２倍の周波数成分をもっている。このため、
通常は水平同期信号と位相同期された安定な周波数を得
るためには、杉ｊ合同期信号の中から水平同期信号のみ
を七す出し位相比較器の入力とするＰＬＬ方式が用いら
れてきている。
従来の一例としてＴＶ受像器の水平回期ＰＬＴ。
の例を第１図に示す。１は１Ｒ圧制御形発振器、２は分
周器、３Ｔ／′ｉ位相比較器、４け低域フィルター、５
１−を水平同期信号分離回路である。６け初会同期信号
で、前述した通り水平同期信号の仙Ｖｃ乎直同期信号を
含んでいる。７け５の水平同期信号分離回路を通過した
信号であり水平同期信号成分だけとなっている。この７
の水平同期信号と１の′ｌＩｊ圧制御形見振器の出力を
２の分周回路より分周された出力８とを６の位相比較器
に入力し、４の低域フィルター、を通して１の電圧制御
形見振器１へ帰還をかけることにより、位相同期した信
号を得ることができる。
周器、３Ｔ／′ｉ位相比較器、４け低域フィルター、５
１−を水平同期信号分離回路である。６け初会同期信号
で、前述した通り水平同期信号の仙Ｖｃ乎直同期信号を
含んでいる。７け５の水平同期信号分離回路を通過した
信号であり水平同期信号成分だけとなっている。この７
の水平同期信号と１の′ｌＩｊ圧制御形見振器の出力を
２の分周回路より分周された出力８とを６の位相比較器
に入力し、４の低域フィルター、を通して１の電圧制御
形見振器１へ帰還をかけることにより、位相同期した信
号を得ることができる。
第２図に６の枦合同期信号と、５の水平同期信号分離回
路を通過した７の水平同期信号のタイムチャートを参考
に示す。乙の複合同期信号の中で９は水平同期信号であ
り、１０は等化パルス、１１け切込みパルスであり、１
０，１１．１０の部分が垂直同期信号部で、水平同期信
号の２倍の周波数成分を持っている。５の水平同期信号
分離回路は、この垂直同期信号部の等化パルス、切込み
パルスを１パルス毎に間引く回路であり垂直−期信号期
間でも水平同期と位相同期した信号成分のみをとり出し
７てくる。従来は上記の方法が摩られているがこの方式
は下記の欠点を持っている。
路を通過した７の水平同期信号のタイムチャートを参考
に示す。乙の複合同期信号の中で９は水平同期信号であ
り、１０は等化パルス、１１け切込みパルスであり、１
０，１１．１０の部分が垂直同期信号部で、水平同期信
号の２倍の周波数成分を持っている。５の水平同期信号
分離回路は、この垂直同期信号部の等化パルス、切込み
パルスを１パルス毎に間引く回路であり垂直−期信号期
間でも水平同期と位相同期した信号成分のみをとり出し
７てくる。従来は上記の方法が摩られているがこの方式
は下記の欠点を持っている。
複合同期信号は、本来、放送局から送られてくるＴＶ電
波を受信し、検波した複合映像信号の中から、同期信号
分離を行ない得られたものでろり電界強度の絶対値の大
小、電界強度の急変、ノイズ等の影響を受け、チューナ
、同期検波能力の峙性により完全な、複合同期信号が得
られるものでは彦い。特匠液晶ＴＶ等、携帯ＴＶでは、
十分なアンテナを立て、静止した状態で使用する場合よ
り、電車９重等の移１０ノ体で使用する可能性が高いた
め、得られる複合同期信号は、ノイズが混入したり、信
号抜けが発生する。
波を受信し、検波した複合映像信号の中から、同期信号
分離を行ない得られたものでろり電界強度の絶対値の大
小、電界強度の急変、ノイズ等の影響を受け、チューナ
、同期検波能力の峙性により完全な、複合同期信号が得
られるものでは彦い。特匠液晶ＴＶ等、携帯ＴＶでは、
十分なアンテナを立て、静止した状態で使用する場合よ
り、電車９重等の移１０ノ体で使用する可能性が高いた
め、得られる複合同期信号は、ノイズが混入したり、信
号抜けが発生する。
一例をあげれば、４合映イ３１信号出力の垂直同期信号
近辺でのサダ特性（Ｙｕ流変動）により同期分離回路で
の垂直同期信号部は等、複合量ＩＪＩ信号は水平同期信
号部分よりも、垂直同期信号部分で波形が乱れやすい。
近辺でのサダ特性（Ｙｕ流変動）により同期分離回路で
の垂直同期信号部は等、複合量ＩＪＩ信号は水平同期信
号部分よりも、垂直同期信号部分で波形が乱れやすい。
憚端な場合［は、垂直同期信号部てが消滅してしまうこ
とも起きている。
とも起きている。
従来の方法である、５の水平同期信号分ｐｊｊｉ回路は
種々の工夫が重ねられてきているが、人力信−同である
複合同期信号自体がｂ Ｕｒ同１υ１信号近辺で、信号
抜けが起こりやすいため１パルス毎Ｖｃ１．ｔｌ引くと
きに、１８０°ずれた同期信号をとり出したり、全く同
期信号を出力しない状り（−となれ、垂直同ｊすＨ＾号
近辺でのＰＬＬ動作の安定度が、全体の安定度の中で大
きな比重をしめている。この垂直同期期間内でのＰＬＬ
の乱れは垂直同期期間後の水平同期信号により補正され
るが、乱れ量が太きければ大きい程補正に時間がかかり
、ＴＶ画面上部の乱れとなってあられれてくる。
種々の工夫が重ねられてきているが、人力信−同である
複合同期信号自体がｂ Ｕｒ同１υ１信号近辺で、信号
抜けが起こりやすいため１パルス毎Ｖｃ１．ｔｌ引くと
きに、１８０°ずれた同期信号をとり出したり、全く同
期信号を出力しない状り（−となれ、垂直同ｊすＨ＾号
近辺でのＰＬＬ動作の安定度が、全体の安定度の中で大
きな比重をしめている。この垂直同期期間内でのＰＬＬ
の乱れは垂直同期期間後の水平同期信号により補正され
るが、乱れ量が太きければ大きい程補正に時間がかかり
、ＴＶ画面上部の乱れとなってあられれてくる。
本発明の目的は、周期的に一定期間不安定な信号が入力
した場合、また周期的でなくても、不安定な信号が入力
する期間が予想あるいけ検出可能な場合において、ＰＬ
Ｌの安定度を良くすることであり、特ＶＣＴＶ受像機に
おいては、ＴＶ電波の状態、受信機の能力等により影響
を受けやすい垂直同期信号近辺でのＰＬＬ回路の安定化
を行ない画面の乱れを減少させることである、 以下、実施例に基づき本発明の詳細な説明する。
した場合、また周期的でなくても、不安定な信号が入力
する期間が予想あるいけ検出可能な場合において、ＰＬ
Ｌの安定度を良くすることであり、特ＶＣＴＶ受像機に
おいては、ＴＶ電波の状態、受信機の能力等により影響
を受けやすい垂直同期信号近辺でのＰＬＬ回路の安定化
を行ない画面の乱れを減少させることである、 以下、実施例に基づき本発明の詳細な説明する。
第６図は、本発明の一実施例を一般的なＰＬＬ回路に使
用しｆＣ場合の７゛ロツクを示しｆＣものである。１け
電圧制御形見振器、２は分局器、３は位相比較器で、２
の分周出力と６の外部入力信号とを位相比較した出力を
１２のスイッチを通して４の低域フィルターに接続し、
信号１３により、３の位相比較器の出力を、４の低域フ
ィルターに接続あるいけ切り離す制御を行なう。このよ
うにしてＰＬＬ動作を一定期間停止し、１の電圧制御形
見振器の制御電圧を保持する機能をもたせたＰＬＬであ
る。信号１３で、ｂ″ｙ、安定な外部信号が入る場合に
スイッチ１２をＯＦＦすることにより、より安定なＰ
ＬＬ回路が実状可能である。ヤた１２のスイッチは、一
定期間ＰＬＬか帰還ループを切断され動作停止となりか
っ、電圧制御形見振器の制御電圧が保持できる方式なら
、他の位置方式でも同様である。
用しｆＣ場合の７゛ロツクを示しｆＣものである。１け
電圧制御形見振器、２は分局器、３は位相比較器で、２
の分周出力と６の外部入力信号とを位相比較した出力を
１２のスイッチを通して４の低域フィルターに接続し、
信号１３により、３の位相比較器の出力を、４の低域フ
ィルターに接続あるいけ切り離す制御を行なう。このよ
うにしてＰＬＬ動作を一定期間停止し、１の電圧制御形
見振器の制御電圧を保持する機能をもたせたＰＬＬであ
る。信号１３で、ｂ″ｙ、安定な外部信号が入る場合に
スイッチ１２をＯＦＦすることにより、より安定なＰ
ＬＬ回路が実状可能である。ヤた１２のスイッチは、一
定期間ＰＬＬか帰還ループを切断され動作停止となりか
っ、電圧制御形見振器の制御電圧が保持できる方式なら
、他の位置方式でも同様である。
第４図は、本発明をＴＶ受像機の水平向ＪυｌＰＬＬ回
路に使用した一実施例をノロツク図に示したものである
。１は電圧制御形見振器、２は分周器、３は位相比較器
、４ｉｄ低域フイルター、５は水平同期信号分離回路、
６１−を水平同期信号と正直同期信号が合成された複合
同期信号、７（ｄ５の水平同期信号分離回路を通過し、
垂直同期信号部で１パルス毎に間引き成形された水平同
期信号、１６Ｖｉ粘分回路、波形成形回路等ＩＣよって
（７４成される垂直同期信号分離回路、１７は出願番号
（５７−１９７９５６）で記述したような垂直同期信号
雑音対策回路、１５け２０分周出力である水平同期信号
のＮ倍（Ｎ：整数）の周波数のタロツク１９により１駆
動され、１７の垂直同期信号雑音対策回路を通った垂直
同期信号により同期される垂直カウンターで、外部同期
信号１８が消失しても、内部で垂直同期信号周期（約６
０Ｈ２）と同一の信号を発生できる機能をもっている。
路に使用した一実施例をノロツク図に示したものである
。１は電圧制御形見振器、２は分周器、３は位相比較器
、４ｉｄ低域フイルター、５は水平同期信号分離回路、
６１−を水平同期信号と正直同期信号が合成された複合
同期信号、７（ｄ５の水平同期信号分離回路を通過し、
垂直同期信号部で１パルス毎に間引き成形された水平同
期信号、１６Ｖｉ粘分回路、波形成形回路等ＩＣよって
（７４成される垂直同期信号分離回路、１７は出願番号
（５７−１９７９５６）で記述したような垂直同期信号
雑音対策回路、１５け２０分周出力である水平同期信号
のＮ倍（Ｎ：整数）の周波数のタロツク１９により１駆
動され、１７の垂直同期信号雑音対策回路を通った垂直
同期信号により同期される垂直カウンターで、外部同期
信号１８が消失しても、内部で垂直同期信号周期（約６
０Ｈ２）と同一の信号を発生できる機能をもっている。
１６，１７．１５によって構成される垂直同期信号雑音
対策回路を持った垂直カウンターは、出願番号（５７−
１９７９５６１で説明した回路と同様のものであり外部
垂直同期信号に同期しかつ外部同期信号入力へのノイズ
人力又外剖同期信号抜けに対して影響を受けない垂直同
期カウンターである。との懲直同期カウン汐−の内部状
態を検出１１、等化パルス、切込入パルスで構成される
垂直同期信号部分の一部又は全てを含んだ一定の期間に
同期した信号が１３である。１２は実施例では、乙の位
相比較器と１４の低域フィルターの間に挿入した回路で
、垂直同期信号近辺で、１３の信号により制御されＰ
Ｌ Ｌの帰還ループを切断するスイッチである、こうす
ることにより、ＰＬＬ動作の不安定要素の大きな製置と
・な−でいる垂直同期信号近辺で、ＰＬＬを誤った制御
を行ならことを禁止し、１の電圧制御形発柵器の入力信
号、を、垂直同期信号以前の電圧で保持し、垂直同期信
号以後の水平同期信号で続いて制御することにより、乱
される影響を少なくし、正常に位相ロックするまでの時
間をも早くすることが可能となり結果として両面の上部
乱れをなくすことが可能と彦る。３０位相比較器、１２
のスイッチ、４の低域フィルターでの、より具体的な実
施例を第５゜６．７図に示す、 第５図はスイッチをトランスミッションゲートで組んだ
例である。２０は位相比較器出力、２１け電圧制御形発
振器の入力制御信号、２２．２３は抵抗、２４ｔゴコン
デンサーで２２．２３．２４でラグリードフィルターを
構成している。２５はＮ ＣＨトランジスタ、２６はＰ
ＣＨトランジスタ、２７はインバータであり、１６の垂
直期間タイミング信号時、トランスミッションゲートは
ＯＦＦとなりＰＬＬ帰還は切九、リークが少ないことに
より、２４のコンデンサーに蓄えられた電位が保持され
電圧制御形発振器は安定な発振を維持する。
対策回路を持った垂直カウンターは、出願番号（５７−
１９７９５６１で説明した回路と同様のものであり外部
垂直同期信号に同期しかつ外部同期信号入力へのノイズ
人力又外剖同期信号抜けに対して影響を受けない垂直同
期カウンターである。との懲直同期カウン汐−の内部状
態を検出１１、等化パルス、切込入パルスで構成される
垂直同期信号部分の一部又は全てを含んだ一定の期間に
同期した信号が１３である。１２は実施例では、乙の位
相比較器と１４の低域フィルターの間に挿入した回路で
、垂直同期信号近辺で、１３の信号により制御されＰ
Ｌ Ｌの帰還ループを切断するスイッチである、こうす
ることにより、ＰＬＬ動作の不安定要素の大きな製置と
・な−でいる垂直同期信号近辺で、ＰＬＬを誤った制御
を行ならことを禁止し、１の電圧制御形発柵器の入力信
号、を、垂直同期信号以前の電圧で保持し、垂直同期信
号以後の水平同期信号で続いて制御することにより、乱
される影響を少なくし、正常に位相ロックするまでの時
間をも早くすることが可能となり結果として両面の上部
乱れをなくすことが可能と彦る。３０位相比較器、１２
のスイッチ、４の低域フィルターでの、より具体的な実
施例を第５゜６．７図に示す、 第５図はスイッチをトランスミッションゲートで組んだ
例である。２０は位相比較器出力、２１け電圧制御形発
振器の入力制御信号、２２．２３は抵抗、２４ｔゴコン
デンサーで２２．２３．２４でラグリードフィルターを
構成している。２５はＮ ＣＨトランジスタ、２６はＰ
ＣＨトランジスタ、２７はインバータであり、１６の垂
直期間タイミング信号時、トランスミッションゲートは
ＯＦＦとなりＰＬＬ帰還は切九、リークが少ないことに
より、２４のコンデンサーに蓄えられた電位が保持され
電圧制御形発振器は安定な発振を維持する。
第６図は、低域フィルターとしては、第５図と同様（（
ラグリードフィルタを採用し、１２のスイッチ機能をチ
ャージポンプ部に紹み込んだものである。普通便わ］す
るチャージポンプは３０．３３のトランジスタがなく、
位相比較器からの出力２８゜２９により、出力ＫＷ、Ｔ
Ｊ、０ＰＥＮの３状態を出力するものでＰＬＬ回路では
多用されている。３゜３１ ＨｐｃＨ）ランジスタ、３
２．３３はＮ ＯＨ）ランジスタで、チャージポンプ用
トランジスタ３１．３２に直列に、３０．３３のトラン
ジスタを挿入し、垂直期間タイミング信号１９Ｖｃより
、出力を０ＰＫＮとする制御を行なう。３４はインバー
タである。
ラグリードフィルタを採用し、１２のスイッチ機能をチ
ャージポンプ部に紹み込んだものである。普通便わ］す
るチャージポンプは３０．３３のトランジスタがなく、
位相比較器からの出力２８゜２９により、出力ＫＷ、Ｔ
Ｊ、０ＰＥＮの３状態を出力するものでＰＬＬ回路では
多用されている。３゜３１ ＨｐｃＨ）ランジスタ、３
２．３３はＮ ＯＨ）ランジスタで、チャージポンプ用
トランジスタ３１．３２に直列に、３０．３３のトラン
ジスタを挿入し、垂直期間タイミング信号１９Ｖｃより
、出力を０ＰＫＮとする制御を行なう。３４はインバー
タである。
第７図は、チャージポンプトランジスタの入力を制御す
る方式で、３７のＮ 、ＯＲゲート、６９のＮＡＮＤゲ
ート、３８，４０．４１のインバータで構成され、第５
図の例と同ｌ＠に、１３の垂直期間近辺での制御信号で
チャージポンプ出力を０ＦＦ２Ｎとすることにより、Ｐ
ＬＬ制御を停止し、ラダリードフィルタのコンデンサに
より、電圧制御形発振器の入力電圧を保持している。こ
の一定期間ＰＬＬ制御を停止する実施方法は、第５’、
６．７図の例ＶＣ限らず、例えば、ラグリードフィルタ
ーの抵抗２２と端子１４の間に糸１１人込む等多くの例
が考 。
る方式で、３７のＮ 、ＯＲゲート、６９のＮＡＮＤゲ
ート、３８，４０．４１のインバータで構成され、第５
図の例と同ｌ＠に、１３の垂直期間近辺での制御信号で
チャージポンプ出力を０ＦＦ２Ｎとすることにより、Ｐ
ＬＬ制御を停止し、ラダリードフィルタのコンデンサに
より、電圧制御形発振器の入力電圧を保持している。こ
の一定期間ＰＬＬ制御を停止する実施方法は、第５’、
６．７図の例ＶＣ限らず、例えば、ラグリードフィルタ
ーの抵抗２２と端子１４の間に糸１１人込む等多くの例
が考 。
えられる。また、採用する位相比較器、低域フィルター
の種々に応じて応用が考えられるが、ある種の位相比較
器では−ＰＬＬ停止後、イシ帰し、正常モードとなるの
に、何個かの同期信号が必要な回路があり、それを位相
比嫉器として採用した場合、本発明の一実施例第６図又
は第４図でのフロック図でＰＬＬ制御停止と同時に、位
相比較器の入力あるいけ位相比較器自体に、垂直期間タ
イミング信号１３で制御を行ない、ＰＬＬ動作復帰後位
相比較器の出力に異状信号が発生することを防止あるい
１−Ｊ−状信号発生期間を減少させ、正常彷帰時間を早
める対策も必要である。これは採用する位相比較器の回
路に応じて容品に、回路対処することが可能である。又
、垂直期間タイミング信号は、出願番号（５７−１９７
９５６）を採用し７た回路からとりだしているが、別回
路でも構成可能であ（）、ソフト処理等による信号部、
別工Ｃからの信号でも可能である。又は、本特許を採用
すれば一実施例第４図でのソロツク図の水平同期信云分
離回路５は、なくても良い場合もありうる。又、本特許
は垂直同期信号部での同期信号の不安定部分に対する例
で示しであるが、これはＴＶ受信だけでな（ＶＴＲ再生
でも信号抜けが起こ得るため応用可能である。このよう
に、本発明は一定期間外部入力信号が不安定になるＰＬ
Ｌ使用法において、不安定な外部入力信号時、ＰＬＬ帰
還を０ＰＥＮとし、電圧制御形見振器の制御電圧を保持
することにより、ＰＬＬをより安定化する効果が期待で
きる。また、本発明はＴＶ、ＶＴＲの水平同期信号処理
のようなＴＶ信号処理にとどまらず、ＰＬＬを使用し、
一定期間不安定な信号が入ってくることが予想され、そ
のタイミングが検出又は発生できるＰＬＬの使用法にお
いてり、Ｐ Ｌ Ｌ ！Ｉｔｌ＋作全一時停止し重圧制
御形発振器のη↑、圧をに４ｔ、持することにより、再
びＰＬＬ動作をＨＹｉ始した場合の応答を早くすること
が可へ旨であり、より安定なＰＬＬ回路を作り出すこと
ができ、（古々の応用が再伸である。又、アナログＦ
Ｔ、 Ｌにとどまらず、テ゛イジタルＰＬＬにも回帰の
応用が可能である。
の種々に応じて応用が考えられるが、ある種の位相比較
器では−ＰＬＬ停止後、イシ帰し、正常モードとなるの
に、何個かの同期信号が必要な回路があり、それを位相
比嫉器として採用した場合、本発明の一実施例第６図又
は第４図でのフロック図でＰＬＬ制御停止と同時に、位
相比較器の入力あるいけ位相比較器自体に、垂直期間タ
イミング信号１３で制御を行ない、ＰＬＬ動作復帰後位
相比較器の出力に異状信号が発生することを防止あるい
１−Ｊ−状信号発生期間を減少させ、正常彷帰時間を早
める対策も必要である。これは採用する位相比較器の回
路に応じて容品に、回路対処することが可能である。又
、垂直期間タイミング信号は、出願番号（５７−１９７
９５６）を採用し７た回路からとりだしているが、別回
路でも構成可能であ（）、ソフト処理等による信号部、
別工Ｃからの信号でも可能である。又は、本特許を採用
すれば一実施例第４図でのソロツク図の水平同期信云分
離回路５は、なくても良い場合もありうる。又、本特許
は垂直同期信号部での同期信号の不安定部分に対する例
で示しであるが、これはＴＶ受信だけでな（ＶＴＲ再生
でも信号抜けが起こ得るため応用可能である。このよう
に、本発明は一定期間外部入力信号が不安定になるＰＬ
Ｌ使用法において、不安定な外部入力信号時、ＰＬＬ帰
還を０ＰＥＮとし、電圧制御形見振器の制御電圧を保持
することにより、ＰＬＬをより安定化する効果が期待で
きる。また、本発明はＴＶ、ＶＴＲの水平同期信号処理
のようなＴＶ信号処理にとどまらず、ＰＬＬを使用し、
一定期間不安定な信号が入ってくることが予想され、そ
のタイミングが検出又は発生できるＰＬＬの使用法にお
いてり、Ｐ Ｌ Ｌ ！Ｉｔｌ＋作全一時停止し重圧制
御形発振器のη↑、圧をに４ｔ、持することにより、再
びＰＬＬ動作をＨＹｉ始した場合の応答を早くすること
が可へ旨であり、より安定なＰＬＬ回路を作り出すこと
ができ、（古々の応用が再伸である。又、アナログＦ
Ｔ、 Ｌにとどまらず、テ゛イジタルＰＬＬにも回帰の
応用が可能である。
第１図は従来のＰＬＬ回路図。
第２図はＮＴＳＣ方式の複合同期信号で、垂直同期信号
近辺のタイムチャート及び水平同期イス号分離回路を通
した水平同期信号を示す図。 第３図は、本発明の一実施例のフロツクダイアグラム。 第４図は、本発明をＴＶ受像機に（１ｉ−用した一実施
例のブロックダイアダラム。 第５．６．７図は、第１図に示した一実施例のより具体
的表回路例を示す図。 以 上
近辺のタイムチャート及び水平同期イス号分離回路を通
した水平同期信号を示す図。 第３図は、本発明の一実施例のフロツクダイアグラム。 第４図は、本発明をＴＶ受像機に（１ｉ−用した一実施
例のブロックダイアダラム。 第５．６．７図は、第１図に示した一実施例のより具体
的表回路例を示す図。 以 上
Claims (1)
- 電圧制御形発振器、位相比較器、低域フィルタにより構
成されるＰＬＩＩ（アＨＡＢＥ ＬＯＣＫＥＤＬＯＯＰ
）回路において、一定期間ＰＬＬ動作を止め、前記電圧
制御形発振器の入力制御電圧を保持する機能を持つこと
を特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128197A JPS6019323A (ja) | 1983-07-14 | 1983-07-14 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128197A JPS6019323A (ja) | 1983-07-14 | 1983-07-14 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6019323A true JPS6019323A (ja) | 1985-01-31 |
Family
ID=14978857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58128197A Pending JPS6019323A (ja) | 1983-07-14 | 1983-07-14 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019323A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289705A (ja) * | 1985-06-18 | 1986-12-19 | Toshiba Corp | 安定化弾性表面波発振器 |
| JPS63294126A (ja) * | 1987-05-27 | 1988-11-30 | Sony Corp | デジタルｐｌｌ回路 |
| JPS63296521A (ja) * | 1987-05-28 | 1988-12-02 | Sony Corp | デジタルｐｌｌ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211751A (en) * | 1975-07-17 | 1977-01-28 | Hitachi Denshi Ltd | Phase synchronizing type frequency stabilizng circuit |
-
1983
- 1983-07-14 JP JP58128197A patent/JPS6019323A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211751A (en) * | 1975-07-17 | 1977-01-28 | Hitachi Denshi Ltd | Phase synchronizing type frequency stabilizng circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289705A (ja) * | 1985-06-18 | 1986-12-19 | Toshiba Corp | 安定化弾性表面波発振器 |
| JPS63294126A (ja) * | 1987-05-27 | 1988-11-30 | Sony Corp | デジタルｐｌｌ回路 |
| JPS63296521A (ja) * | 1987-05-28 | 1988-12-02 | Sony Corp | デジタルｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498103A (en) | Slow genlock circuit | |
| US4253116A (en) | Television synchronizing system operable from nonstandard signals | |
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| JPH02109486A (ja) | 自動周波数切替装置 | |
| US5541556A (en) | Clock recovery circuit for serial digital video | |
| JPH0789615B2 (ja) | 周波数シンセサイザ−回路 | |
| JPS6019323A (ja) | Ｐｌｌ回路 | |
| JPH01208083A (ja) | Ｖｔｒ信号の検出回路、コンポジットビデオ信号の識別回路、及び、コンポジットビデオ信号の雑音特性検出回路 | |
| US4992872A (en) | Method of synchronizing the horizontal deflection of electron beams in television receivers | |
| US5315387A (en) | Horizontal synchronization circuit | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| US7634037B2 (en) | Digital phase-locked loop circuit and a method thereof | |
| JPH0983396A (ja) | 受信機 | |
| JPH1023293A (ja) | 同期発生装置と画像表示装置 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| JPS609284A (ja) | 垂直フリ−ラン検出装置 | |
| US5376974A (en) | Phase-locked looped synchronous video detector circuit | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JPS6187475A (ja) | 水平同期回路 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JPS60250780A (ja) | 水平同期回路 | |
| JP2000134094A (ja) | 位相同期回路及びこれを具備した電子機器 | |
| JPH0350979A (ja) | デジタルテレビジョン受像機 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JPS62108695A (ja) | カラ−テレビカメラの外部同期結合方式 |