JPS6018964A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6018964A
JPS6018964A JP12665983A JP12665983A JPS6018964A JP S6018964 A JPS6018964 A JP S6018964A JP 12665983 A JP12665983 A JP 12665983A JP 12665983 A JP12665983 A JP 12665983A JP S6018964 A JPS6018964 A JP S6018964A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
gate
substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12665983A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP12665983A priority Critical patent/JPS6018964A/ja
Publication of JPS6018964A publication Critical patent/JPS6018964A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果トランジスタのゲート電極材料構造に
関する。
従来、電界効果トランジスタ、と９わけＭＯＢ型ＦＥＴ
のゲート電極材料としてはＳＺゲートが用いられるのが
通例であった。
しかし、上記従来技術によると、ＳＺゲート部の配線抵
抗が高い為に、高速化に向かないという欠点があった。
本発明は、かかる従来技術の欠点をなくシ、高速動作が
可能なｓ６ゲー）ＭＯＳ、ＦＥＴを提供することを目的
とする。
上記目的を達成するための本発明の基本的な構成は、半
導体装置に於て、電界効果トランジスタのゲート電極が
多結晶ｓ４層とＡ７層又はＣｕ層の多層構造で成ること
を特徴とする。
以下、実施例により本発明を詳述する。
第１図は従来技術によるＭＯ８型ＦＦ１Ｔの断面図であ
る。すなわち、ｓ７基板１の表面にはフィールド酸化膜
２．拡散層３１ゲート酸化膜４．ｓｉゲート電極５が形
成されて成る。
第２図は本発明による一実施例を示すＭＯ８型ＦＩＴの
断面図である。すなわち、ｓ７基板１１の表面にはフィ
ールド酸化膜に、拡散層１３．ゲート酸化膜１４．ゲー
ト電極としての第１層目の多結晶ｓ４層１５．第２層目
のＡｋ層１６の２層構造よシ成そ・ 本発明はＭＯ８型ＦＫＴのみならずＭＢＳ型ＦＥｔＴの
ゲート電極にも適用できる。
更に本発明は多結晶Ｓ′ｉとＡ！の２層構造のみならず
、多結晶ＳＺとｃｌ、の２層構造、多結晶Ｓｉと０％と
八！の３層構造にも通用することができる。
本発明の如く、ゲートＦ３ｉ電極上に電気抵抗の小なる
Ａ１又は０％を形成することによりゲート電極の抵抗値
を低下させることができ、高速の電界効果トランジスタ
を製作できる効果がある。
【図面の簡単な説明】
第１図は従来技術による電界効果トランジスタの断面図
を示し、第２図は本発明による電界効果トランジスタの
一実施例を示す断面図である。 １．１１・・半導体基板　２，１２・拳フィールド酸化
膜　３．１３・・拡散層　４，１４・・ゲート酸化膜　
５・・ＳＺゲート電極　１５・・ゲートＳ１層　１６−
　・ゲートＡ１層。 以　上 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 電界効果トランジスタのゲート電極が多結晶Ｓｉ層とＡ
    １層又はＣＵ層の多層構造で成ることを特徴とする半導
    体装置。
JP12665983A 1983-07-12 1983-07-12 半導体装置 Pending JPS6018964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12665983A JPS6018964A (ja) 1983-07-12 1983-07-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12665983A JPS6018964A (ja) 1983-07-12 1983-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS6018964A true JPS6018964A (ja) 1985-01-31

Family

ID=14940689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12665983A Pending JPS6018964A (ja) 1983-07-12 1983-07-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS6018964A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06239938A (ja) * 1993-08-25 1994-08-30 Asahi Chem Ind Co Ltd メタクリル系樹脂の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06239938A (ja) * 1993-08-25 1994-08-30 Asahi Chem Ind Co Ltd メタクリル系樹脂の製造方法
JPH0772213B2 (ja) * 1993-08-25 1995-08-02 旭化成工業株式会社 メタクリル系樹脂の製造方法

Similar Documents

Publication Publication Date Title
JPS6018964A (ja) 半導体装置
JPS61139067A (ja) 半導体装置
JPH03101556U (ja)
JPH04162771A (ja) Ｍ０ｓ型半導体装置
JPS59228762A (ja) マルチゲ−トトランジスタ
JPH02114670A (ja) 電界効果トランジスタ
JP2532471B2 (ja) 半導体装置
JPH0341479Y2 (ja)
JPS63204628A (ja) 半導体集積回路
JPH0199261A (ja) 半導体装置およびその製造方法
JPH02118954U (ja)
JPS62196358U (ja)
JPS63102353A (ja) 半導体装置
JPH0648879Y2 (ja) メモリ装置
JPH0241456U (ja)
JPS5935452A (ja) 半導体集積回路装置
JPS6018963A (ja) 半導体装置
JPS63300565A (ja) 絶縁ゲ−ト電界効果トランジスタ
JPH0580821B2 (ja)
JPS61140164A (ja) 半導体集積回路の製造方法
JPH03196672A (ja) Ｃｍｏｓ集積回路
JPS6010678A (ja) 絶縁ゲ−ト電界効果型トランジスタ
JPS62217654A (ja) 半導体装置
JPS60107861A (ja) Ｍｏｓ型半導体装置
JPS61164045U (ja)