JPS60186019A - Itoのエツチング方法 - Google Patents

Itoのエツチング方法

Info

Publication number
JPS60186019A
JPS60186019A JP4251084A JP4251084A JPS60186019A JP S60186019 A JPS60186019 A JP S60186019A JP 4251084 A JP4251084 A JP 4251084A JP 4251084 A JP4251084 A JP 4251084A JP S60186019 A JPS60186019 A JP S60186019A
Authority
JP
Japan
Prior art keywords
ito
etching
substrate
aluminum
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4251084A
Other languages
English (en)
Inventor
Hirokazu Sakamoto
阪本 弘和
Takao Matsumoto
隆夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4251084A priority Critical patent/JPS60186019A/ja
Publication of JPS60186019A publication Critical patent/JPS60186019A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は工TOのエツチング方法、とくに工TO(工
ndium Tin 0xide 、以下IT’0と記
す。)のファインパターンを可能にするエツチング溶液
に関するものである。
〔従来技術〕
従来工Toをエツチングした後のデバイスは、第1図、
第2図、第3図、及び第4図に:示すようなものがあっ
た。第1図は従来の塩酸(Hc i )系エツチング溶
液によって形成されたITO配線を示す部分平面図、第
2図は第1図A−A線に浴った断面図、第3図はAt又
はAl系合金よりなる電極配線を含む回路基板に形成さ
れたITOを従来の塩酸系エツチング溶液でエツチング
したデバイスを示す部分平面図、第4図は第3図B−B
線に削った断]l]J図である。図中、(1)はITO
で′電極配線をなす。(2)は基板、(3)はAl又は
Al系合金よりなる電極配線、(4)は層間絶縁膜、(
5)、(6)、(7)は層間絶縁膜(4)Kできる欠陥
で、(5)はピンホール欠陥、(6)は異物欠陥、(7
)は低密度欠陥である。
(20)は絶縁性基板である。
なお、ITO(わけ第1図では絶縁性基板よりなる基板
(2)上に形成されており、第3図では絶縁性基板(2
0)上にAt又1dAt系合金よりなる電極配線(3)
を設けて回路基板(2ンとし、この回路基板(2)に形
成された層間絶縁層(4)上にI T O(1)が形成
されている。
このような構成のデバイスにおいて、工TOのエツチン
グは従来、塩酸系エツチング溶液、特に塩酸と塩化第2
鉄(Fo2C/3・5H20)と水を4:1:4の重量
比で混合したものが一般によく使用されていた。第1図
、第2図は工To薄膜を上記の塩酸系エツチング溶液で
エツチングした例であり、基板(2)上に形成された工
TO薄膜(膜厚約1000大)上にフォトレジスト等で
例えば50μm巾のパターンを形成した後、塩酸系エツ
チング溶液でエツチングした結果である。
この場合、1漠厚1000cAの工TOがジャストエッ
チであるとき、ITOのサイドエッチは約10μm位と
なり、図に示すように、きれいな配線パターンが得られ
ず、このため従来の塩酸系エツチング溶液では、パター
ンニング可能な工TOの線巾は30μm ′+5;限度
でこれ以下になると、断線の可能性が生じる。また、第
3図、第4図はAI又はAl系合金の電極配線を含む回
路基板に形成された工Totltl摸を従来の塩酸系エ
ツチング溶液でエツチングした例であり、絶縁性基板(
20)上圧形成されたAl又はAl系合金よりなる電極
配線(3)を含む回路基板(2)の上に81N等で層間
絶縁物、この場合絶縁1]i* (4)を施した後、そ
の上に工TO薄膜(約1oooi )を形成し、これを
7オトエツチング等で例えば50μmの線巾にパターン
ニングした後、従来の塩酸系エツチング溶液でエツチン
グした結果である。この場合、層間絶縁膜(4)として
用いられるSiN等は従来成膜時あるいは成膜後に第3
図、第4図に示すようなピンホール欠陥(5)、異物欠
陥(6)及び低密度欠陥(7)ができ、これを避けるこ
とはほとんど不可能である。ITOのエツチング時これ
らへ欠陥を通して従来の塩酸系エツチング溶液が浸入し
、下層のAI又はAl系合金よりなる電極配線(3)も
エツチングしてしまう。これにより膜IME約1ooo
λの工TOがジャストエッチである場合には、下層のA
I又はAl系合金の電極配線(3)はかなりエッチオフ
され、断線を生じることもたびたびあった。
以上のように従来のITOのエツチング方法では、約3
0μm以下のファイン−ターンが形成困難で、また下層
にAl又はAl系合金よりなる電極配線が形成されてい
る場合、この電極配線部もエツチングし、断線不良を多
発しやすいという欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、基板に形成された絶縁層上に形成
された工Toを硫酸と硫酸アンモニウムを共に含む溶液
でエツチングすることにより、ITOのファインパター
ンが形成できる方法を提供するものである。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第5
図はこの発明の一実施例による工Toのエツチング方法
により形成された工TO配線を示す部分平面図、第6図
は第5図C−,C線に浴った断面図である。図において
工To(1)は絶縁性基板よりなる基板(2)上に形成
されたITO薄膜(1t100A)の上にフォトレジス
ト等で例えば5μm中のパターンを形成した後、硫酸と
硫酸アンモニウムを共に10重量%含む水溶液で、その
溶液温度を70℃に保ってエツチングして作成されたも
のである。
コノ場合、膜厚約1000λの工TOがジャストエッチ
であるとき、ITOのサイドエッチはほとんど生じず、
図に示すようにシャープな配線パターンが得られ、IT
Oの線rllが5μmのものでもパターンニングが充分
可能である。
また、第7図はこの発明の一実施例による工TOのエツ
チング方法により形成したAt又ViAg系合金よねな
る電極配線を有するデバイス全7J<す部分断面図、第
8図は第7図D−D緑に沿ったlII而図面あり、絶縁
性基板(20)上にAI又はAI系て 合金よりなる電極配線(3)を設は低回路基板(2)と
し、この回路基板(2)上に8111等で層間絶縁物、
この場合は絶縁膜(4)を施し、その後、この絶縁膜(
4)ヒに工TO#膜(約10UOX )を形成し、これ
をフォトエツチング等でパターンニングした後、例えば
硫酸と硫酸アンモニウムを共に5重量%含む水層液で、
液温を70℃に保ってエツチンーグした。パターンニン
グ速度はおそくなるが第7図に示すようなパターンニン
グされた工To(υを得る。この場合、第7図、第8図
に示されるような欠陥(5)、(6)、(7)が層間絶
縁膜(4)中に存在しても、ITOとA/又はAI系合
金とのエツチングレイトの比が20;lであるので、下
層のA/又けAe糸金合金、エツチングされず、従って
、A/又はA/系合金よりなる電極配線(3)の断線も
防ぐことができる。
なお、上記実施例では硫酸と硫酸アンモニクkを共に5
〜10重景チ含む水溶液でエツチングしたが、溶液の濃
度としては、5〜50重量−の硫酸と5〜50重量%の
硫酸アンモニウムを共に含む溶液であればよく、最適濃
度としては、5〜20重量%の硫酸と硫酸アンモニウム
を共に含む溶液が好ましい。なお5重量%未満では反応
速度がおそくなり、エツチング時間がかかりずきる。ま
た50重量%以上では反応が激しくなりコントロールで
きなくなる。また、溶液温度としては50℃以上で沸点
以下であればよく、50℃以下では反応速度がおそすぎ
て実用的でない。
また上記実施例では層間絶縁膜(4)をSiNとしたが
、5102あるいは3i02/SiHの二層にした場合
でも同様の効果が期待できる。特に8102/SIN 
の二層とすることによりピンホール欠陥(5)、低密度
欠陥(7)は減少させることができるが、それでも異物
欠陥(6)をとりのぞくことはできないので、この発明
のエツチング方法を用いることは極めて効果的である。
[発明の効果] 以上のように、この発明によれば、基板に形成された絶
縁層上に形成されたI’l’Oを硫酸と硫酸アンモニウ
ムを共に含む溶液でエツチングしたので1TOのファイ
ンパターンが可能となる。
【図面の簡単な説明】
第1図は従来の工To工°ツチング方法により形成され
たITO配線を示す部分平面図、第2図は第1図A7A
線に沿った断面図、第3図は、従来のITOのエツチン
グ方法により形成されたA/又はAI系合金の電極配線
を有するデ)<イスを示す部分平面図、第4図は第3図
B−’B線に潜った断面図、第5図はこの発明の一実施
例による工TOのエツチング方法により形成された工T
O配線を示す部分平面図、第6図は第5図C−C線に潜
った断面図、第7図はこの発明の一実施例による工TO
のエツチング方法により形成されたAl又はAI系合金
の電極配線を有するデバイスを示す部分平面図、第8図
は第7図D−D線に沿った断面図である。 (1) 工T O、(2)・基板、(3)・・・電極配
線、(4)・絶縁膜 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大暑 増 雄 第1図 第2図 第3図

Claims (3)

    【特許請求の範囲】
  1. (1)基板に形成された絶縁物上に形成された工TOを
    硫酸と硫酸アンモニウムを共に含む溶液でエツチング−
    fることを特徴とする工TOのエツチング方法。
  2. (2)溶液は5〜50重量−の硫酸と5〜50厘量チの
    硫酸アンモニウムを共に含み、かつ溶液温度が50℃以
    上で沸点以下であることを特徴とする特i¥f請求の範
    囲第1項記載のITOのエツチング方法。
  3. (3)基板はAl又はAl系合金よりなる電極配線を有
    すると々を特徴とする特許請求の範囲第1項又は第2J
    !4記載のITOのエツチング方法。
JP4251084A 1984-03-05 1984-03-05 Itoのエツチング方法 Pending JPS60186019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4251084A JPS60186019A (ja) 1984-03-05 1984-03-05 Itoのエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4251084A JPS60186019A (ja) 1984-03-05 1984-03-05 Itoのエツチング方法

Publications (1)

Publication Number Publication Date
JPS60186019A true JPS60186019A (ja) 1985-09-21

Family

ID=12638059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4251084A Pending JPS60186019A (ja) 1984-03-05 1984-03-05 Itoのエツチング方法

Country Status (1)

Country Link
JP (1) JPS60186019A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01151237A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp 透明導電性膜のエツチング方法
JP2002140021A (ja) * 2000-10-19 2002-05-17 Techno Semichem Co Ltd 透明導電膜のエッチング液組成物
JP2006077241A (ja) * 2004-08-25 2006-03-23 Samsung Electronics Co Ltd 酸化インジウム系透明導電膜用エッチング液組成物及びそれを用いたエッチング方法
JP2007027708A (ja) * 2005-07-13 2007-02-01 Samsung Electronics Co Ltd エッチング液及びこれを用いた液晶表示装置の製造方法
CN103046108A (zh) * 2012-12-24 2013-04-17 上海申和热磁电子有限公司 电解工艺在ito膜洗净中的应用
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01151237A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp 透明導電性膜のエツチング方法
JP2002140021A (ja) * 2000-10-19 2002-05-17 Techno Semichem Co Ltd 透明導電膜のエッチング液組成物
JP2006077241A (ja) * 2004-08-25 2006-03-23 Samsung Electronics Co Ltd 酸化インジウム系透明導電膜用エッチング液組成物及びそれを用いたエッチング方法
US7329365B2 (en) 2004-08-25 2008-02-12 Samsung Electronics Co., Ltd. Etchant composition for indium oxide layer and etching method using the same
JP2007027708A (ja) * 2005-07-13 2007-02-01 Samsung Electronics Co Ltd エッチング液及びこれを用いた液晶表示装置の製造方法
CN103046108A (zh) * 2012-12-24 2013-04-17 上海申和热磁电子有限公司 电解工艺在ito膜洗净中的应用
CN103046108B (zh) * 2012-12-24 2017-03-29 上海申和热磁电子有限公司 电解工艺在ito膜洗净中的应用
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
US10465112B2 (en) 2014-07-17 2019-11-05 Soulbrain Co., Ltd. Composition for etching

Similar Documents

Publication Publication Date Title
US20040262569A1 (en) Etchant for etching double-layered copper structure and method of forming array substrate having double-layered copper structures
US4230522A (en) PNAF Etchant for aluminum and silicon
KR20030058789A (ko) 구리 또는 구리/티타늄 식각액
KR101339316B1 (ko) 유리 손상이 없는 구리 / 몰리브데늄막 또는 몰리브데늄 / 구리 / 몰리브데늄 3중 막의 식각 조성물
JPS60186019A (ja) Itoのエツチング方法
JPH06122982A (ja) アルミニウムを主成分とする金属薄膜のエッチング液組成物
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
JPH02189981A (ja) 半導体装置及びその製造法
KR101236133B1 (ko) 금속 식각액 조성물
JPS60186020A (ja) Itoのエツチング方法
KR19990025891A (ko) 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법
KR20010083486A (ko) 크롬 금속막의 선택적 에칭 용액
JPH0434815B2 (ja)
JPH0458124B2 (ja)
JPH01151237A (ja) 透明導電性膜のエツチング方法
JPH0528489B2 (ja)
JP2877322B2 (ja) InP基板のエッチング方法
KR20060065896A (ko) 액정표시장치용 에천트 조성물 및 저저항 배선 제조방법
JPS61216329A (ja) 半導体装置の製造方法
JPS60109105A (ja) 半導体装置の製造方法
JPS612360A (ja) 半導体装置の製造方法
JPH0151052B2 (ja)
JPS61292375A (ja) 薄膜トランジスタ
KR920006202B1 (ko) Hall소자의 전극패드 제조방법
JPH0239458A (ja) 半導体装置