JPS60185410A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS60185410A JPS60185410A JP22902084A JP22902084A JPS60185410A JP S60185410 A JPS60185410 A JP S60185410A JP 22902084 A JP22902084 A JP 22902084A JP 22902084 A JP22902084 A JP 22902084A JP S60185410 A JPS60185410 A JP S60185410A
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- gain control
- amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、出力信号のレベルがバイアス回路によって
変動を受けないようにした自動利得制御回路に関する。
変動を受けないようにした自動利得制御回路に関する。
一般に信号処理回路においては、出力信号レベルを一定
に保つだめに自動利得制御回路（以下ＡＧＣ回路と略称
する）が設けられる。このＡＧＣ回路は例えば第４図に
示すように、利得制御増幅器（１）と、この利得制御増
幅器（１）の出力と基準電圧（Ｅｌ）とを比較するレベ
ル比較器（２）、このレベル比較器（２）の出力を平滑
する積分フィルター（３）、平滑された比較器（２）の
出力を増幅し、制御信号として利得制御増幅器（１）に
帰還する制御信号増幅器（４）とから構成される。
に保つだめに自動利得制御回路（以下ＡＧＣ回路と略称
する）が設けられる。このＡＧＣ回路は例えば第４図に
示すように、利得制御増幅器（１）と、この利得制御増
幅器（１）の出力と基準電圧（Ｅｌ）とを比較するレベ
ル比較器（２）、このレベル比較器（２）の出力を平滑
する積分フィルター（３）、平滑された比較器（２）の
出力を増幅し、制御信号として利得制御増幅器（１）に
帰還する制御信号増幅器（４）とから構成される。
第４図の回路において入力端子（５）から入力された信
号は利得制御増幅器（１）で増幅され出力端子（６）に
出力されると共にレベル比較器（２）に導かれる。
号は利得制御増幅器（１）で増幅され出力端子（６）に
出力されると共にレベル比較器（２）に導かれる。
との出力はレベル比較器（２）において基準レベル（Ｅ
ｌ）と比較され、出力レベルがこの基準レベル（Ｅ、）
を越えると、検波出力が出され、これが積分フィルタ（
３）、制御信号増幅器（４）を経由して制御電圧として
利得制御増幅器（１）に印加され、その利得を制御して
出力レベルを一定に保つ。との時第５図に示すように出
力の直流レベルを（Ｅ、）とし、基準レベル（Ｅｌ）と
の差を△■■とすれば、理論上出力信号の振幅レベルは
２ムＶ（Ｖｐｐ）で一定になる。
ｌ）と比較され、出力レベルがこの基準レベル（Ｅ、）
を越えると、検波出力が出され、これが積分フィルタ（
３）、制御信号増幅器（４）を経由して制御電圧として
利得制御増幅器（１）に印加され、その利得を制御して
出力レベルを一定に保つ。との時第５図に示すように出
力の直流レベルを（Ｅ、）とし、基準レベル（Ｅｌ）と
の差を△■■とすれば、理論上出力信号の振幅レベルは
２ムＶ（Ｖｐｐ）で一定になる。
第４図に示すＡＧＣ回路は以」二のように動作するが、
この回路の場合、出力端子（６）に得られる出力の直流
レベルと、基準レベルとは全く別個のノ（イアス回路で
定まるので、それらの回路のバラツキによって出力レベ
ルが直接影響を受けるという欠点がある。これを避ける
には、利得制御増幅器（］）の出力を容量結合でレベル
比較器（２）に導くようにすることが考えられるが、と
のＡＧＣ回路を集積回路化する場合には、結合用のコン
デンサを外付にする必要があるため、ピン数が増加する
問題がある。
この回路の場合、出力端子（６）に得られる出力の直流
レベルと、基準レベルとは全く別個のノ（イアス回路で
定まるので、それらの回路のバラツキによって出力レベ
ルが直接影響を受けるという欠点がある。これを避ける
には、利得制御増幅器（］）の出力を容量結合でレベル
比較器（２）に導くようにすることが考えられるが、と
のＡＧＣ回路を集積回路化する場合には、結合用のコン
デンサを外付にする必要があるため、ピン数が増加する
問題がある。
この発明は１以上の点に対処して外されたもので、差動
型の利得制御増幅器の２出力を、一定レベル差を持たせ
てからレベル比較し、この比較出力に基づいて利得制御
増幅器の利得を制御するように構成することによって、
容量結合用のコンデンサを付加することなしに出力信号
レベルのノ（ラツキを抑えることができる集積回路に適
したＡＧＣ回路を提供することを目的とする。
型の利得制御増幅器の２出力を、一定レベル差を持たせ
てからレベル比較し、この比較出力に基づいて利得制御
増幅器の利得を制御するように構成することによって、
容量結合用のコンデンサを付加することなしに出力信号
レベルのノ（ラツキを抑えることができる集積回路に適
したＡＧＣ回路を提供することを目的とする。
以下本発明のＡＧＣ回路を特に磁気録画再生装置の再生
ＦＭ輝度信号処理回路に適用した例に基づき詳細に説明
する。
ＦＭ輝度信号処理回路に適用した例に基づき詳細に説明
する。
第３図は磁気録画再生装置における再生ＦＭ輝度信号処
理回路のブロック図であり、磁気ヘッドα１）によって
再生された映像信号がトランス（１）を介して前置増幅
器（１３）に供給され、ここで増幅された後。
理回路のブロック図であり、磁気ヘッドα１）によって
再生された映像信号がトランス（１）を介して前置増幅
器（１３）に供給され、ここで増幅された後。
輝度信号が抽出されＡＧ Ｃ回路（１４）に導かれて信
号レベルが所定の値となるように制御され、さらにドロ
ップアウト補償回路０■とリミッタ回路（１６）に供給
される。ドロップアウトが生じた場合には、ドロップア
ウト補償回路（１５１でそれが補正され、リミッタ回路
（１６）で振幅レベルを一定に整えられてからＦＭ復復
調器上よって復調され輝度信号となる。
号レベルが所定の値となるように制御され、さらにドロ
ップアウト補償回路０■とリミッタ回路（１６）に供給
される。ドロップアウトが生じた場合には、ドロップア
ウト補償回路（１５１でそれが補正され、リミッタ回路
（１６）で振幅レベルを一定に整えられてからＦＭ復復
調器上よって復調され輝度信号となる。
Ｒ１図に、この発明に係るＡＧＣ回路の一実施例の具体
的回路図を示す。
的回路図を示す。
第１図に示すＡＧＣ回路は、利得制御増幅器（２＋）
。
。
レベルシフト手段（２の、レベル比較器ｔ２ａ＋、積分
フィルタ（２４）および制御信号増幅器（２５１を有す
る。
フィルタ（２４）および制御信号増幅器（２５１を有す
る。
利得制御増幅器（２υは、２重平衡差動型に構成された
トランジスタ（Ｑ、、）、 （Ｑ２）とトランジスタ（
Ｑ、）。
トランジスタ（Ｑ、、）、 （Ｑ２）とトランジスタ（
Ｑ、）。
（Ｑ４）の２つの対、これら各対のトランジスタのエミ
ッタ接続点に各々コレクタが接続され、エミッタが相互
接続されて電流源（１１）を介して基準電位点に接続さ
れたトランジスタ（Ｑ、）、 （Ｑ、）とを含む。
ッタ接続点に各々コレクタが接続され、エミッタが相互
接続されて電流源（１１）を介して基準電位点に接続さ
れたトランジスタ（Ｑ、）、 （Ｑ、）とを含む。
トランジスタ（Ｑ、）のベースが入力端子ｅつに接続さ
し、トランジスタ（Ｑ６）のベースにはバイアス電圧源
（Ｅｔ。）が接続されている。トランジスタ（Ｑｌ）、
（Ｑ−）のベースにはバイアス電圧源（Ｅａｔ）が接
続されている。トランジスタ（Ｑ、）のコレクタはトラ
ンジスタ（Ｑ、）のコレクタと共に抵抗（Ｒ１）を介し
て電源（Ｖｏｏ）に接続され、トランジスタ（Ｑ２）の
コレクタはトランジスタ（Ｑ４）のコレクタと共に抵抗
（Ｒ２）を介して電源（Ｖｏｏ）に接続されている。
し、トランジスタ（Ｑ６）のベースにはバイアス電圧源
（Ｅｔ。）が接続されている。トランジスタ（Ｑｌ）、
（Ｑ−）のベースにはバイアス電圧源（Ｅａｔ）が接
続されている。トランジスタ（Ｑ、）のコレクタはトラ
ンジスタ（Ｑ、）のコレクタと共に抵抗（Ｒ１）を介し
て電源（Ｖｏｏ）に接続され、トランジスタ（Ｑ２）の
コレクタはトランジスタ（Ｑ４）のコレクタと共に抵抗
（Ｒ２）を介して電源（Ｖｏｏ）に接続されている。
レベルシフト手段（地は、ベースが利得制御増幅ｉ（２
］）のトランジスタ（Ｑ、）、 （Ｑ、）のコレクタに
接続されエミッタが抵抗（Ｒ１）、（Ｒ４） 、電流源
（Ｉ、）を直列に介して基準電位点に接続され、コレク
タが電源（Ｖｏｏ）に接続されたトランジスタ（Ｑγ）
と、同じくベースが利得制御増幅器（２Ｊ）のトランジ
スタ（Ｑり。
］）のトランジスタ（Ｑ、）、 （Ｑ、）のコレクタに
接続されエミッタが抵抗（Ｒ１）、（Ｒ４） 、電流源
（Ｉ、）を直列に介して基準電位点に接続され、コレク
タが電源（Ｖｏｏ）に接続されたトランジスタ（Ｑγ）
と、同じくベースが利得制御増幅器（２Ｊ）のトランジ
スタ（Ｑり。
（Ｑ、）のコレクタに接続されエミッタが抵抗（現）と
電流源（工、）を直列に介して基準電位点にｇ続され。
電流源（工、）を直列に介して基準電位点にｇ続され。
コレクタが電源（Ｖｏｏ）に接続されたトランジスタ（
Ｑ、）を有する。抵抗（Ｒ３） 、 （Ｒ４）の接続点
と、抵抗（Ｒ１）と電流源（Ｉ３）の接続点はそれぞれ
ｌ・ランジスタ（Ｑｌ）、 （Ｑ、。）のベースに接続
されると共に端子（２ｅ。
Ｑ、）を有する。抵抗（Ｒ３） 、 （Ｒ４）の接続点
と、抵抗（Ｒ１）と電流源（Ｉ３）の接続点はそれぞれ
ｌ・ランジスタ（Ｑｌ）、 （Ｑ、。）のベースに接続
されると共に端子（２ｅ。
（２７）に接続され、この端子（２ｅ、（２’６間にイ
ンダクタ（Ｌ）が接続されている。トランジスタ（Ｑ、
）、 （Ｑ、、）のエミッタはそれぞれ抵抗（Ｒａ）、
（”ｙ）を介して基準電位点に接続されると共に出力
端子（２ｓ、（２ｓに接続されている。
ンダクタ（Ｌ）が接続されている。トランジスタ（Ｑ、
）、 （Ｑ、、）のエミッタはそれぞれ抵抗（Ｒａ）、
（”ｙ）を介して基準電位点に接続されると共に出力
端子（２ｓ、（２ｓに接続されている。
レベル比較器１’２３）はベースがレベルシフト手段（
２秒の抵抗（Ｒ５）と電流源（１３）の接続点に接続さ
れ、エミッタが抵抗（Ｒ３）を介して基準電位点に接続
され。
２秒の抵抗（Ｒ５）と電流源（１３）の接続点に接続さ
れ、エミッタが抵抗（Ｒ３）を介して基準電位点に接続
され。
コレクタが電源（Ｖｏｏ）に接続されたｌ・ランジスタ
（Ｑｌｌ）と、同じくベースがレベルシフト手段（２ツ
の抵抗（電）と電流源（工、）の接続点に接続され、エ
ミッタが抵抗（Ｒ９）を介して基準電位点に接続され、
コレクタが電源（Ｖｏｏ）に接続されたトランジスタ（
Ｑ、□）と、各ベースがトランジスタ（Ｑ、、）、 （
Ｑ、□）のエミッタに接続され、エミッタが相互に接続
されて基準電位点に接続された差動構成のトランジスタ
（Ｑ、、）、 （Ｑ、４）を有する。トランジスタ（Ｑ
□８）のコレクタは電源（Ｖｏｏ）に接続され、トラン
ジスタ（Ｑｌ４）のコレクタは抵抗（Ｒｏ）を介して電
源（Ｖｏｏ）に接続されており、レベル比較器（、ｉ３
）の出力がトランジスタ（Ｑ、、）のコレクタから得ら
れる。この出力は端子Ｇ１）を介して積分フィルタ（２
４）に加えられ、平滑された後、制御信号増幅器Ｑつで
増幅され制御信号として、端子（３２を介して利得制御
増幅器（２Ｉ）のトランジスタ（Ｑ２）、 （Ｑ、）の
ベース相互接続点に供給される。
（Ｑｌｌ）と、同じくベースがレベルシフト手段（２ツ
の抵抗（電）と電流源（工、）の接続点に接続され、エ
ミッタが抵抗（Ｒ９）を介して基準電位点に接続され、
コレクタが電源（Ｖｏｏ）に接続されたトランジスタ（
Ｑ、□）と、各ベースがトランジスタ（Ｑ、、）、 （
Ｑ、□）のエミッタに接続され、エミッタが相互に接続
されて基準電位点に接続された差動構成のトランジスタ
（Ｑ、、）、 （Ｑ、４）を有する。トランジスタ（Ｑ
□８）のコレクタは電源（Ｖｏｏ）に接続され、トラン
ジスタ（Ｑｌ４）のコレクタは抵抗（Ｒｏ）を介して電
源（Ｖｏｏ）に接続されており、レベル比較器（、ｉ３
）の出力がトランジスタ（Ｑ、、）のコレクタから得ら
れる。この出力は端子Ｇ１）を介して積分フィルタ（２
４）に加えられ、平滑された後、制御信号増幅器Ｑつで
増幅され制御信号として、端子（３２を介して利得制御
増幅器（２Ｉ）のトランジスタ（Ｑ２）、 （Ｑ、）の
ベース相互接続点に供給される。
以上のように構成されたＡＧＣ回路の動作を説明する。
入力端子（３０）から供給された信号は利得制御増幅器
（２１）で増幅され、トランジスタ（Ｑｌ）、 （Ｑ−
）のコレクタとトランジスタ（Ｑ、）、（Ｑ、）のコレ
クタに互いに逆位相で現われる。両信号はレベルシフト
手段（２２）のトランジスタ（Ｑ７）、 （Ｑ、）のベ
ースに加えられる。抵抗（Ｒ８）と抵抗（Ｒ３）の接続
点と抵抗（Ｒ３）と電流源（工３）との接続点間にはイ
ンダクタ（Ｌ）が接続されているため、両接続点には直
流レベル及び振幅が等しく、極性が反対である信号が現
われる。
（２１）で増幅され、トランジスタ（Ｑｌ）、 （Ｑ−
）のコレクタとトランジスタ（Ｑ、）、（Ｑ、）のコレ
クタに互いに逆位相で現われる。両信号はレベルシフト
手段（２２）のトランジスタ（Ｑ７）、 （Ｑ、）のベ
ースに加えられる。抵抗（Ｒ８）と抵抗（Ｒ３）の接続
点と抵抗（Ｒ３）と電流源（工３）との接続点間にはイ
ンダクタ（Ｌ）が接続されているため、両接続点には直
流レベル及び振幅が等しく、極性が反対である信号が現
われる。
この２つの信号は一方がその１まレベル比較器（２３）
のトランジスタ（Ｑ、、）のベースに供給され、他方が
抵抗（Ｒ１）を介してレベル比較器（２３）のトランジ
スタ（Ｑ、、）のベースに供給される。ここにおいて他
方の信号は抵抗（Ｒ４）によってその直流レベルがΔ■
（ト）だけシフトされている。すなわち電流源（Ｉ２）
の電流値を’２＋抵抗（Ｒ３）の抵抗値をｒ４とすれば
△Ｖ−ｊ２・ｒ４である。したがってトランジスタ（Ｑ
、、、）のベース電位は第２図ａに示すように変化し、
トランジスタ（Ｑ、２）のベース電位は第２図すに示す
ように変化する。この２つの信号の振幅レベルが２ΔＶ
（Ｖｐｐ）以下であるとトランジスタ（Ｑ、、）のベー
ス電位ハトランジスタ（Ｑ、２）のベース電位よシ常に
高い。このためトランジスタ（Ｑ、、 ）は常に非導通
であシ、制御信号増幅器（２５１には最高電圧の信号が
入力され、制御信号のレベルも最高となる。
のトランジスタ（Ｑ、、）のベースに供給され、他方が
抵抗（Ｒ１）を介してレベル比較器（２３）のトランジ
スタ（Ｑ、、）のベースに供給される。ここにおいて他
方の信号は抵抗（Ｒ４）によってその直流レベルがΔ■
（ト）だけシフトされている。すなわち電流源（Ｉ２）
の電流値を’２＋抵抗（Ｒ３）の抵抗値をｒ４とすれば
△Ｖ−ｊ２・ｒ４である。したがってトランジスタ（Ｑ
、、、）のベース電位は第２図ａに示すように変化し、
トランジスタ（Ｑ、２）のベース電位は第２図すに示す
ように変化する。この２つの信号の振幅レベルが２ΔＶ
（Ｖｐｐ）以下であるとトランジスタ（Ｑ、、）のベー
ス電位ハトランジスタ（Ｑ、２）のベース電位よシ常に
高い。このためトランジスタ（Ｑ、、 ）は常に非導通
であシ、制御信号増幅器（２５１には最高電圧の信号が
入力され、制御信号のレベルも最高となる。
よって利得制御増幅器（２０の利得が上昇し、出力信号
のレベルも２Δｖ（ｖＰｐ）に向って上昇する。２つの
信号の振幅レベルが２△Ｖ（Ｖｐｐ）を越えるとトラン
ジスタ（Ｑ、、 ）が導通する。このトランジスタ（Ｑ
１４ ）のコレクタ電位の変化を、積分フィル、、Ｊ
（２４）で平滑し、制御信号増幅器（２５）を介して利
得制御増幅器ＱＩ）のトランジスタ（Ｑ２）、 （Ｑ３
）のベース相互接続点に供給することによって、その利
得を下げ。
のレベルも２Δｖ（ｖＰｐ）に向って上昇する。２つの
信号の振幅レベルが２△Ｖ（Ｖｐｐ）を越えるとトラン
ジスタ（Ｑ、、 ）が導通する。このトランジスタ（Ｑ
１４ ）のコレクタ電位の変化を、積分フィル、、Ｊ
（２４）で平滑し、制御信号増幅器（２５）を介して利
得制御増幅器ＱＩ）のトランジスタ（Ｑ２）、 （Ｑ３
）のベース相互接続点に供給することによって、その利
得を下げ。
結局出力端子（２８） 、（社）に得られる出力信号の
振幅レベルを２△Ｖ （Ｖｐ ｐ ）に固定させる。
振幅レベルを２△Ｖ （Ｖｐ ｐ ）に固定させる。
このとき、端子（２Ｇ） 、 （２７１間に接続された
インダクタ（Ｌ）は次のよう外働きをする。
インダクタ（Ｌ）は次のよう外働きをする。
すなわち一般にＦＭ信号を復調する回路においては、復
調する前にＦＭ信号にリミッタをかけて、その振幅を一
定にするととが行なわれる。このときリミッタをかけた
信号に２次歪が発生することがあシ、それによって復調
器でキャリア洩れが起ったり、あるいは２次歪の高調波
成分の側帯波の影響を受けたシして、様々なビート妨害
が発生する。
調する前にＦＭ信号にリミッタをかけて、その振幅を一
定にするととが行なわれる。このときリミッタをかけた
信号に２次歪が発生することがあシ、それによって復調
器でキャリア洩れが起ったり、あるいは２次歪の高調波
成分の側帯波の影響を受けたシして、様々なビート妨害
が発生する。
このため２次歪のレベルが一４０ｄＢ以下になるように
抑えている。まだリミッタ回路として差動型のものを適
用した場合には、入力のオフセットが２次歪発生の原因
となるためこれを防止することが必要である。
抑えている。まだリミッタ回路として差動型のものを適
用した場合には、入力のオフセットが２次歪発生の原因
となるためこれを防止することが必要である。
再び第１図に戻ると、インダクタ（Ｌ）によって。
トランジスタ（Ｑ、）、 （Ｑ、）のベース直流レベル
が等しくなシ、よってそのエミッタの直流レベルも等し
く、とれが出力端子（２ｅ、ａ■を介して図示し寿いリ
ミッタ回路に供給されるため、リミッタ回路として差動
型のものを使用しても２次歪の発生を抑えることができ
る。
が等しくなシ、よってそのエミッタの直流レベルも等し
く、とれが出力端子（２ｅ、ａ■を介して図示し寿いリ
ミッタ回路に供給されるため、リミッタ回路として差動
型のものを使用しても２次歪の発生を抑えることができ
る。
すなわちインダクタ（Ｌ）の働きは、直流レベルをそろ
える点にある。したがってこれは利得制御増幅器（２１
）の出力の直流レベルにバラツキがなく同一レベルであ
るならば削除することも可能である。
える点にある。したがってこれは利得制御増幅器（２１
）の出力の直流レベルにバラツキがなく同一レベルであ
るならば削除することも可能である。
その場合には、抵抗（Ｒ１）と電流源（Ｉｊ）との間に
抵抗を接続する必要がある。電流源（Ｉ２）、 （Ｉｆ
ｉ）の値を等しく選定すれば、抵抗（鳥）と（馬）の抵
抗値を等しくし、新たに追加する抵抗の値を抵抗（Ｒ４
）のそれと等しく選定することは述べる丑でもない。
抵抗を接続する必要がある。電流源（Ｉ２）、 （Ｉｆ
ｉ）の値を等しく選定すれば、抵抗（鳥）と（馬）の抵
抗値を等しくし、新たに追加する抵抗の値を抵抗（Ｒ４
）のそれと等しく選定することは述べる丑でもない。
いずれにしても出力信号の振幅レベルはレベルシフト段
のシフト量で決定される△Ｖ（Ｖ）の２倍２Δ■（Ｖｐ
ｐ）に設定され、シフ）・量△Ｖ（Ｖ）は電流源（Ｉ２
）の電流値と抵抗（瓜）の抵抗値のみによって決定され
るため、そのバラツキはほとんどない。
のシフト量で決定される△Ｖ（Ｖ）の２倍２Δ■（Ｖｐ
ｐ）に設定され、シフ）・量△Ｖ（Ｖ）は電流源（Ｉ２
）の電流値と抵抗（瓜）の抵抗値のみによって決定され
るため、そのバラツキはほとんどない。
なお以上の説明では、この考案を磁気録画再生装置に適
用した例について説明したが、この考案は第１図の実施
例に限定されるものではない。
用した例について説明したが、この考案は第１図の実施
例に限定されるものではない。
以上述べたようにこの発明によれば、差動増幅型に構成
された利得制御増幅器の２出力信号のうち一方を一定レ
ベルシフトさせて１両信号をレベル比較し、その比較出
力に応じて利得制御増幅器の利得を制御するととによっ
て出力信号の振幅レベルを前記シフト量によって決定さ
れる値に設定できるノこめ、出力レベルの安定なＡＧＣ
回路を提供できるものである。
された利得制御増幅器の２出力信号のうち一方を一定レ
ベルシフトさせて１両信号をレベル比較し、その比較出
力に応じて利得制御増幅器の利得を制御するととによっ
て出力信号の振幅レベルを前記シフト量によって決定さ
れる値に設定できるノこめ、出力レベルの安定なＡＧＣ
回路を提供できるものである。
第１図はこの発明に係わる自動利得制御回路を示す回路
構成図、第２図は第１図の動作を説明するための特性図
、第３図は磁気録画再生装置の再生ＦＭ輝度信号処理回
路を示すブロック図、第４図は従来の自動利得制御回路
を示すブロック図、第５図は第４図の動作を説明するだ
めの特性図である。 Ｃ２１）・・・利得制御増幅器 （２り・・・レベルシフト手段 （２３）・・・レベル比較器 （２４）・・・積分フィルタ （２勺・・・制御信号増幅器 代理人 弁理士 則 近 勲 佑 （ほか１名）
構成図、第２図は第１図の動作を説明するための特性図
、第３図は磁気録画再生装置の再生ＦＭ輝度信号処理回
路を示すブロック図、第４図は従来の自動利得制御回路
を示すブロック図、第５図は第４図の動作を説明するだ
めの特性図である。 Ｃ２１）・・・利得制御増幅器 （２り・・・レベルシフト手段 （２３）・・・レベル比較器 （２４）・・・積分フィルタ （２勺・・・制御信号増幅器 代理人 弁理士 則 近 勲 佑 （ほか１名）
Claims (1)
- 【特許請求の範囲】 入力信号を増幅し、出力端に互いに逆位相の２出力信号
を出力する差動型の利得制御増幅器と、前記２出力信号
のうち一方の信号を他方の信号に対シて一定レベルシフ
トさせるレベルシフト手段ど、このレベルシフト手段の
出力信号と前記他方の出力信号とをレベル比較する１ノ
ベル比較器と。 このレベル比較器の出力を直流信号に変換し前記利得制
御増幅器に利得制御信号として供給する手段とを具備し
たことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22902084A JPS60185410A (ja) | 1984-11-01 | 1984-11-01 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22902084A JPS60185410A (ja) | 1984-11-01 | 1984-11-01 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185410A true JPS60185410A (ja) | 1985-09-20 |
| JPH0253962B2 JPH0253962B2 (ja) | 1990-11-20 |
Family
ID=16885490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22902084A Granted JPS60185410A (ja) | 1984-11-01 | 1984-11-01 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60185410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5900781A (en) * | 1996-03-29 | 1999-05-04 | Alps Electric Co., Ltd. | Multistage variable gain amplifier circuit |
-
1984
- 1984-11-01 JP JP22902084A patent/JPS60185410A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5900781A (en) * | 1996-03-29 | 1999-05-04 | Alps Electric Co., Ltd. | Multistage variable gain amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0253962B2 (ja) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0439299B1 (en) | A circuit for suppressing additive disturbances in data channels | |
| US4433305A (en) | Amplifier circuit | |
| US4492926A (en) | Amplitude modulation detector | |
| JPS6012826B2 (ja) | 受信回路 | |
| US4724405A (en) | Modulator | |
| JPS60185410A (ja) | 自動利得制御回路 | |
| JP2536484B2 (ja) | ゲインコントロ−ルアンプ | |
| US3684971A (en) | Difference amplifier | |
| US4820995A (en) | Temperature stabilized RF detector | |
| US4318050A (en) | AM Detecting circuit | |
| US5206606A (en) | Control circuit for signal level | |
| US6114909A (en) | Differential amplifier for correcting offsets at inputs using low capacitance capacitor | |
| JP2888837B2 (ja) | 利得可変増幅器 | |
| JP3278076B2 (ja) | クランプ回路 | |
| JPH11331280A (ja) | 直流リカバリ回路 | |
| JPH0112417Y2 (ja) | ||
| JPH023586B2 (ja) | ||
| JPH057886B2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS6238375Y2 (ja) | ||
| JPH0221783Y2 (ja) | ||
| JPS63222583A (ja) | テレビジョン信号処理装置 | |
| JPH0777333B2 (ja) | リミツタ回路 | |
| JPS648954B2 (ja) | ||
| JPS61187468A (ja) | クランプ回路 |