JPS60182562A - フロツピデイスクドライブ用制御回路のセンタ−タツプ出力選択制御回路 - Google Patents
フロツピデイスクドライブ用制御回路のセンタ−タツプ出力選択制御回路Info
- Publication number
- JPS60182562A JPS60182562A JP4070884A JP4070884A JPS60182562A JP S60182562 A JPS60182562 A JP S60182562A JP 4070884 A JP4070884 A JP 4070884A JP 4070884 A JP4070884 A JP 4070884A JP S60182562 A JPS60182562 A JP S60182562A
- Authority
- JP
- Japan
- Prior art keywords
- output
- center tap
- mode
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、フロンピディスクドライブ（ＦＤＤ）用制
御回路のセンタータップ出力選択制御回路に関し、特に
両面ディスクドライブにおいて、センタータップ電源の
サイド１，０のいずれか一方を選択して書込み／読み取
りを行なう際の電源投入時の誤動作防止に関するもので
ある。
御回路のセンタータップ出力選択制御回路に関し、特に
両面ディスクドライブにおいて、センタータップ電源の
サイド１，０のいずれか一方を選択して書込み／読み取
りを行なう際の電源投入時の誤動作防止に関するもので
ある。
従来、この種の装置として第１図に示すものがあった。
図において、３はセンタータップ選択入力端子であり、
該入力端子３には論理制御電圧“Ｈ（０，８Ｖ以上）”
、又は” Ｌ （１，４Ｖ以下）”が印加されるように
なっている。■はモード制御回路の出力が入力される制
御機能端子であり、該端子１にモード制御信号“Ｌ”が
印加された場合、上記センタータップ入力端子３の選択
制御入力にかかわりなく、後述するＲＳフリップフロッ
プ５０はその１つ前の状態が維持されるようになってい
る。特にフロッピディスクドライブにおいては、この制
御機能端子３は書込み用の消去制御端子として使用され
る。１９はセンタータップ選択制御電圧の出力端子、７
はシュミット回路、９，１４しＡインバータ（反転回路
）、１５．１６はＮＡＮＤ回路、５０は２つのＮＡＮＤ
回路１７．１８で構成されるＲＳフリップフロップ（以
下Ｒ３Ｆ・Ｆと記す）であり、上記センタータップ選択
入力り１；）子３に印加される信号によってその出力が
“■（゛又は“Ｌ″に選択される。また３５は電源電圧
（ＶＤＤ）を入力して、本装置に安定化電源を供給する
ための安定化電源回路部、２ｏはこの電源回路部３５に
電源電圧（５■）を入力する入力端子、２１は上記電源
回路部３５の出力端子である。
該入力端子３には論理制御電圧“Ｈ（０，８Ｖ以上）”
、又は” Ｌ （１，４Ｖ以下）”が印加されるように
なっている。■はモード制御回路の出力が入力される制
御機能端子であり、該端子１にモード制御信号“Ｌ”が
印加された場合、上記センタータップ入力端子３の選択
制御入力にかかわりなく、後述するＲＳフリップフロッ
プ５０はその１つ前の状態が維持されるようになってい
る。特にフロッピディスクドライブにおいては、この制
御機能端子３は書込み用の消去制御端子として使用され
る。１９はセンタータップ選択制御電圧の出力端子、７
はシュミット回路、９，１４しＡインバータ（反転回路
）、１５．１６はＮＡＮＤ回路、５０は２つのＮＡＮＤ
回路１７．１８で構成されるＲＳフリップフロップ（以
下Ｒ３Ｆ・Ｆと記す）であり、上記センタータップ選択
入力り１；）子３に印加される信号によってその出力が
“■（゛又は“Ｌ″に選択される。また３５は電源電圧
（ＶＤＤ）を入力して、本装置に安定化電源を供給する
ための安定化電源回路部、２ｏはこの電源回路部３５に
電源電圧（５■）を入力する入力端子、２１は上記電源
回路部３５の出力端子である。
次に、上記制御機能端子１の入力が“Ｈ”の状態（第１
モード）でセンタータップ選択入力端子３を“Ｈ”、“
Ｌ”に選んだ場合、及び上記制御機能端子１の入力が“
Ｌ”の状態（第２モード）でセンタータップ選択入力端
子３を′Ｈ”、“Ｌ”に選んだ場合の動作を説明する。
モード）でセンタータップ選択入力端子３を“Ｈ”、“
Ｌ”に選んだ場合、及び上記制御機能端子１の入力が“
Ｌ”の状態（第２モード）でセンタータップ選択入力端
子３を′Ｈ”、“Ｌ”に選んだ場合の動作を説明する。
まず、制御機能端子１を“Ｈ”にすると、ＮＡＮＤｌ５
，１６の片側入力は常に“Ｉ］”であ乞。
，１６の片側入力は常に“Ｉ］”であ乞。
この状態で、センタータップ選択入力端子３を°“Ｈ”
にすると、インハ′−夕９の出力は″Ｌ″、インバータ
１４の出力はＩ（”となり、ＮＡＮＤｌ５の他方の入力
へはＬ″、ＮＡＮＤ１６の他方の入力へは“Ｉ（”が入
力される。ここで、先のＮＡＮＤｌ５．１６のそれぞれ
の一方の入力は“１１”であるから、ＮＡＮＤｌ５の出
力は“Ｈ″、ＮＡＮＤｌ６（７）出力は“Ｌ″となり、
Ｒ３Ｆ−Ｆ２Ｏによって制御出力端子１９には“し”が
得られる。
にすると、インハ′−夕９の出力は″Ｌ″、インバータ
１４の出力はＩ（”となり、ＮＡＮＤｌ５の他方の入力
へはＬ″、ＮＡＮＤ１６の他方の入力へは“Ｉ（”が入
力される。ここで、先のＮＡＮＤｌ５．１６のそれぞれ
の一方の入力は“１１”であるから、ＮＡＮＤｌ５の出
力は“Ｈ″、ＮＡＮＤｌ６（７）出力は“Ｌ″となり、
Ｒ３Ｆ−Ｆ２Ｏによって制御出力端子１９には“し”が
得られる。
次に、上記制御機能端子１を“Ｈ”に保った状態でセン
タータップ選択入力端子３を”Ｌ”にすると、インパー
ク９の出力は”Ｈ”、インバータ１４の出力は“Ｌ”と
なり、ＮＡＮＤｌ５の他方の入力へは“）］”、ＮＡＮ
Ｄｌ１の他方の入力へは“１７″が入力される。ここで
、先のＮＡＮＤｌ５．１６のそれぞれの一方の入力は′
Ｈ”であるから、ＮＡＮＤ １５の出力はＩ−″、ＮＡ
ＮＤｌ６の出力は′”Ｈ”となり、Ｒ８Ｆ・Ｆ２Ｏによ
って選択制御出力端子１９には“Ｈ”が得られる。
タータップ選択入力端子３を”Ｌ”にすると、インパー
ク９の出力は”Ｈ”、インバータ１４の出力は“Ｌ”と
なり、ＮＡＮＤｌ５の他方の入力へは“）］”、ＮＡＮ
Ｄｌ１の他方の入力へは“１７″が入力される。ここで
、先のＮＡＮＤｌ５．１６のそれぞれの一方の入力は′
Ｈ”であるから、ＮＡＮＤ １５の出力はＩ−″、ＮＡ
ＮＤｌ６の出力は′”Ｈ”となり、Ｒ８Ｆ・Ｆ２Ｏによ
って選択制御出力端子１９には“Ｈ”が得られる。
つまり、センタータップ選択入力端子３へ入力される制
御電圧“Ｈ”、“Ｌ”によってセンタータップ選択制御
出力が”Ｉ−”、“■］”に変化する。
御電圧“Ｈ”、“Ｌ”によってセンタータップ選択制御
出力が”Ｉ−”、“■］”に変化する。
次に制御機能端子１を′Ｈ”から“Ｌ″にした場合、セ
ンタータップ選択入力端子３を“Ｈ”から“Ｉ−”にし
た場合を考える。まず、制御機能端子１が“Ｈ″で、端
子３が“Ｈ”のときは上述のように制御出力１９は“Ｌ
”となっており、このとき上記制御機能端子１を”Ｈ”
から“Ｌ”にセットすると、ＮＡＮＤｌ５，１６のそれ
ぞれの一方の入力はともにＩ−”となる。また、センタ
ル２２プ選択入力端子３が”Ｈ″のため、ＮＡＮＤｌ５
の他方の入力は” Ｌ ”、ＮＡＮＤｌ ６の他方の入
力は“Ｉ］”となる。従ってＮＡＮＤｌ５．１６の出力
はともに“１１″となり、このとき制御出力１９には、
Ｒ３Ｆ−Ｆ２Ｏの動作により先の入力を保持する出力が
得られる。即ち、出力端子１９には“Ｌ”が保持出力さ
れる。
ンタータップ選択入力端子３を“Ｈ”から“Ｉ−”にし
た場合を考える。まず、制御機能端子１が“Ｈ″で、端
子３が“Ｈ”のときは上述のように制御出力１９は“Ｌ
”となっており、このとき上記制御機能端子１を”Ｈ”
から“Ｌ”にセットすると、ＮＡＮＤｌ５，１６のそれ
ぞれの一方の入力はともにＩ−”となる。また、センタ
ル２２プ選択入力端子３が”Ｈ″のため、ＮＡＮＤｌ５
の他方の入力は” Ｌ ”、ＮＡＮＤｌ ６の他方の入
力は“Ｉ］”となる。従ってＮＡＮＤｌ５．１６の出力
はともに“１１″となり、このとき制御出力１９には、
Ｒ３Ｆ−Ｆ２Ｏの動作により先の入力を保持する出力が
得られる。即ち、出力端子１９には“Ｌ”が保持出力さ
れる。
次に、上記制御機能端子１を“Ｌ”に保ったままセンタ
ータップ選択入力端子３を“１１”から“Ｌ”に変化さ
せると、ＮＡＮＤｌ５．１６の他方の入力はそれぞれ“
Ｈ”、“Ｌ”となり、また該各ＮへＮＤ１５．１６の一
方はともに“Ｌ ”であるから、それぞれの出力（Ｒ３
Ｆ−Ｆ２Ｏの入力）は“Ｈ″、”Ｈ″となり、前記同様
に前の状態を保持することができる。
ータップ選択入力端子３を“１１”から“Ｌ”に変化さ
せると、ＮＡＮＤｌ５．１６の他方の入力はそれぞれ“
Ｈ”、“Ｌ”となり、また該各ＮへＮＤ１５．１６の一
方はともに“Ｌ ”であるから、それぞれの出力（Ｒ３
Ｆ−Ｆ２Ｏの入力）は“Ｈ″、”Ｈ″となり、前記同様
に前の状態を保持することができる。
このような従来のセンタータップ選択回路において、電
源投入後の安定動作時においては上記で説明したように
所望の機能を充分有しているが、保持状態（制御機能端
子１が“Ｌ”）のとき電源投入すると、Ｒ３Ｆ−Ｆ２Ｏ
の方がセンタータップ選択入力制御電圧に関係なくセン
タータップ出力制御電圧を決定して誤動作出力を発生し
てしまい、所望のＦＤＤセンタータップ選択機能が満足
に得られないという欠点があった。
源投入後の安定動作時においては上記で説明したように
所望の機能を充分有しているが、保持状態（制御機能端
子１が“Ｌ”）のとき電源投入すると、Ｒ３Ｆ−Ｆ２Ｏ
の方がセンタータップ選択入力制御電圧に関係なくセン
タータップ出力制御電圧を決定して誤動作出力を発生し
てしまい、所望のＦＤＤセンタータップ選択機能が満足
に得られないという欠点があった。
本発明は、」二記のような従来のものの欠点を除去する
ためになされたもので、電源電圧を検出し、その検出結
ルとモード制御信号とによってセンタータップ選択出力
を制御することにより、Ｒ３Ｆ−Ｆの保持状態の入力モ
ードで電源を投入しても、上記センタルタフプ選択出力
をその選択入力信号に依存させることができ、Ｒ３Ｆ−
Ｆの誤動作を防止して、センタータップ選択誤動作を無
くずことができるフロッピディスクドライブ用制御回路
のセンタータップ出力選択制御回路を提供することを目
的としている。
ためになされたもので、電源電圧を検出し、その検出結
ルとモード制御信号とによってセンタータップ選択出力
を制御することにより、Ｒ３Ｆ−Ｆの保持状態の入力モ
ードで電源を投入しても、上記センタルタフプ選択出力
をその選択入力信号に依存させることができ、Ｒ３Ｆ−
Ｆの誤動作を防止して、センタータップ選択誤動作を無
くずことができるフロッピディスクドライブ用制御回路
のセンタータップ出力選択制御回路を提供することを目
的としている。
以下、本発明の実施例を図について説明する。
第２図は本発明の一実施例を示し、第３図は第２図の回
路における電源電圧検出回路の一構成例を示している。
路における電源電圧検出回路の一構成例を示している。
第２図、第３図において、１．２はモード制御回路の出
力が入力されるｌｉ＋７御機能端子であり、端子１には
、例えばフロッピディスクに既に書込まれているデータ
を消去するか否かを制御するためのモード制御信号が、
また端子２には、例えば読取り、又は書込みの別を示す
モード制御信号が印加されるものである。即ち、再生モ
ード（第１モード）時には該端子１．２に“Ｈ”が印加
され、記録モードには該端子１．２に“Ｌ”が印加され
るようになっている。３はセンタータップ選択入力信号
が印加されるセンタータップ選択入力端子、７はこの選
択入力端子３に接続されたシュミット回路、５．６．９
はインバータ回路である。８は抵抗２４〜３０及びトラ
ンジスタ３１〜３４からなる電源電圧検出回路であり、
これは電源投入時（７）Ｒ３Ｆ−Ｆ２Ｏの誤動作を防止
するために設けられたもので、電源電圧Ｖｃｃが、抵抗
２４，２５の抵抗値Ｒ２４，Ｒ２５で設定される電源検
出電圧Ｖｒｅｆ Ｖｒｅｆ −Ｖｃ （１＋Ｒ２４／Ｒ２５）（Ｖ）但し
、Ｖ ｃ ＝１．４ になるまでその出力２２を“Ｌ”にセントし、電源電圧
Ｖｃｃがこの設定電圧Ｖｒｅｆ以上の値になったとき、
その出力２２を”Ｈ″とするものである。
力が入力されるｌｉ＋７御機能端子であり、端子１には
、例えばフロッピディスクに既に書込まれているデータ
を消去するか否かを制御するためのモード制御信号が、
また端子２には、例えば読取り、又は書込みの別を示す
モード制御信号が印加されるものである。即ち、再生モ
ード（第１モード）時には該端子１．２に“Ｈ”が印加
され、記録モードには該端子１．２に“Ｌ”が印加され
るようになっている。３はセンタータップ選択入力信号
が印加されるセンタータップ選択入力端子、７はこの選
択入力端子３に接続されたシュミット回路、５．６．９
はインバータ回路である。８は抵抗２４〜３０及びトラ
ンジスタ３１〜３４からなる電源電圧検出回路であり、
これは電源投入時（７）Ｒ３Ｆ−Ｆ２Ｏの誤動作を防止
するために設けられたもので、電源電圧Ｖｃｃが、抵抗
２４，２５の抵抗値Ｒ２４，Ｒ２５で設定される電源検
出電圧Ｖｒｅｆ Ｖｒｅｆ −Ｖｃ （１＋Ｒ２４／Ｒ２５）（Ｖ）但し
、Ｖ ｃ ＝１．４ になるまでその出力２２を“Ｌ”にセントし、電源電圧
Ｖｃｃがこの設定電圧Ｖｒｅｆ以上の値になったとき、
その出力２２を”Ｈ″とするものである。
またこの電源電圧検出回路８において、２０゜２１はそ
れぞれ電源電圧入力端子、安定化電圧入力醋１子、２２
は該回路８の出力端子、２３はアース端子である。
れぞれ電源電圧入力端子、安定化電圧入力醋１子、２２
は該回路８の出力端子、２３はアース端子である。
１０、Ｉｆ、１２はＮＡＮＤ回路であり、ＮＡＮＤＩｏ
、１１のそれぞれの一方の入力にはインバータ５，６の
出力が接続され、また他方の入力には」二記電源電圧検
出回路８の出力が接続されている。そして該ＮＡＮＤＩ
０，１１の出力がＮＡＮＤ１２の入力に接続され、該Ｎ
ＡＮＤ １２の出力はインバータ１３に接続されている
。そして、上記電源電圧検出回路８．ＮＡＮＤＩｏ、１
１゜１２、及びインバータＩ３により電源電圧検出・制
御信号出力ａｎＧｏが構成されており、その出力３６に
は電源電圧検出結果及びモード制御信号に応じた制御信
号が出力されるようになっている。
、１１のそれぞれの一方の入力にはインバータ５，６の
出力が接続され、また他方の入力には」二記電源電圧検
出回路８の出力が接続されている。そして該ＮＡＮＤＩ
０，１１の出力がＮＡＮＤ１２の入力に接続され、該Ｎ
ＡＮＤ １２の出力はインバータ１３に接続されている
。そして、上記電源電圧検出回路８．ＮＡＮＤＩｏ、１
１゜１２、及びインバータＩ３により電源電圧検出・制
御信号出力ａｎＧｏが構成されており、その出力３６に
は電源電圧検出結果及びモード制御信号に応じた制御信
号が出力されるようになっている。
１４はインバータ、１５，１６ばＮＡＮＤ回路であり、
該ＮＡＮ＋）１５．１６のそれぞれの一方の入力には上
記電源電圧検出・制御信号出力部６０の出力が接続され
、他方の入力にはそれぞれセンタータップ選択入力信号
の反転、非反転信号が入力されるようになっている。５
０はＮＡＮＤ回路１７．１８で構成されたＲ３ Ｆ−Ｆ
回路である。そして上記インハーク１４．ＮＡ、ＮＤ］
、５゜１Ｇ及びＲ３Ｆ−Ｆ２Ｏによりセンタータップ選
択制御電圧出力手段７０が構成されており、該出力手段
７０は、電源電圧が設定電圧以上のときは、従来同様に
、モード制御信号に応してセンタータップ選択入力信号
をそのまま、あるいは１つ前のセンタータップ選択入力
信号を保持出力するとともに、電源電圧が設定電圧に達
しないときは、保持状態（第２モード指定時）であって
もセンタータップ選択入力信号をそのまま出力するよう
になっている。なお、Ｉ９はこの出力手段７ｏの出力端
子である。
該ＮＡＮ＋）１５．１６のそれぞれの一方の入力には上
記電源電圧検出・制御信号出力部６０の出力が接続され
、他方の入力にはそれぞれセンタータップ選択入力信号
の反転、非反転信号が入力されるようになっている。５
０はＮＡＮＤ回路１７．１８で構成されたＲ３ Ｆ−Ｆ
回路である。そして上記インハーク１４．ＮＡ、ＮＤ］
、５゜１Ｇ及びＲ３Ｆ−Ｆ２Ｏによりセンタータップ選
択制御電圧出力手段７０が構成されており、該出力手段
７０は、電源電圧が設定電圧以上のときは、従来同様に
、モード制御信号に応してセンタータップ選択入力信号
をそのまま、あるいは１つ前のセンタータップ選択入力
信号を保持出力するとともに、電源電圧が設定電圧に達
しないときは、保持状態（第２モード指定時）であって
もセンタータップ選択入力信号をそのまま出力するよう
になっている。なお、Ｉ９はこの出力手段７ｏの出力端
子である。
次に動作について説明する。
電源電圧が設定電圧Ｖ ｒｅｆ以上のときの動作は従来
装置と全く同様であるが、本実施例においては、電源電
圧検出回路８を含む電源電圧検出・制御信号出力部６０
を設け、上記電源電圧検出回路８の抵抗２４．２５と電
源立上り特性とによって設定される電源検出電圧Ｖｒｅ
ｆを検出することによって、ＮＡＮＤ回路１５．１６の
一方の入力を制御し、電源投入時の誤動作を防止するよ
うにしている。
装置と全く同様であるが、本実施例においては、電源電
圧検出回路８を含む電源電圧検出・制御信号出力部６０
を設け、上記電源電圧検出回路８の抵抗２４．２５と電
源立上り特性とによって設定される電源検出電圧Ｖｒｅ
ｆを検出することによって、ＮＡＮＤ回路１５．１６の
一方の入力を制御し、電源投入時の誤動作を防止するよ
うにしている。
ここで、電源電圧検出・制御信号出力部６０における各
部の出力状態を第４図に示している。
部の出力状態を第４図に示している。
まず電源電圧検出回路８で電源電圧Ｖｃｃが電源検出電
圧Ｖ ｒｅｆに達しているか否かが検出され、該電源電
圧Ｖｃｃが電源検出電圧Ｖｒｅｆより低い場合はその出
力２２に“Ｌ”が出力され、電源電圧Ｖｃｃが電源検出
電圧Ｖｒｅｆ以上のときは”Ｈ”が出力される。
圧Ｖ ｒｅｆに達しているか否かが検出され、該電源電
圧Ｖｃｃが電源検出電圧Ｖｒｅｆより低い場合はその出
力２２に“Ｌ”が出力され、電源電圧Ｖｃｃが電源検出
電圧Ｖｒｅｆ以上のときは”Ｈ”が出力される。
そしてこの検出結果及びモード制御信号の状態によって
制御信号が出力される。即ち、制御機能端子１，２の両
方に“Ｈ”が入力される再生モード（第１モード）では
、電源電圧の値にかかわらず、制御信号として“Ｈ”が
出力される。また、上記制御機能端子１，２の両方に“
Ｌ”が入力される記録モード（第２モード）では、電源
電圧が設定値に達していないとき“Ｈ″、設定値基」二
のとき”Ｌ”がそれぞれ制御信号として出力される。
制御信号が出力される。即ち、制御機能端子１，２の両
方に“Ｈ”が入力される再生モード（第１モード）では
、電源電圧の値にかかわらず、制御信号として“Ｈ”が
出力される。また、上記制御機能端子１，２の両方に“
Ｌ”が入力される記録モード（第２モード）では、電源
電圧が設定値に達していないとき“Ｈ″、設定値基」二
のとき”Ｌ”がそれぞれ制御信号として出力される。
次に、上述のような制御信号及びセンタータ。
ブ選択入力信号を受けた場合のセンタータップ制御電圧
出力手段７０における各部の出力状態を第５図に示して
いる。
出力手段７０における各部の出力状態を第５図に示して
いる。
この第５図で示すように、第１モードにおいては電源投
入時、安定時にかかわらず制御信号が“Ｈ”となりセン
タータップ選択入力信号に依存するセンタータップ選択
出力信号が得られる。また、第２モードにおいては、電
源投入時は制御信号が“■］”となり、センタータップ
選択入力に依存したセンタータップ選択出力信号が得ら
れ、電源電圧が検出電圧Ｖ ｒａｆ以上になると制御信
号が“Ｌ”となって、センタータップ選択入力を変化さ
せても前の状態を保持するようなセンタータップ選択出
力信号が得られる。
入時、安定時にかかわらず制御信号が“Ｈ”となりセン
タータップ選択入力信号に依存するセンタータップ選択
出力信号が得られる。また、第２モードにおいては、電
源投入時は制御信号が“■］”となり、センタータップ
選択入力に依存したセンタータップ選択出力信号が得ら
れ、電源電圧が検出電圧Ｖ ｒａｆ以上になると制御信
号が“Ｌ”となって、センタータップ選択入力を変化さ
せても前の状態を保持するようなセンタータップ選択出
力信号が得られる。
このような本実施例では、電源電圧検出回路８を設け、
その検出結果及びモード制御信号によってセンタータッ
プ選択出力信号を制御するようにしたので、従来、モー
ドが第２モード（選択保持）で電源を投入した時に生じ
ていたＲ３ Ｆ−Ｆ２Ｏの誤動作を防止することができ
、所望のセンタータップ選択出力が得られる。
その検出結果及びモード制御信号によってセンタータッ
プ選択出力信号を制御するようにしたので、従来、モー
ドが第２モード（選択保持）で電源を投入した時に生じ
ていたＲ３ Ｆ−Ｆ２Ｏの誤動作を防止することができ
、所望のセンタータップ選択出力が得られる。
なお、上記実施例では制御機能端子１，２の両端子に“
′Ｌ”が印加された場合を第２モード（選択保持）とし
て説明したが、上記両端子のいずれか一方に“Ｌ”が印
加されている場合にも、これを第２モードとして上記実
施例と同様に説明することができ、その効果も上記実施
例と同様のものが得られる。
′Ｌ”が印加された場合を第２モード（選択保持）とし
て説明したが、上記両端子のいずれか一方に“Ｌ”が印
加されている場合にも、これを第２モードとして上記実
施例と同様に説明することができ、その効果も上記実施
例と同様のものが得られる。
以上のように、本発明によれば、電源電圧を検出すると
ともに、その検出結果及びモード制御信号によって制御
信号を作成し、該制御信号によってセンタータップ選択
出力を制御するようにしたので、電源投入時におけるセ
ンタータップ選択誤動作を防止できる効果がある。
ともに、その検出結果及びモード制御信号によって制御
信号を作成し、該制御信号によってセンタータップ選択
出力を制御するようにしたので、電源投入時におけるセ
ンタータップ選択誤動作を防止できる効果がある。
第１図は従来のフロッピディスクドライブ用制御回路の
センタータップ出力選択制御回路の回路図、第２図は本
発明の一実施例の回路図、第３図は第２図の電源電圧検
出回路の−・実施例を示す図、第４図は第２図の電源電
圧検出・制御信号出力部の動作説明図、第５図は第２図
のセンタータップ制御電圧出力手段の動作説明図である
。 １．２・・・制御機能端子（モード制御信号入力端子）
、３・・・センタータップ選択入力信号の入力端子、８
・・・電源電圧検出回路、６０・・・電源電圧検出・制
御信号出力部、７０・・・センタータップ制御電圧出力
手段。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第３図 が 似 ４τ ト 、＼ 幌 ν 優 ビ ♀ 環 ・１ 手続補正書（自発） ９８７ 昭和 年 月 日 波 特許庁長官殿 １、事件の表示 特願昭５９−４０７０８号２・発明の
名称 フロッピディスクドライブ用のセンタータップ出
力選択制御回路 ３、補正をする者 事件との関係 特許出願人 代表者片山仁八部 ５、補正により増加する発明の数 １ ６、補正の対象 明細書及び願書の発明の名称の欄、明細書全文。 及び図面（第１図、第２図、及び第６図）７、補正の内
容 （１１明細書及び願書の発明の名称を［フロンピディス
クドライブ用のセンタータップ出力選択制御回路」に訂
正する。 （２）明細書全文を別紙の通り訂正する。 （３） 第１図を別紙の通り訂正する。 （４）第２図を別紙の通り訂正する。 （５）第６図を別紙の通り追加する。 以 上 明 細 書 １、発明の名称 フロンピディスクドライブ用のセンタータップ出力選択
制御回路 ２、特許請求の範囲 センタータップ出力選択制御回路。 （２） １ ２のセン − ・・プ °、のい れλ−
゛ るためのセン − ・プ゛ −するためのフロ・ビ
ー゛イスクドーイブ の−タップ出力選択制御回路。 ３、発明の詳細な説明 〔発明の技術分野〕 この発明は、フロンピディスクドライブ（ＦＤＤ）用の
センタータップ出力選択制御回路に関するものである。 〔従来技術〕 一般に、フロンピディスクには、その両面にデータを記
録できるようにしたものがあり、このようないわゆる両
面ディスクをドライブする際には、センタークソブ電源
のサイド１． Ｏのいずれか一方をセンタータップ選択
入力信号に応じて選択し、これにより上記両面ディスク
のいずれか一方の面にデータの書込み／読み取り、消去
等の動作を行なわせている。 しかるに、一方のディスク面に書込み又は消去の動作を
行なっている場合に、何らかの原因でセンタータップ出
力選択の状態を変えるような選択入力信号が印加される
と、反対面のディスクのデータの消去、あるいは反対面
へのデータの書込みが行なわれてしまうという欠点があ
った。 〔発明の概要〕 この発明は、以上のような従来のものの欠点を除去する
ためになされたもので、書込み、消去モードの動作を行
なわせるためのモード信号が印加された場合には、その
時点でのセンタータップ選択出力を保持するようにする
ことにより、さらにその際、電源重圧を検出してその検
出結果？、こよって上記センタータップ選択出力を制御
することにより、書込み、消去動作中の誤動作からフロ
ンピディスク中のデータを保護することができ、また電
源投入時のセンタータップ選択誤動作を無くずことがで
きるフロッピディスクドライブ用のセンタータップ出力
選択制御回路を提供することを目的としている。 〔発明の実施例〕 以下、本発明の実施例を図について説明する。 第１図は本願の第１の発明の第１の実施例を示したもの
で、図において、３はセンタータップ選択入力端子であ
り、該入力端子３には論理制御電圧″Ｈ（０，８Ｖ以上
）”、又は“Ｌ （１，４Ｖ以下）”が印加されるよう
になっている。４０は書込み・消去モード信号のとき制
御信号出力部（図示せず）から制御信号“Ｌ”が入力さ
れ、それ以外のモードのとき制御信号“Ｈ”が入力され
る制御機能端子部、１９ばセンタータップ選択制御電圧
の出力端子、７はシュミット回路、９，１４はインバー
タ（反転回路）、１５．１６はＮＡＮＤ回路であり、そ
れぞれ一方の入力には上記制御信号が接続され、他方の
入力にはそれぞれセンタータップ選択入力信号の反転、
非反転信号が入力されるようになっている。５０は２つ
のＮＡＮＤ回路１７゜１８で構成されるＲＳフリップフ
ロップ（以下Ｒ３Ｆ−Ｆと記す）である。そして上記イ
ンバータ１４．ＮＡＮＤｌ５，１６及びＲ５Ｆ−Ｆ２Ｏ
により選択信号出力部７０が構成されており、該選択信
号出力部７０は、上記制御信号が“Ｈ”、即ち読出しモ
ードのときは上記センタータップ選択入力端子３に印加
される信号によってその出力が“Ｈ”又は“Ｌ”に選択
され、上記制御信号が“Ｌ”、即ち書込み・消去モード
のときは該モードに移行した時点の選択信号を保持出力
するようになっている。また３５は電源電圧（Ｖｃｃ）
を入力して、本装置に安定化電源を供給するための安定
化電源回路部、２０はこの電源回路部３５に電源電圧（
５Ｖ）を入力する入力端子、２１は上記電源回路部３５
の出力端子である。 次に、上記制御機能端子４０への制御信号が“Ｈ” （
続出しモードの状態）でセンタータップ選択入力端子３
を“Ｈ″、“Ｌ”に選んだ場合、及び上記制御信号が“
Ｌ” （書込み・消去モードの状態）でセンタータップ
選択入力端子３を“Ｈ”。 “Ｌ”に選んだ場合の動作を説明する。 まず、制御機能端子４０に制御信号“Ｈ”が印加される
と、ＮＡＮＤｌ５，１６の片側入力は常に“Ｈ”である
。この状態で、センタータップ選択入力端子３を“Ｈ”
にすると、インパーク９の出力は”Ｌ″、インバータ１
４の出力は“Ｈ″となり、ＮＡＮＤｌ ５の他方の入力
へは“Ｌ″、ＮＡＮＤｌ６の他方の入力へは“Ｈ”が入
力される。 ここで、先のＮＡＮＤｌ５．１６のそれぞれの一方の入
力は“Ｈ”であるから、ＮＡＮＤｌ ５の出力はＨ”、
ＮＡＮＤｌ６の出力は“Ｌ”となり、Ｒ３Ｆ−Ｆ２Ｏに
よって制御出力端子１９には選択信号として“Ｌ”が得
られる。 次に、上記制御信号を“Ｈ”に保った状態でセンタータ
ップ選択入力端子３を“Ｌ”にすると、インバータ９の
出力は” Ｈ” 、インバータ１４の出力は“Ｌ”とな
り、ＮＡＮＤｌ５の他方の入力へは”Ｈ″、ＮＡＮＤｌ
６の他方の入力へは“Ｌ”が入力される。ここで、先の
ＮＡＮＤｌ５，１６のそれぞれの一方の入力は“Ｈ”で
あるから、ＮＡＮＤｌ５の出力はＬ″、ＮＡＮＤｌ６の
出力は”Ｈ″となり、Ｒ３Ｆ−Ｆ２Ｏによって選択制御
出力端子１９には選択信号として“■（”が得られる。 つまり、センタータップ選択入力端子３へ入力される制
御電圧″Ｈ”、′Ｌ”によってセンタータップ選択制御
出力が“Ｌ”、“Ｈ”に変化する。 次に制御機能端子４０への制御信号を“■（”から“Ｌ
″ （書込み・消去モード）にしり場合、センタータッ
プ選択入力端子３を“Ｈ″から“Ｌ”にした場合を考え
る。まず、制御信号が“Ｈ”で、端子３が“Ｈ”のとき
は上述のように制御出力１９は“Ｌ”となっており、こ
のとき上記制御信号が“Ｈ”から”Ｌ″になると、ＮＡ
ＮＤｌ５．１６のそれぞれの一方の入力はともに“Ｌ”
となる。 また、センタータップ選択入力端子３が“Ｈ”のため、
ＮＡＮＤ ｌ ５の他方の入力は“Ｌ”、 ＮＡＮＤｌ
６の他方の入力はＨ”となる。従ってＮＡＮＤｌ５，１
６の出力はともに”Ｈ″となり、このとき制御出力１９
には、Ｒ３Ｆ−Ｆ２Ｏの動作により先の入力を保持する
出力が得られる。 即ち、出力端子１９には選択信号として“Ｌ”が保持出
力される。 次に、」−記制御信号を“Ｌ”に保ったままセンタータ
ップ選択入力端子３を“Ｈ”から“Ｌ”に変化させると
、ＮＡＮＤｌ５．１６の他方の入力はそれぞれ“Ｈ”、
′Ｌ”となり、また該各ＮＡＮＤ１５，１６の一方はと
もに”Ｌ″であるから、それぞれの出力（Ｒ３Ｆ−Ｆ２
Ｏの入力）は“１１”、“■］”となり、前記同様に前
の状態を保持することができる。 このような本実施例回路によれば、書込み・消去動作中
においては、センタータップ選択出力を保持するように
したので、一方のディスク面に対して書込み・消去動作
中に誤動作、又は誤操作等によりセンタータップ出力を
切換えるような選択入力信号が印加された場合にも、反
対面のディスクのデータが消去されたり、また反対面へ
のデータの書込みが行なわれることはなく、フロンビデ
ィスクのデータ保護が可能となる。 第６図は本願の第１の発明の第２の実施例を示し、図に
おいて、１．２はモード制御回路の出力が入力される制
御機能端子であり、端子１には、フロンピディスクに既
に書込まれているデータを消去するか否かを制御するた
めのモード信号が、また端子２には、読取り、又は書込
みの別を示すモード信号が印加されるものである。即ぢ
、再生モード時には該端子１，２に“Ｈ”が印加され、
記録モード（書込み・消去）時には該端子１，２にＬ″
が印加されるようになっている。また、５．６はそれぞ
れ上記端子１，２に接続されたインバ−タ回路である。 また、６０は上記実施例と同様に書込みモード信号又は
消去モード信号が入力されている期間、制御信号“Ｌ”
を、それ以外のモード信号が人力 □されている期間、
制御信号“Ｈ”を出力する制御信号出力部であり、該出
力部６０において、１３はインバータ回路、１０，１１
．１２はＮＡＮＤ回路であり、ＮＡＮＤｌ ０．．１１
のそれぞれの一方の入力にはインバータ５，６の出力が
接続され、また他方の入力には當時″Ｈ”が入力されて
いる。 そして該ＮＡＮＤＩ０，１１の出力がＮＡＮＤｌ２の入
力に接続され、該ＮＡＮＤ１２の出力ばインバータ１３
に接続されている。 本実施例の動作は上記実施例と同様であり、制御機能端
子１，２のいずれか一方、あるいは双方にモード信号“
Ｌ”が印加された場合、制御信号出力部６０から制御信
号“Ｌ”が出力され、センタータップの出力は先に選ん
だ状態が保持され、上記端子１．２の双方に“■１”が
入力された場合にのみセンタータップ選択入力に依存す
る選択出力が得られる。 従ってこのような実施例回路によっても、上記実施例と
同様にフロンビディスク中のデータ保護が可能となる。 ところで、このような第１図、第６図の実施例 −回路
では、電源投入後の安定動作時においては上記で説明し
たように所望の機能を充分有しているが、保持状態（書
込み又は消去モード）のとき電源投入すると、Ｒ３Ｆ−
Ｆ２Ｏの方がセンタータップ選択入力に関係な（センタ
ータップ出力を決定して誤動作出力を発生してしまい、
所望のＦＤＤセンタータップ選択機能が満足に得られな
い恐れがある。 このような問題点を解消するための本願の第２の発明の
一実施例を第２図に示す。第２図において、第６図と同
一符号は同−又は相当部分を示す。 本実施例における制御信号出力部６０には、その出力が
ＮＡＮＤＩｏ、１１の一方の入力に接続された電源電圧
検出回路８が設けられており、これは電源投入時のＲ３
Ｆ−Ｆ２Ｏの誤動作を防止するためのものである。この
電源電圧検出回路８は第３図に示すように、抵抗２４〜
３０及び１−ランジスタ３１〜３４から構成されており
、電源電圧Ｖｃｃが、抵抗２４．２５の抵抗値Ｒ２４，
Ｒ２５で設定される電源検出電圧Ｖ ｒｅｆＶｒｅｆ
＝Ｖｃ （１＋Ｒ２４／’Ｒ２５） （Ｖ）但し、Ｖ
ｃ ＝１．４ になるまでその出力２２を“Ｌ”にセットし、電源電圧
Ｖｃｃがこの設定電圧Ｖｒｅｆ以上の値になったとき、
その出力２２を”Ｈ”とするものである。 このように、本実施例の制御信号出力部６０の出力３Ｇ
には電源重症検出結果及びモード信号に応じた制御信号
が出力されるようになっている。 またこの電源電圧検出回路８において、２０゜２１はそ
れぞれ電源電圧入力端子、安定化電圧入力端子、２２は
該回路８の出力端子、２３はアース端子である。 また７０は上記実施例と同様の構成になる選択信号出力
部であり、該出力部７０は、電源電圧が設定電圧以上の
ときは、上記実施例と同様に、モード信号に応じてセン
タータップ選択入力信号をそのまま、あるいは１つ前の
センタータップ選択入力信号を保持出力するとともに、
電源電圧が設定電圧に達しないときは、保持状態（書込
み又は消去モード）であってもセンタータップ選択入力
信号をそのまま出力するようになっている。 次にこの第２図で示す回路の動作について説明する。 電源電圧が設定電圧Ｖ ｒｅｆ以上のときの動作は第１
図、第６図の装置と同様であるが、本実施例においては
、制御信号出力部６０に電源電圧検出回路８を設け、該
電源電圧検出回路８の抵抗２４゜２５と電源立上り特性
とによって設定される電源検出電圧Ｖ ｒｅｆを検出す
ることによって、ＮＡＮｐ回路Ｊ５，１６の一方の入力
を制御し、電源投入時の誤動作を防止するようにしてい
る。 ここで、制御信号出力部６０における各部の出力状態を
第４図に示している。 まず電源電圧検出回路８で電源電圧Ｖｃｃが電源検出電
圧Ｖ ｒｅｆに達しているか否かが検出され、該電源電
圧Ｖｃｃが電源検出電圧Ｖｒｅｆより低い場合はその出
力２２に”Ｌ”が出力され、電源電圧Ｖｃｃが電源検出
電圧Ｖ ｒｅｆ以上のときは“Ｈ”が出力される。 そしてこの検出結果及びモード信号の状態によって制御
信号が出力される。即ち、制御機能端子１．２の両方に
モード信号“Ｈ′が入力される再生モードでは、電源電
圧の値にかかわらず、制御信号として“Ｈ”が出力され
る。また、上記制御機能端子１．２の両方にモード信号
“Ｌ”が入力される記録モードでは、電源電圧が設定値
に達していないとき“Ｈ”、設定値以上のとき“Ｌ”が
それぞれ制御信号として出力される。 次に、上述のような制御信号及びセンタータップ選択入
力信号を受けた場合の選択信号出力部７０における各部
の出力状態を第５図に示している。 この第５図で示すように、読出しモードにおいては電源
投入時、安定時にかかわらず制御信号が“ｌ］”となり
センタータップ選択入力信号に依存するセンタータップ
選択出力信号が得られる。また、記録モードにおいては
、電源投入時は制御信号３６が“Ｈ”となり、センター
タップ選択入力に依存したセンタータップ選択出力信号
が得られ、電源電圧が検出電圧Ｖｒｅｆ以上になると制
御信号３６が“Ｌ”となって、センタータップ選択入力
を変化させても前の状態を保持するようなセンタータッ
プ選択出力信号が得られる。 このような本実施例では、制御信号出力部６０に電源電
圧検出回路８を設け、その検出結果及びモード信号に、
よってセンタータップ選択出力信号を制御するようにし
たので、モードが記録モード（選択保持）で電源を投入
した時に生じるＲ３Ｆ−Ｆ２Ｏの誤動作を防止すること
ができ、所望のセンタータップ選択出力が得られる。 なお、上記実施例では制御機能端子１，２の両端子にＬ
”が印加された場合を記録モード（選択保持）として説
明したが、上記両端子のいずれか一方に“Ｌ”が印加さ
れている場合にも上記実施例と同様に説明することがで
き、その効果も上記実施例と同様のものが得られる。 〔発明の効果〕 以上のように、本発明によれば、書込み、消去の動作を
行なわせるためのモード信号が印加された場合には、該
モードに移行した時点でのセンタータップ選択出力を保
持するようにしたので、書込み、消去動作中の誤動作、
誤操作があってもフロンピディスク中のデータを保護す
ることができる’Ｉｓ果がある。また、電源電圧を検出
し、その検出結果及びモード信号によってセンタータッ
プ選択出力を制御するようにしたので、電源投入時にお
けるセンタータップ選択誤動作を防止できる効果がある
。 ４、図面の簡単な説明 第１図は本願の第１の発明の一実施例によるフロンピデ
ィスクドライブ用のセンタータップ出力選択制御回路の
回路図、第２図は本願の第２の発明の一実施例を示す回
路図、第３図は第２図の電源電圧検出回路の一実施例を
示す回路図、第４図は第２図の制御信号出力部の動作説
明図、第５図は第２図の選択信号出力部の動作説明図、
第６図は本願の第１の発明の他の実施例の回路図である
。 １．２・・・制御機能端子（モード信号入力端子）、３
・・・センタータップ選択入力信し−の入力端子、８・
・・電源電圧検出回路、６０・・・制御信号出力部、７
０・・・選択信号出力部。 なお図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第６図 第２図
センタータップ出力選択制御回路の回路図、第２図は本
発明の一実施例の回路図、第３図は第２図の電源電圧検
出回路の−・実施例を示す図、第４図は第２図の電源電
圧検出・制御信号出力部の動作説明図、第５図は第２図
のセンタータップ制御電圧出力手段の動作説明図である
。 １．２・・・制御機能端子（モード制御信号入力端子）
、３・・・センタータップ選択入力信号の入力端子、８
・・・電源電圧検出回路、６０・・・電源電圧検出・制
御信号出力部、７０・・・センタータップ制御電圧出力
手段。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第３図 が 似 ４τ ト 、＼ 幌 ν 優 ビ ♀ 環 ・１ 手続補正書（自発） ９８７ 昭和 年 月 日 波 特許庁長官殿 １、事件の表示 特願昭５９−４０７０８号２・発明の
名称 フロッピディスクドライブ用のセンタータップ出
力選択制御回路 ３、補正をする者 事件との関係 特許出願人 代表者片山仁八部 ５、補正により増加する発明の数 １ ６、補正の対象 明細書及び願書の発明の名称の欄、明細書全文。 及び図面（第１図、第２図、及び第６図）７、補正の内
容 （１１明細書及び願書の発明の名称を［フロンピディス
クドライブ用のセンタータップ出力選択制御回路」に訂
正する。 （２）明細書全文を別紙の通り訂正する。 （３） 第１図を別紙の通り訂正する。 （４）第２図を別紙の通り訂正する。 （５）第６図を別紙の通り追加する。 以 上 明 細 書 １、発明の名称 フロンピディスクドライブ用のセンタータップ出力選択
制御回路 ２、特許請求の範囲 センタータップ出力選択制御回路。 （２） １ ２のセン − ・・プ °、のい れλ−
゛ るためのセン − ・プ゛ −するためのフロ・ビ
ー゛イスクドーイブ の−タップ出力選択制御回路。 ３、発明の詳細な説明 〔発明の技術分野〕 この発明は、フロンピディスクドライブ（ＦＤＤ）用の
センタータップ出力選択制御回路に関するものである。 〔従来技術〕 一般に、フロンピディスクには、その両面にデータを記
録できるようにしたものがあり、このようないわゆる両
面ディスクをドライブする際には、センタークソブ電源
のサイド１． Ｏのいずれか一方をセンタータップ選択
入力信号に応じて選択し、これにより上記両面ディスク
のいずれか一方の面にデータの書込み／読み取り、消去
等の動作を行なわせている。 しかるに、一方のディスク面に書込み又は消去の動作を
行なっている場合に、何らかの原因でセンタータップ出
力選択の状態を変えるような選択入力信号が印加される
と、反対面のディスクのデータの消去、あるいは反対面
へのデータの書込みが行なわれてしまうという欠点があ
った。 〔発明の概要〕 この発明は、以上のような従来のものの欠点を除去する
ためになされたもので、書込み、消去モードの動作を行
なわせるためのモード信号が印加された場合には、その
時点でのセンタータップ選択出力を保持するようにする
ことにより、さらにその際、電源重圧を検出してその検
出結果？、こよって上記センタータップ選択出力を制御
することにより、書込み、消去動作中の誤動作からフロ
ンピディスク中のデータを保護することができ、また電
源投入時のセンタータップ選択誤動作を無くずことがで
きるフロッピディスクドライブ用のセンタータップ出力
選択制御回路を提供することを目的としている。 〔発明の実施例〕 以下、本発明の実施例を図について説明する。 第１図は本願の第１の発明の第１の実施例を示したもの
で、図において、３はセンタータップ選択入力端子であ
り、該入力端子３には論理制御電圧″Ｈ（０，８Ｖ以上
）”、又は“Ｌ （１，４Ｖ以下）”が印加されるよう
になっている。４０は書込み・消去モード信号のとき制
御信号出力部（図示せず）から制御信号“Ｌ”が入力さ
れ、それ以外のモードのとき制御信号“Ｈ”が入力され
る制御機能端子部、１９ばセンタータップ選択制御電圧
の出力端子、７はシュミット回路、９，１４はインバー
タ（反転回路）、１５．１６はＮＡＮＤ回路であり、そ
れぞれ一方の入力には上記制御信号が接続され、他方の
入力にはそれぞれセンタータップ選択入力信号の反転、
非反転信号が入力されるようになっている。５０は２つ
のＮＡＮＤ回路１７゜１８で構成されるＲＳフリップフ
ロップ（以下Ｒ３Ｆ−Ｆと記す）である。そして上記イ
ンバータ１４．ＮＡＮＤｌ５，１６及びＲ５Ｆ−Ｆ２Ｏ
により選択信号出力部７０が構成されており、該選択信
号出力部７０は、上記制御信号が“Ｈ”、即ち読出しモ
ードのときは上記センタータップ選択入力端子３に印加
される信号によってその出力が“Ｈ”又は“Ｌ”に選択
され、上記制御信号が“Ｌ”、即ち書込み・消去モード
のときは該モードに移行した時点の選択信号を保持出力
するようになっている。また３５は電源電圧（Ｖｃｃ）
を入力して、本装置に安定化電源を供給するための安定
化電源回路部、２０はこの電源回路部３５に電源電圧（
５Ｖ）を入力する入力端子、２１は上記電源回路部３５
の出力端子である。 次に、上記制御機能端子４０への制御信号が“Ｈ” （
続出しモードの状態）でセンタータップ選択入力端子３
を“Ｈ″、“Ｌ”に選んだ場合、及び上記制御信号が“
Ｌ” （書込み・消去モードの状態）でセンタータップ
選択入力端子３を“Ｈ”。 “Ｌ”に選んだ場合の動作を説明する。 まず、制御機能端子４０に制御信号“Ｈ”が印加される
と、ＮＡＮＤｌ５，１６の片側入力は常に“Ｈ”である
。この状態で、センタータップ選択入力端子３を“Ｈ”
にすると、インパーク９の出力は”Ｌ″、インバータ１
４の出力は“Ｈ″となり、ＮＡＮＤｌ ５の他方の入力
へは“Ｌ″、ＮＡＮＤｌ６の他方の入力へは“Ｈ”が入
力される。 ここで、先のＮＡＮＤｌ５．１６のそれぞれの一方の入
力は“Ｈ”であるから、ＮＡＮＤｌ ５の出力はＨ”、
ＮＡＮＤｌ６の出力は“Ｌ”となり、Ｒ３Ｆ−Ｆ２Ｏに
よって制御出力端子１９には選択信号として“Ｌ”が得
られる。 次に、上記制御信号を“Ｈ”に保った状態でセンタータ
ップ選択入力端子３を“Ｌ”にすると、インバータ９の
出力は” Ｈ” 、インバータ１４の出力は“Ｌ”とな
り、ＮＡＮＤｌ５の他方の入力へは”Ｈ″、ＮＡＮＤｌ
６の他方の入力へは“Ｌ”が入力される。ここで、先の
ＮＡＮＤｌ５，１６のそれぞれの一方の入力は“Ｈ”で
あるから、ＮＡＮＤｌ５の出力はＬ″、ＮＡＮＤｌ６の
出力は”Ｈ″となり、Ｒ３Ｆ−Ｆ２Ｏによって選択制御
出力端子１９には選択信号として“■（”が得られる。 つまり、センタータップ選択入力端子３へ入力される制
御電圧″Ｈ”、′Ｌ”によってセンタータップ選択制御
出力が“Ｌ”、“Ｈ”に変化する。 次に制御機能端子４０への制御信号を“■（”から“Ｌ
″ （書込み・消去モード）にしり場合、センタータッ
プ選択入力端子３を“Ｈ″から“Ｌ”にした場合を考え
る。まず、制御信号が“Ｈ”で、端子３が“Ｈ”のとき
は上述のように制御出力１９は“Ｌ”となっており、こ
のとき上記制御信号が“Ｈ”から”Ｌ″になると、ＮＡ
ＮＤｌ５．１６のそれぞれの一方の入力はともに“Ｌ”
となる。 また、センタータップ選択入力端子３が“Ｈ”のため、
ＮＡＮＤ ｌ ５の他方の入力は“Ｌ”、 ＮＡＮＤｌ
６の他方の入力はＨ”となる。従ってＮＡＮＤｌ５，１
６の出力はともに”Ｈ″となり、このとき制御出力１９
には、Ｒ３Ｆ−Ｆ２Ｏの動作により先の入力を保持する
出力が得られる。 即ち、出力端子１９には選択信号として“Ｌ”が保持出
力される。 次に、」−記制御信号を“Ｌ”に保ったままセンタータ
ップ選択入力端子３を“Ｈ”から“Ｌ”に変化させると
、ＮＡＮＤｌ５．１６の他方の入力はそれぞれ“Ｈ”、
′Ｌ”となり、また該各ＮＡＮＤ１５，１６の一方はと
もに”Ｌ″であるから、それぞれの出力（Ｒ３Ｆ−Ｆ２
Ｏの入力）は“１１”、“■］”となり、前記同様に前
の状態を保持することができる。 このような本実施例回路によれば、書込み・消去動作中
においては、センタータップ選択出力を保持するように
したので、一方のディスク面に対して書込み・消去動作
中に誤動作、又は誤操作等によりセンタータップ出力を
切換えるような選択入力信号が印加された場合にも、反
対面のディスクのデータが消去されたり、また反対面へ
のデータの書込みが行なわれることはなく、フロンビデ
ィスクのデータ保護が可能となる。 第６図は本願の第１の発明の第２の実施例を示し、図に
おいて、１．２はモード制御回路の出力が入力される制
御機能端子であり、端子１には、フロンピディスクに既
に書込まれているデータを消去するか否かを制御するた
めのモード信号が、また端子２には、読取り、又は書込
みの別を示すモード信号が印加されるものである。即ぢ
、再生モード時には該端子１，２に“Ｈ”が印加され、
記録モード（書込み・消去）時には該端子１，２にＬ″
が印加されるようになっている。また、５．６はそれぞ
れ上記端子１，２に接続されたインバ−タ回路である。 また、６０は上記実施例と同様に書込みモード信号又は
消去モード信号が入力されている期間、制御信号“Ｌ”
を、それ以外のモード信号が人力 □されている期間、
制御信号“Ｈ”を出力する制御信号出力部であり、該出
力部６０において、１３はインバータ回路、１０，１１
．１２はＮＡＮＤ回路であり、ＮＡＮＤｌ ０．．１１
のそれぞれの一方の入力にはインバータ５，６の出力が
接続され、また他方の入力には當時″Ｈ”が入力されて
いる。 そして該ＮＡＮＤＩ０，１１の出力がＮＡＮＤｌ２の入
力に接続され、該ＮＡＮＤ１２の出力ばインバータ１３
に接続されている。 本実施例の動作は上記実施例と同様であり、制御機能端
子１，２のいずれか一方、あるいは双方にモード信号“
Ｌ”が印加された場合、制御信号出力部６０から制御信
号“Ｌ”が出力され、センタータップの出力は先に選ん
だ状態が保持され、上記端子１．２の双方に“■１”が
入力された場合にのみセンタータップ選択入力に依存す
る選択出力が得られる。 従ってこのような実施例回路によっても、上記実施例と
同様にフロンビディスク中のデータ保護が可能となる。 ところで、このような第１図、第６図の実施例 −回路
では、電源投入後の安定動作時においては上記で説明し
たように所望の機能を充分有しているが、保持状態（書
込み又は消去モード）のとき電源投入すると、Ｒ３Ｆ−
Ｆ２Ｏの方がセンタータップ選択入力に関係な（センタ
ータップ出力を決定して誤動作出力を発生してしまい、
所望のＦＤＤセンタータップ選択機能が満足に得られな
い恐れがある。 このような問題点を解消するための本願の第２の発明の
一実施例を第２図に示す。第２図において、第６図と同
一符号は同−又は相当部分を示す。 本実施例における制御信号出力部６０には、その出力が
ＮＡＮＤＩｏ、１１の一方の入力に接続された電源電圧
検出回路８が設けられており、これは電源投入時のＲ３
Ｆ−Ｆ２Ｏの誤動作を防止するためのものである。この
電源電圧検出回路８は第３図に示すように、抵抗２４〜
３０及び１−ランジスタ３１〜３４から構成されており
、電源電圧Ｖｃｃが、抵抗２４．２５の抵抗値Ｒ２４，
Ｒ２５で設定される電源検出電圧Ｖ ｒｅｆＶｒｅｆ
＝Ｖｃ （１＋Ｒ２４／’Ｒ２５） （Ｖ）但し、Ｖ
ｃ ＝１．４ になるまでその出力２２を“Ｌ”にセットし、電源電圧
Ｖｃｃがこの設定電圧Ｖｒｅｆ以上の値になったとき、
その出力２２を”Ｈ”とするものである。 このように、本実施例の制御信号出力部６０の出力３Ｇ
には電源重症検出結果及びモード信号に応じた制御信号
が出力されるようになっている。 またこの電源電圧検出回路８において、２０゜２１はそ
れぞれ電源電圧入力端子、安定化電圧入力端子、２２は
該回路８の出力端子、２３はアース端子である。 また７０は上記実施例と同様の構成になる選択信号出力
部であり、該出力部７０は、電源電圧が設定電圧以上の
ときは、上記実施例と同様に、モード信号に応じてセン
タータップ選択入力信号をそのまま、あるいは１つ前の
センタータップ選択入力信号を保持出力するとともに、
電源電圧が設定電圧に達しないときは、保持状態（書込
み又は消去モード）であってもセンタータップ選択入力
信号をそのまま出力するようになっている。 次にこの第２図で示す回路の動作について説明する。 電源電圧が設定電圧Ｖ ｒｅｆ以上のときの動作は第１
図、第６図の装置と同様であるが、本実施例においては
、制御信号出力部６０に電源電圧検出回路８を設け、該
電源電圧検出回路８の抵抗２４゜２５と電源立上り特性
とによって設定される電源検出電圧Ｖ ｒｅｆを検出す
ることによって、ＮＡＮｐ回路Ｊ５，１６の一方の入力
を制御し、電源投入時の誤動作を防止するようにしてい
る。 ここで、制御信号出力部６０における各部の出力状態を
第４図に示している。 まず電源電圧検出回路８で電源電圧Ｖｃｃが電源検出電
圧Ｖ ｒｅｆに達しているか否かが検出され、該電源電
圧Ｖｃｃが電源検出電圧Ｖｒｅｆより低い場合はその出
力２２に”Ｌ”が出力され、電源電圧Ｖｃｃが電源検出
電圧Ｖ ｒｅｆ以上のときは“Ｈ”が出力される。 そしてこの検出結果及びモード信号の状態によって制御
信号が出力される。即ち、制御機能端子１．２の両方に
モード信号“Ｈ′が入力される再生モードでは、電源電
圧の値にかかわらず、制御信号として“Ｈ”が出力され
る。また、上記制御機能端子１．２の両方にモード信号
“Ｌ”が入力される記録モードでは、電源電圧が設定値
に達していないとき“Ｈ”、設定値以上のとき“Ｌ”が
それぞれ制御信号として出力される。 次に、上述のような制御信号及びセンタータップ選択入
力信号を受けた場合の選択信号出力部７０における各部
の出力状態を第５図に示している。 この第５図で示すように、読出しモードにおいては電源
投入時、安定時にかかわらず制御信号が“ｌ］”となり
センタータップ選択入力信号に依存するセンタータップ
選択出力信号が得られる。また、記録モードにおいては
、電源投入時は制御信号３６が“Ｈ”となり、センター
タップ選択入力に依存したセンタータップ選択出力信号
が得られ、電源電圧が検出電圧Ｖｒｅｆ以上になると制
御信号３６が“Ｌ”となって、センタータップ選択入力
を変化させても前の状態を保持するようなセンタータッ
プ選択出力信号が得られる。 このような本実施例では、制御信号出力部６０に電源電
圧検出回路８を設け、その検出結果及びモード信号に、
よってセンタータップ選択出力信号を制御するようにし
たので、モードが記録モード（選択保持）で電源を投入
した時に生じるＲ３Ｆ−Ｆ２Ｏの誤動作を防止すること
ができ、所望のセンタータップ選択出力が得られる。 なお、上記実施例では制御機能端子１，２の両端子にＬ
”が印加された場合を記録モード（選択保持）として説
明したが、上記両端子のいずれか一方に“Ｌ”が印加さ
れている場合にも上記実施例と同様に説明することがで
き、その効果も上記実施例と同様のものが得られる。 〔発明の効果〕 以上のように、本発明によれば、書込み、消去の動作を
行なわせるためのモード信号が印加された場合には、該
モードに移行した時点でのセンタータップ選択出力を保
持するようにしたので、書込み、消去動作中の誤動作、
誤操作があってもフロンピディスク中のデータを保護す
ることができる’Ｉｓ果がある。また、電源電圧を検出
し、その検出結果及びモード信号によってセンタータッ
プ選択出力を制御するようにしたので、電源投入時にお
けるセンタータップ選択誤動作を防止できる効果がある
。 ４、図面の簡単な説明 第１図は本願の第１の発明の一実施例によるフロンピデ
ィスクドライブ用のセンタータップ出力選択制御回路の
回路図、第２図は本願の第２の発明の一実施例を示す回
路図、第３図は第２図の電源電圧検出回路の一実施例を
示す回路図、第４図は第２図の制御信号出力部の動作説
明図、第５図は第２図の選択信号出力部の動作説明図、
第６図は本願の第１の発明の他の実施例の回路図である
。 １．２・・・制御機能端子（モード信号入力端子）、３
・・・センタータップ選択入力信し−の入力端子、８・
・・電源電圧検出回路、６０・・・制御信号出力部、７
０・・・選択信号出力部。 なお図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第６図 第２図
Claims (1)
- （１） センタータップ選択入力信号を入力としモード
制御信号に応じて上記センタータップ選択入力信号をそ
のままあるいは１つ前のセンタータフのセンタータップ
出力選択制御回路において、電源電圧を検出するととも
にその検出結果及び上記モード制御信号に応じて制御信
号を出力する電源電圧検出・制御信号出力部と、該電源
電圧検出・制御信号出力部からの制御信号及び上記セン
タータップ選択入力信号を受けて上記モード制御信号の
第１モード指定時あるいは該信号の第２モード指定時で
上記電源電圧が所定値未満の時上記センタータップ選択
入力信号をそのまま出力し、上記モード制御信号の第２
モード指定時で上記電源電圧が所定値以上の時１つ前の
センタータップ選択入力信号を保持出力するセンタータ
ップ制御電圧出力手段とを備えたことを特徴とするフロ
ンピディスクドライブ用制御回路のセンタータップ出力
選択制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070884A JPS60182562A (ja) | 1984-02-29 | 1984-02-29 | フロツピデイスクドライブ用制御回路のセンタ−タツプ出力選択制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070884A JPS60182562A (ja) | 1984-02-29 | 1984-02-29 | フロツピデイスクドライブ用制御回路のセンタ−タツプ出力選択制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182562A true JPS60182562A (ja) | 1985-09-18 |
Family
ID=12588075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070884A Pending JPS60182562A (ja) | 1984-02-29 | 1984-02-29 | フロツピデイスクドライブ用制御回路のセンタ−タツプ出力選択制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182562A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004025148A1 (ja) | 2002-09-12 | 2004-03-25 | Nok Corporation | ガスケット |
-
1984
- 1984-02-29 JP JP4070884A patent/JPS60182562A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004025148A1 (ja) | 2002-09-12 | 2004-03-25 | Nok Corporation | ガスケット |
| US7654538B2 (en) | 2002-09-12 | 2010-02-02 | Nok Corporation | Gasket |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330195B2 (en) | Bias generator for a four transistor load less memory cell | |
| JP3913377B2 (ja) | 半導体記憶装置 | |
| EP0294947B1 (en) | Semiconductor memory device with an error-checking circuit | |
| US20100220537A1 (en) | Active termination circuit and method for controlling the impedance of external integrated circuit terminals | |
| JPS5838873B2 (ja) | センス回路 | |
| JPS61107573A (ja) | フロツピ−デイスクドライブ回路の電源モニタ− | |
| JPS6212997A (ja) | 半導体記憶装置 | |
| JPS60182562A (ja) | フロツピデイスクドライブ用制御回路のセンタ−タツプ出力選択制御回路 | |
| JPH04276392A (ja) | 半導体記憶装置 | |
| JP3180883B2 (ja) | 半導体記憶装置 | |
| JP2732471B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS6160514B2 (ja) | ||
| JPH06231581A (ja) | 半導体メモリ装置 | |
| JP2780481B2 (ja) | 半導体スタチックメモリ | |
| JPS61265792A (ja) | 半導体記憶回路 | |
| JPS6319999Y2 (ja) | ||
| JP3022567B2 (ja) | 半導体記憶装置 | |
| JP2940127B2 (ja) | 半導体装置 | |
| JPH0234117B2 (ja) | ||
| JPH0589683A (ja) | 半導体メモリ装置 | |
| JPH0729369A (ja) | 半導体メモリのセンス回路 | |
| JPS6196590A (ja) | 半導体記憶装置 | |
| JPS6159685A (ja) | Ｅｃｌバイポ−ラメモリ | |
| JPH0449198B2 (ja) | ||
| JPH01106397A (ja) | 半導体記憶装置 |