JPS60178534A - デ−タ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はｎ→１ビットのデータをメモリのｎビ、１・分
を用いて処理することのできる経済的なデータ処理方式
に関するものである。

デジタルコンピュータを用いてデータ処理を行う場合、
一般に２進数で全てのデータの記憶、処理を行うが、ご
の時用いるメモリの１語長のビット数（桁数）は処理す
るデータのビット数に応してオーハーフ［Ｉ−しない適
切なものを選ぶ必要がある。

し、かしながらｊｌｒＩ富記１ａ装置の１語長は２進数
の特性１−２ｍビットとなる為、ｍ　ト１ビットのデー
タを記憶する為には２ｍビットの記憶装置を用いねばな
らず、不経済であった（但しト記ｍは１以１−の整数）
。

例えばロボットの制御を行う場合、ロボットを構成する
各自由度毎に時分割で制御することになるが、この制御
に必要な偏ｙ（制御目標位置と実際の再生作業位置との
差）は、各自由度のイナーシャによって異なり、イナー
シャの大きい自由度稈一般に偏差は大きくなる。従って
例えばイナーシャの小さい自由度につい″この偏差を記
憶するメモリとして８ビツト必要であった場合、イナー
ノャの大きい自由度については、他の自由度と同等の精
度を確保する為に、９ピツ）１語長のデータを扱う必要
が生しる。このような場合既存のメモリを使用しようと
すると、従来の方式では１語長１６ビノトのメモリを使
用せざるを得ず、７ビ・７ト分の遊びを生じ、不経済で
ある。

従って本発明の目的とする処は、ｎビットのメモリを用
いてｆｉ＋ｌビットのデータを処理することのできる経
済的なデータ処理方式を提供することにあり、ｎ＋ｌビ
ットのデータをメモリのｎヒフ１分を用いて処理する為
のデータ処理方式において、ｎビット以トのビット数を
有するレジスタ及び２０ビット以−１，のビット数を有
するメモリと、１−記レジスタへ入力されたデータを下
位の桁へ１１７１分シフトする手段と、上記シフト後の
データをメモリにストアする記憶手段と、上記記憶内容
をト位の桁へ１１７１分シフトして前記レジスタにロー
ドする手段と、レジスタの残りのビ・ノドを符号ビット
に合致さ（る調整を行う手段と、を有してなる点を要旨
とするデータ処理方式を提供するものである。

次に添付した図面を参照し°（ロボットの偏差の処理を
行う場合を例にとり、１語長８ビットのデータを処理す
る従来の方式と、目り長９ビットのデータを８ビツトの
メモリで処理する本発明の一実施例に係る方式とに付き
説明する。ここに第１図乃至第５図はデータ構造を示す
概念図、第６１閑は本発明の一実施例に係るデータ処理
方式の操作手順を示すフロー図である。

まず第１図乃至第３図を用いて８ビツトのデータを８ビ
ットのメモリにスト戸する一般的な方式を説明する。

いま８ビツトのデータとし′ζ最大の１２７デジソトの
場合を考える。第１図（ａ）は１２７デジソトの数イー
をレジスタにセットとした場合のデータ構造を示す。先
頭のビット（０）は符号を表ずビットであり、干犯８ビ
ットのデータを１６ビ。

トのメモリにストアする場合、メモリの節約を図る為符
号ビットも含めて８ビット分を１６ビノトメモリの前半
又は後半にストアする。第１図（１））は前半にストア
した状態を示す。

またデータが負の場合として＝１２８デジ７トの数（１
１ｆを考える。負のデータは補数の形でレジスタにセッ
トされ、第２図（ａ）のように表される。

これを１６ビツトメモリの後半にストアした状態が、第
２図（ｂ）に示されている。データが一１デジットの場
合は、レジスタの内容は第３図（ａ）のようになり、ご
れを１６ビノトメモリの前半に記ｉつした場合のデータ
構造は、第３図（１））のようになる。

このようにｎビットのデータを２ｎビツトメモリのｎヒ
フ１分にストアする場合には、メモリが最大限に使用さ
れて最も経済的である。

しかしながら、２ｎビットのメモリにｆｉ　−１−１ピ
ノＩ・のデータをストアするような場合には前記のよう
に使用しないビット数が増え不経済である。

次に本発明の一実施例を第４図乃至第６図を用いて説明
する。こごにＳｌ、Ｓ２．・・・は処理手順（ステップ
）の番号を示し、ＲはシフトレジスタＭＬ士ノーＦ−１
１本千す− まず正のデータとして２５５デジツトのデータについて
説明する。Ｓｌにおいて十記２５５デジットのデータが
シフトレジスタＲにセントされると、続いてＳ２におい
てビット列全体を下位の桁である右へ１桁分シフトさゼ
る。シフト前、１＆のシフトレジスタＲの内容を第４図
（ａ）、　（ｂ）に示す。次に８３においてシフトレジ
スタＲＯ）ｌｉ半８ビットの内容を１６ビノＩ・メモリ
Ｍの前半又は後半にストアする。第４図（（１）は前半
にストアした状態を示す。こうして記憶が完了する。次
にこのデータを使用する場合−は、シフＩ・レジスタＲ
の内容をクリアしたｌ＆ｓ４においてメモリＭの前半又
は後半の記憶内容をシフＩ・レジスタＩ？　４．ニロー
トし、Ｓ５においてシフトレジスタＲの内容を全体とし
て上位の桁である左へ１１７１分シフトする。この際Ｓ
６においてＯ〜６ビノト目を７ビノト目と同じ０にセッ
トすることにまってシフトレジスタＲに＋２５４デジツ
トをセ、１・すると共に、先頭（０ビア日の符号ピント
がプラスを表す０にセントする。第４図（ｄ）はシフト
後、前半の０〜７ビツトについての調整を完了した状態
のシフトレジスタの内容を示している。

このようにこの方法では１デジット分の誤差を伴うこと
になるが、この程度はロボット等の位置精度トは問題と
ならない。

次に負のデータを処理する場合に付き説明する。

この場合も正のデータと同様であるが、例えば最小の値
として一２５６デジソトのデータの場合、Ｓｌでシフト
レジスタＲにデータが入力されると（第５図（ａ））　
、次いでＳ２において全体をｌビット分有ヘシフトしく
第５図（ｂ））　、更にＳ３においてシフトレジスタＲ
の後半８〜１５ビット分を１６ビツトメモリＭの前半又
は後半にスト、アする。第５図（ｂ）は後半ヘスドアし
た状態を示している。

こうしてメモリＭにストアされたデータを使用する場合
には、Ｓ４において上記１６ビソトメモリＭの前半又は
後半のデータをシフトレジスタＲにロードし、更に左へ
１ビット分シフトさせると共に、メモリＭの前半０〜７
ビツト目の値を７ビソト目の値１にセントする（Ｓ６）
。こうしてシフトレジスタＲの内容が一２５６デジソト
にセットされる（第５図（Ｃ））。

上記のような手順を経ることにより、１６ビツトメモリ
Ｍの前半及び後半を全て有効に使用することができ、メ
モリの大幅な節約となる。

本発明は以り述べたように、ｆｉ＋ｌビットのデータを
メモリのｎビー／　ｌ・分を用いて処理する為のデータ
処理方式において、ｎビット以トのビット数を有するレ
ジスタ及び２１ビット以１−のビット数を有するメモリ
と、ト記しタスタヘ入力されたデータを下位の桁へ１ビ
ット分シフトする手段と、上記シフト後のデータをメモ
リにストアする記憶手段と、上記記憶内容を十位の桁へ
ｌビット分シフトして前記レジスタにロードする手段と
、レジスタの残りのビットを符号ビットに合致させる調
整を行う手段とを有してなることを特徴とするデータ処
理方式であるから、記憶装置の記憶領域を有効に使用す
ることができるので、記憶容量の少ない記憶装置を用い
ることができるようになっ

【図面の簡単な説明】

第１図乃至第５図は夫々データ構造を示す概念図、第６
図は本発明の一実施例に係るデータ処理方式の手順を示
すフロー図である。 （符号の説明） Ｍ・・・メモリ　（記憶装置） Ｒ・・・シフトレジスタ。 出願人　株式会社神戸゛製鋼所 代理人　弁理士　本庄　武勇 第１図 第２１５４１ 第３図 第４図 第６図

Claims (1)

1. 【特許請求の範囲】 ｆｉ　＋ｌｌヒフドのデータをメモリのｎビット分を用
   いて処理する為のデータ処理方式において、ａ）ｎビッ
   ト辺土のビット数を有するレジスタ及び２ｎビット以ト
   のビット数を有するメモリと、ｂ）　ｌ−記レジスタへ
   入力されたデータを下（１７の桁へｌヒツト分シフトす
   る手段と、 ｃ）ｂ）のシフト後のデータをメモリにストアする記憶
   手段と、 ｄ）ｃ）の記憶内容を十位の桁へ１ビット分シフトシて
   前記レジスタにロードする手段と、ｅ）レジスタの残り
   のビットを符号ビットに合致させる調整を行う手段と、 を自してなることを特徴とするデータ処理方式。