JPS6017420A - 電気的回路基板 - Google Patents
電気的回路基板Info
- Publication number
- JPS6017420A JPS6017420A JP12459383A JP12459383A JPS6017420A JP S6017420 A JPS6017420 A JP S6017420A JP 12459383 A JP12459383 A JP 12459383A JP 12459383 A JP12459383 A JP 12459383A JP S6017420 A JPS6017420 A JP S6017420A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- electric circuit
- thin film
- flatness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は電気的回路基板、特に表面に薄膜トランジスタ
（ＴＦＴ）アレイを有する電気的回路基板に関する。
（ＴＦＴ）アレイを有する電気的回路基板に関する。
［従来技術］
従来、電気的回路基板は表示装置等において広く利用さ
れている。 この様な表示装置としてたとえば液晶表示
装置が例示される。 液晶表示装置は一般に２枚の基板
により液晶をはさみ込んだ構造を有する。 この基板の
液晶側には電極その他の素子が形成されており、該素子
により液晶の状態を制御することにより表１示が行なわ
れる。
れている。 この様な表示装置としてたとえば液晶表示
装置が例示される。 液晶表示装置は一般に２枚の基板
により液晶をはさみ込んだ構造を有する。 この基板の
液晶側には電極その他の素子が形成されており、該素子
により液晶の状態を制御することにより表１示が行なわ
れる。
２枚の基板のうちの一方にはその表面」二に一様に電極
が形成され、他方にはその表面上に適宜の形状をもつ小
ブロツクパターン（画素）の電極が複数個形成される。
が形成され、他方にはその表面上に適宜の形状をもつ小
ブロツクパターン（画素）の電極が複数個形成される。
近年、画素電極側の基板表面上に各画素毎のスイッチ
ングのだめのＴＦＴアレイを旧居せしめることが行なわ
れており、このＴＰＴの電極及びこれらと外部との配線
も基板表面上に形成される。 基板上には上記の如き多
くの電極及びその他の素子が形成されるので部分的に積
層せざるを得す、このため更に絶縁層をも形成すること
が行われている。 この様な基板表面上の素子の形成は
薄膜堆積法及びフォトリソエツチング法等の薄膜技術に
より行われる。
ングのだめのＴＦＴアレイを旧居せしめることが行なわ
れており、このＴＰＴの電極及びこれらと外部との配線
も基板表面上に形成される。 基板上には上記の如き多
くの電極及びその他の素子が形成されるので部分的に積
層せざるを得す、このため更に絶縁層をも形成すること
が行われている。 この様な基板表面上の素子の形成は
薄膜堆積法及びフォトリソエツチング法等の薄膜技術に
より行われる。
基板としては透明な石英板又はガラス板が用いられる。
従来は成形された石英板又はガラス板をそのまま基板
として用いていたが、通常これらはそりや表面のうねり
が大きく、電極その他の素子の形成される表面の平面度
は不十分であった。
として用いていたが、通常これらはそりや表面のうねり
が大きく、電極その他の素子の形成される表面の平面度
は不十分であった。
従って、従来の電気的回路基板には次の様な欠点があっ
た。
た。
（１）基板表面の平面度不良により、フォトリソエツチ
ングを行う際に露光時のマスク密着不良が生じ易く、形
成された素子パターンは精度不良を有している場合が多
い。
ングを行う際に露光時のマスク密着不良が生じ易く、形
成された素子パターンは精度不良を有している場合が多
い。
（２）液晶表示装置の構成要素として使用した場合には
、基板表面の平面度不良により、装置全体にわたる液晶
層の厚みに場所による不均一が生じ、表示が画面内で部
分的不均一を生じ易い。
、基板表面の平面度不良により、装置全体にわたる液晶
層の厚みに場所による不均一が生じ、表示が画面内で部
分的不均一を生じ易い。
（３）装置製造の点からみれば、以上の如き理由により
十分な精度をもつ装置の製造のためには歩留まりが極め
て低くなり易い。
十分な精度をもつ装置の製造のためには歩留まりが極め
て低くなり易い。
以上の様な欠点は、特に電気的回路基板の大面積化をは
かる場合や電気的回路基板が組込まれる表示装置の画素
数の高密度化はかる場合にはより大きな問題となる。
かる場合や電気的回路基板が組込まれる表示装置の画素
数の高密度化はかる場合にはより大きな問題となる。
［本発明の目的］
本発明は、以上の如き従来技術に鑑み、電気的回路素子
の形成精度が向上せしめられ各素子の特性にバラツキの
少ない、改良された電気的回路基板を提供することを目
的とする。
の形成精度が向上せしめられ各素子の特性にバラツキの
少ない、改良された電気的回路基板を提供することを目
的とする。
［本発明の実施例］
第１図は本発明電気的回路基板の一実施例を示す断面概
略図である。 図において電気的回路基板はＴＰＴアク
ティブマトリックス型液晶表示装置の構成要素として用
いられている。
略図である。 図において電気的回路基板はＴＰＴアク
ティブマトリックス型液晶表示装置の構成要素として用
いられている。
１はガラス基板である。 市販の７０ｍｍ角程度０ガラ
ス板の表面は平面原器によるニュートンリングを利用し
た平面度の測定では測定不可能である程の多数本の不規
則なニュートンリングを有しており、平面度は極めて悪
い。 そこで、このガラス板の表面を通常のガラス加工
工程により平面研摩して（即ち炭化ケイ素粉、溶融アル
ミナ粉等による荒ずり、溶融アルミナ粉等による砂かけ
、及び酩化鉄、酸化ジルコニウム、酸化セリウム、酸化
アルミニウム等による研摩を行って）うねりやそりを除
去して、基板表面上の任意の直径７０ｍｍの円形面内に
おける平面度（即ちこの広さにおける最低部と最高部と
の高さの差）を９７上ｍ以下、好ましくは６ｐＬｍ以下
とし、これを基板として用いる。 ２はスイッヂング回
路としてのＴＰＴを構成するところの金属薄膜からなる
ゲート電極である。 ３はたとえばＳｉＮ：Ｈ層からな
る居間絶縁層であり、４はＴＰＴを構成する半導体層で
ある。 ＴＰＴを構成する半導体層４としてはたとえば
Ｓｉ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ
、特に非晶質、多結晶又は微品質のＳｉが好適に用いら
れる。 非晶質ＳｉはＨ原子又はハロゲン原子（特にＦ
原子）を含むことができる。 Ｈ原子又はハロゲン原子
はそれぞれ単独で含まれてもよいし双方が含まれてもよ
い。
ス板の表面は平面原器によるニュートンリングを利用し
た平面度の測定では測定不可能である程の多数本の不規
則なニュートンリングを有しており、平面度は極めて悪
い。 そこで、このガラス板の表面を通常のガラス加工
工程により平面研摩して（即ち炭化ケイ素粉、溶融アル
ミナ粉等による荒ずり、溶融アルミナ粉等による砂かけ
、及び酩化鉄、酸化ジルコニウム、酸化セリウム、酸化
アルミニウム等による研摩を行って）うねりやそりを除
去して、基板表面上の任意の直径７０ｍｍの円形面内に
おける平面度（即ちこの広さにおける最低部と最高部と
の高さの差）を９７上ｍ以下、好ましくは６ｐＬｍ以下
とし、これを基板として用いる。 ２はスイッヂング回
路としてのＴＰＴを構成するところの金属薄膜からなる
ゲート電極である。 ３はたとえばＳｉＮ：Ｈ層からな
る居間絶縁層であり、４はＴＰＴを構成する半導体層で
ある。 ＴＰＴを構成する半導体層４としてはたとえば
Ｓｉ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ
、特に非晶質、多結晶又は微品質のＳｉが好適に用いら
れる。 非晶質ＳｉはＨ原子又はハロゲン原子（特にＦ
原子）を含むことができる。 Ｈ原子又はハロゲン原子
はそれぞれ単独で含まれてもよいし双方が含まれてもよ
い。
その含有量は好ましくは全体で゛０．０１〜４０原子％
、より好ましくは０．０１〜３０原子％である。 層間
絶縁層３及び半導体層４はグロー放電法、ＣＶＤ法等一
般に知られている多くの方法により作製される。 低温
で層形成を行うにはグロー放電法を利用することができ
る。 ５及び６はそれぞれ金属薄膜からなるソース電極
及びドレイン電極である。 ７は画素電極であり、画素
電極としてはたとえばインジウム−スズ酸化物（ＩＴＯ
）、酸化スズ、金薄膜等の透明電極を用いることができ
る。 ８及び９は有機物薄膜からなる液晶配向のための
配向層である。 １０はツィステッドネマチック（ＴＮ
）液晶層である。 １１は画素電極７に対向する対向電
極である。１２は対向電極１１を支持するガラス基板で
ある。 液晶層１０は基板ｌと基板１２との間に適宜の
シール部材により液晶が封入されて形成されている。
、より好ましくは０．０１〜３０原子％である。 層間
絶縁層３及び半導体層４はグロー放電法、ＣＶＤ法等一
般に知られている多くの方法により作製される。 低温
で層形成を行うにはグロー放電法を利用することができ
る。 ５及び６はそれぞれ金属薄膜からなるソース電極
及びドレイン電極である。 ７は画素電極であり、画素
電極としてはたとえばインジウム−スズ酸化物（ＩＴＯ
）、酸化スズ、金薄膜等の透明電極を用いることができ
る。 ８及び９は有機物薄膜からなる液晶配向のための
配向層である。 １０はツィステッドネマチック（ＴＮ
）液晶層である。 １１は画素電極７に対向する対向電
極である。１２は対向電極１１を支持するガラス基板で
ある。 液晶層１０は基板ｌと基板１２との間に適宜の
シール部材により液晶が封入されて形成されている。
基板ｌと基板１２は液晶層の層厚がたとえば５〜１０μ
ｍとなる様に配置される。 １３及び１４は偏光板であ
る。 １５は光照射方向を示す矢印である。 以上の基
板ｌ及び１２上の電極その他の素子は通常の薄膜堆積法
及びフォトリソエツチング法により形成することができ
る。
ｍとなる様に配置される。 １３及び１４は偏光板であ
る。 １５は光照射方向を示す矢印である。 以上の基
板ｌ及び１２上の電極その他の素子は通常の薄膜堆積法
及びフォトリソエツチング法により形成することができ
る。
この様なＴＰＴアクティブマトリックス型液晶表示装置
においては次の様な利点がある。
においては次の様な利点がある。
（１）ＴＰＴ半導体層の形状は精確に形成されるので、
ＴＦ″Ｉ′特性が良好であり、且つ全てのＴＰＴのあい
だに実質上特性のバラツキはない。
ＴＦ″Ｉ′特性が良好であり、且つ全てのＴＰＴのあい
だに実質上特性のバラツキはない。
（２）フォトリソエツチングを行う際の露光時にマスク
と基板との密着性が良好となるため、ＴＰＴ素子等の形
状及び寸法の精度が向上する。これにより、ＴＰＴ特性
のそろった、より小さな素子を形成することができ、素
子数の高密度化が達成できる。 また、良、好な性能を
維持しつつ大面積化が達成できる。
と基板との密着性が良好となるため、ＴＰＴ素子等の形
状及び寸法の精度が向上する。これにより、ＴＰＴ特性
のそろった、より小さな素子を形成することができ、素
子数の高密度化が達成できる。 また、良、好な性能を
維持しつつ大面積化が達成できる。
（３）液晶層の厚みが表示部全体にわたり均一になるの
で、表示部全面にわたって良好な表示を行うことができ
る。
で、表示部全面にわたって良好な表示を行うことができ
る。
（４）以上により、装置製造の歩留りが向上する。
以上においては、透過型のＴＰＴアクティブマトリック
ス型の液晶表示装置に関し述べたが、反射型その他の液
晶表示装置においても同様な効果が得られる。
ス型の液晶表示装置に関し述べたが、反射型その他の液
晶表示装置においても同様な効果が得られる。
更に、以上においては基板ｌの表面を平面研摩すること
に関し述べたが、たとえばカラー液晶表示装置において
対向電極基板１２上に多数の微小パターンカラーフィル
ターを設ける場合には、基板１２の表面を平面研摩して
良好な平面度とじておくことにより、カラーフィルター
形成のための薄膜堆積法及びフォトリソグラフィー法な
どの加工精度が向上し、カラーフィルター数の高富度化
が可能となる。
に関し述べたが、たとえばカラー液晶表示装置において
対向電極基板１２上に多数の微小パターンカラーフィル
ターを設ける場合には、基板１２の表面を平面研摩して
良好な平面度とじておくことにより、カラーフィルター
形成のための薄膜堆積法及びフォトリソグラフィー法な
どの加工精度が向上し、カラーフィルター数の高富度化
が可能となる。
また、この基板表面研摩時に、同時に基板端部を面取り
しておくことにより、基板」―に素子を形成する加工時
及び実装時におけるハンドリングによる基板端部のカケ
やワレの発生は殆どなくなり、歩留りが向上する。
しておくことにより、基板」―に素子を形成する加工時
及び実装時におけるハンドリングによる基板端部のカケ
やワレの発生は殆どなくなり、歩留りが向上する。
以上においては本発明電気的回路基板が液晶表示装置の
構成要素として利用されている例を示したが、本発明の
電気的回路基板はその他ＥＬ又はＥＣ等の表示装置、更
にはその他の装置の構成要素として利用することができ
る。
構成要素として利用されている例を示したが、本発明の
電気的回路基板はその他ＥＬ又はＥＣ等の表示装置、更
にはその他の装置の構成要素として利用することができ
る。
［本発明の効果］
以上の如く１本発明によれば電気的回路基板の基板上の
素子の形成精度が向上せしめられ各素子の特性の均一化
をはかることができる。
素子の形成精度が向上せしめられ各素子の特性の均一化
をはかることができる。
第１図は本発明による電気的回路基板を用いたＴＰＴア
クティブマトリックス液晶表示装置の断面図である。 １：基板 ２：ゲート電極 ３：絶縁層 ４：半導体層 ５ニソース電極 ６：ドレイン電極 ７：画素電極 ８，９：配向層 １０：液晶層 １１：対向電極 １２二基板 １３，１４：偏光板
クティブマトリックス液晶表示装置の断面図である。 １：基板 ２：ゲート電極 ３：絶縁層 ４：半導体層 ５ニソース電極 ６：ドレイン電極 ７：画素電極 ８，９：配向層 １０：液晶層 １１：対向電極 １２二基板 １３，１４：偏光板
Claims (2)
- （１）基板表面上の任意の直径７０ｍｍの円形面内にお
ける平面度が９１Ｌ以下である、電気的回路基板。 - （２）基板表面上に薄膜トランジスタアレイを有する、
第１項の電気的回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12459383A JPS6017420A (ja) | 1983-07-11 | 1983-07-11 | 電気的回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12459383A JPS6017420A (ja) | 1983-07-11 | 1983-07-11 | 電気的回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017420A true JPS6017420A (ja) | 1985-01-29 |
Family
ID=14889289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12459383A Pending JPS6017420A (ja) | 1983-07-11 | 1983-07-11 | 電気的回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874048A (en) * | 1986-05-21 | 1989-10-17 | Yamato Scale Company, Limited | Loading and weighing structure for combination weighing machine |
-
1983
- 1983-07-11 JP JP12459383A patent/JPS6017420A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874048A (en) * | 1986-05-21 | 1989-10-17 | Yamato Scale Company, Limited | Loading and weighing structure for combination weighing machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH075479A (ja) | 強誘電性液晶素子の製造方法 | |
| US9465256B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
| KR101717651B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7250326B2 (en) | Substrate with an electrode and method of producing the same | |
| CN105514033A (zh) | 阵列基板的制作方法 | |
| CN108828844B (zh) | 降低母板翘曲的成膜方法 | |
| CN205067930U (zh) | 一种半透半反液晶显示面板 | |
| JPH07102368A (ja) | 薄膜の形成方法 | |
| JPH0611705A (ja) | 能動素子基板 | |
| JPS6017420A (ja) | 電気的回路基板 | |
| JP3094546B2 (ja) | 液晶表示体用拡散反射板の製造方法、及び液晶表示体の製造方法 | |
| JPS58189615A (ja) | 液晶表示装置 | |
| JP3351774B2 (ja) | 液晶表示装置 | |
| KR100778835B1 (ko) | 액정표시장치의 제조방법 | |
| JPS59104170A (ja) | 薄膜トランジスタ | |
| JPH1195248A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| US20030164908A1 (en) | Thin film transistor panel | |
| JPH06281958A (ja) | 液晶表示装置 | |
| JPS6019124A (ja) | 電気的回路基板の製造方法 | |
| JPH11212106A (ja) | 反射電極およびその製造方法 | |
| JPH0812356B2 (ja) | アクティブ型液晶表示素子 | |
| JPH08133771A (ja) | 液晶表示素子用ガラス基板及びその製造方法 | |
| US20060081006A1 (en) | Methods for manufacturing glass and for manufacturing thin film transistor liquid crystal display with lower glass sag | |
| JP4293591B2 (ja) | 表示装置の製造方法 | |
| KR101087232B1 (ko) | 액정표시장치의 제조장치 및 방법 |