JPS60174072A - 電力変換器の電流制御装置 - Google Patents
電力変換器の電流制御装置Info
- Publication number
- JPS60174072A JPS60174072A JP59029848A JP2984884A JPS60174072A JP S60174072 A JPS60174072 A JP S60174072A JP 59029848 A JP59029848 A JP 59029848A JP 2984884 A JP2984884 A JP 2984884A JP S60174072 A JPS60174072 A JP S60174072A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- time
- pulse width
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電力変換器の電流制御装置に係り、特に自己
消弧素子を使用した電力変換器の電流制御装置に関する
。
消弧素子を使用した電力変換器の電流制御装置に関する
。
ゲートターンオフサイリスタ（以下、ｒＧＴｏ＋ｊイリ
スタ」とする）など、の自己消弧素子を使用した電力変
換器、例えば自励イ／ノ々−タ（以下、「インバータ」
とする）の容量を拡大する場合、ＧＴＯサイリスタを直
接並列に接続する方法と、第１図に示す様にイ／ノ々−
夕を相間リアクトルやりアクドルを介して接続しインバ
ータ各相間の電流パラ／スを取る方法とがある。
スタ」とする）など、の自己消弧素子を使用した電力変
換器、例えば自励イ／ノ々−タ（以下、「インバータ」
とする）の容量を拡大する場合、ＧＴＯサイリスタを直
接並列に接続する方法と、第１図に示す様にイ／ノ々−
夕を相間リアクトルやりアクドルを介して接続しインバ
ータ各相間の電流パラ／スを取る方法とがある。
ＷｔＪ音は素子の特性を厳しく選定する必要があり、後
者は相聞リアクトルの作用で電流ナノ々ランスさせるの
で素子特性の選定が容易である。
者は相聞リアクトルの作用で電流ナノ々ランスさせるの
で素子特性の選定が容易である。
第一図の装置は、直流電源１の電力を２つのイ 。
／パータブリッジ２，３、及びこれらのブリッジ２．３
の出力１１１に接続した相間リアクトル４，５゜６を介
して父流電動機７に供給している。各イノパータブリッ
ジ２．３は、それぞれＧＴＯサイリスタ２１〜２６ 、
３１〜３６及びこれと逆並列にそれぞれ接続したダイオ
ード４１〜４６ 、５１〜５６で構成したアームから成
っている。
の出力１１１に接続した相間リアクトル４，５゜６を介
して父流電動機７に供給している。各イノパータブリッ
ジ２．３は、それぞれＧＴＯサイリスタ２１〜２６ 、
３１〜３６及びこれと逆並列にそれぞれ接続したダイオ
ード４１〜４６ 、５１〜５６で構成したアームから成
っている。
一方、こわらのインツマ−タブリッジ２．３を制御する
ための制御装置は、周波数設定器８、電圧パターン発生
器９、ＰＷＭ発生器１０、デッドタイム発生回路１１、
及び駆動回路１２ 、１３を具えている。
ための制御装置は、周波数設定器８、電圧パターン発生
器９、ＰＷＭ発生器１０、デッドタイム発生回路１１、
及び駆動回路１２ 、１３を具えている。
周波数発生器８はイ／ノ々−夕の周波数を決めるもので
あり、設定周波数に従って電圧、ｅター／発生器９が・
ぞターン電圧を発生し、これをｐｗｕ発生器１０でノ９
ルス幅変調した後、２つのイ／ノ々−タブリッジ２．３
０ＧＴＯサイリスタが同時にオフ状態になることを防止
するためのタイミングをとるデッドタイム発生回路１１
、及び駆動回路１２ 、１３を介して各ブリッジ２．３
を駆動する。
あり、設定周波数に従って電圧、ｅター／発生器９が・
ぞターン電圧を発生し、これをｐｗｕ発生器１０でノ９
ルス幅変調した後、２つのイ／ノ々−タブリッジ２．３
０ＧＴＯサイリスタが同時にオフ状態になることを防止
するためのタイミングをとるデッドタイム発生回路１１
、及び駆動回路１２ 、１３を介して各ブリッジ２．３
を駆動する。
この際、相聞リアクトル４．５．６にインノζ−タブリ
ッジ２．３の出力側に挿入して、各ブリッジ２，３間の
電流パラ／スをとって容量拡大を図っている。
ッジ２．３の出力側に挿入して、各ブリッジ２，３間の
電流パラ／スをとって容量拡大を図っている。
しかし、この様な相関リアクトル４，５．６をｍ９たイ
ンノ々−夕でも電流のアンノ？、９／スが生ずる不都合
がある。以下、これを説明する。
ンノ々−夕でも電流のアンノ？、９／スが生ずる不都合
がある。以下、これを説明する。
イ／ノ９−タブリッジ間の電流アンノ々う／スの主原因
は、 ＋１１ＧＴＯサイリスタのター／オフ時間のアノ
バランス、 １２１ＧＴｏサイリスタのター／オフ時間
（１）アｙパラ／ス、及び（３１ＧＴＯサイリスタやダ
イオードの順方向電圧降下のアンノ々う／スなとである
。
は、 ＋１１ＧＴＯサイリスタのター／オフ時間のアノ
バランス、 １２１ＧＴｏサイリスタのター／オフ時間
（１）アｙパラ／ス、及び（３１ＧＴＯサイリスタやダ
イオードの順方向電圧降下のアンノ々う／スなとである
。
この中でＧＴＯサイリスタのター／オフ時間のア／ノセ
ランスによる影響が最も大きい。
ランスによる影響が最も大きい。
第２図及び第３図は、第１図のＵ相に関してＧＴＯサイ
リスタのターンオン時間及びターンオフ時間の差により
、インノセータブリッジ２．３間の電流）９う／スが崩
れることを説明するものである。
リスタのターンオン時間及びターンオフ時間の差により
、インノセータブリッジ２．３間の電流）９う／スが崩
れることを説明するものである。
第３図（ａ）〜（Ｃ）は第２図の様な動作状態とするた
めの、四Ｍ発生器１０（第１図）のＵ相信号ｖ１ｏｕと
、 ＧＴＯサイリスタ２１ 、３１並びにＧＴＯサイリ
スタ冴の駆動信号Ｖ□１ｔｌｌｖｌ□８を示している。
めの、四Ｍ発生器１０（第１図）のＵ相信号ｖ１ｏｕと
、 ＧＴＯサイリスタ２１ 、３１並びにＧＴＯサイリ
スタ冴の駆動信号Ｖ□１ｔｌｌｖｌ□８を示している。
この−動信号ｖ０□８．ｖ１□８は第１図の駆動回路１
２ 、１３によって与エラれ、デッドタイム発生器１１
を介しているため、上下のＧＴＯサイリスタが同時にオ
フ状態とならない様に、双方の駆動信号ｖ１□、１．■
１□８がオフ状態となってｉるデッドタイムｔｄが設け
られている。
２ 、１３によって与エラれ、デッドタイム発生器１１
を介しているため、上下のＧＴＯサイリスタが同時にオ
フ状態とならない様に、双方の駆動信号ｖ１□、１．■
１□８がオフ状態となってｉるデッドタイムｔｄが設け
られている。
この様な駆動信号ｖｌｌｕ ” ｖ１□８により、時刻
ｔ８でＧＴＯｆイリスタ２１がオフ状態に転換し、また
時刻ｔ２でＧＴＯサイリスタ３１がオフ状態に転換する
場合を考える。この様な場合、一般的に、 ＧＴＯサイ
リスタのオフ時間は１０〜２０μｓあり、そのばらつき
も数μ８［なる。これに対して、オフ時間は数μｓであ
るので、そのばらつきはｌμｓ程度であり、オフ時間に
おけるばらつきが大きい。
ｔ８でＧＴＯｆイリスタ２１がオフ状態に転換し、また
時刻ｔ２でＧＴＯサイリスタ３１がオフ状態に転換する
場合を考える。この様な場合、一般的に、 ＧＴＯサイ
リスタのオフ時間は１０〜２０μｓあり、そのばらつき
も数μ８［なる。これに対して、オフ時間は数μｓであ
るので、そのばらつきはｌμｓ程度であり、オフ時間に
おけるばらつきが大きい。
ここで、不平衡電流ｉは第２図の様に流れており、負荷
電流ｌｕ も図面中の矢印の方向に流れ【いるとする。
電流ｌｕ も図面中の矢印の方向に流れ【いるとする。
時刻ｔ８でＧＴＯサイリスタ２１がオレ状態になると、
ＧＴＯｔイリスタ２１を流れる電流ｉ□は、負荷側のイ
ンダクタンスの作用により、ダイオード祠な通って流れ
続ける。この瞬間、相関リアクトル４０両端ｕ１ ＊
ｕ２には直流電源ｌの電圧が印加され（第３図（ｆ））
、リアクトル４の励磁電流ｉは第３図（ｇ）の様に増加
する。
ＧＴＯｔイリスタ２１を流れる電流ｉ□は、負荷側のイ
ンダクタンスの作用により、ダイオード祠な通って流れ
続ける。この瞬間、相関リアクトル４０両端ｕ１ ＊
ｕ２には直流電源ｌの電圧が印加され（第３図（ｆ））
、リアクトル４の励磁電流ｉは第３図（ｇ）の様に増加
する。
次の時刻ｔ２でＧＴＯサイリスタ３１がオフ状態になる
と、ＧＴＯサイリスタ３１に流れていた電流１２はダイ
オードヌな通って流れる様になり、相関リアクトル４の
端子ｕｚ ＊ ｕ２は同電位となり（従って、ｖｕ−ｕ
＝０）、励磁電ｆＬｉは増加を止める。
と、ＧＴＯサイリスタ３１に流れていた電流１２はダイ
オードヌな通って流れる様になり、相関リアクトル４の
端子ｕｚ ＊ ｕ２は同電位となり（従って、ｖｕ−ｕ
＝０）、励磁電ｆＬｉは増加を止める。
１
ここで、説明を簡単にするため、ＧＴＯサイリスタス、
３４は同時にオ／・オフすると仮定すると、ＧＴＯサイ
リスタ冴、３４のオ／・オフによっては電流のア／ノ９
う／スが生じないこととなる。
３４は同時にオ／・オフすると仮定すると、ＧＴＯサイ
リスタ冴、３４のオ／・オフによっては電流のア／ノ９
う／スが生じないこととなる。
時刻ｔ３においてＧＴＯサイリスタ２１がオフ状態とな
り、時刻ｔ４においてＧＴＯサイリスタ３１がオン状態
になると、時刻ｔ３と時刻ｔ４の間４はリアクトル４に
は負の電圧が印加されて（第３図（ｆ））励磁電流ｉは
減少する（第３図（ｇ））。
り、時刻ｔ４においてＧＴＯサイリスタ３１がオン状態
になると、時刻ｔ３と時刻ｔ４の間４はリアクトル４に
は負の電圧が印加されて（第３図（ｆ））励磁電流ｉは
減少する（第３図（ｇ））。
時刻ｔ５と時刻ｔ６の間は再び相関リアクトル４に正電
圧が印加さね（第３図（ｆ））、励磁電流ｉが増加する
（第３図（ｇ））。
圧が印加さね（第３図（ｆ））、励磁電流ｉが増加する
（第３図（ｇ））。
以上の様に、−組のＧＴＯサイリスタの一回のオン・オ
フにより励磁電流ｉがΔｉ（第３図（ｇ））だけ一方向
に増加することになり、ＧＴＯサイリスタがオン・オフ
を繰返す度毎にΔｉづつ２ ツ０） イｙＡ −メゾリ
ッジ間の電流がバランスを崩すことになる。
フにより励磁電流ｉがΔｉ（第３図（ｇ））だけ一方向
に増加することになり、ＧＴＯサイリスタがオン・オフ
を繰返す度毎にΔｉづつ２ ツ０） イｙＡ −メゾリ
ッジ間の電流がバランスを崩すことになる。
ここで、イ／／々−夕の出力周波数が高い場合は、負荷
電流Ｉｕが「０」を切る周期が短いので相関リアクトル
４は半サイクル毎にリセットされ、半サイクルの間での
不平衡電流ｉは少ない。半サイクルの間にＮ回ＧＴＯサ
イリスタがオン・オフする場合はＮＸΔｉなる電流が不
平衡電流として流れるが、Δｉは相関リアクトルのイン
ダクタ７スに逆比例するため、相関リアクトルを適当に
選定することにより不平衡電流な極小にすることが可能
である。
電流Ｉｕが「０」を切る周期が短いので相関リアクトル
４は半サイクル毎にリセットされ、半サイクルの間での
不平衡電流ｉは少ない。半サイクルの間にＮ回ＧＴＯサ
イリスタがオン・オフする場合はＮＸΔｉなる電流が不
平衡電流として流れるが、Δｉは相関リアクトルのイン
ダクタ７スに逆比例するため、相関リアクトルを適当に
選定することにより不平衡電流な極小にすることが可能
である。
しかし、インバータの出力周波数が数ヘルツ以下になっ
たり、イ／ノ９−タ出力で交流電動機７を速度「０」ま
で制御する場合、イ／ノ々−タ出力は直流になったり極
低周波になり、不平衡電流ＮＸΔｉのＮは非常に大きく
なり、従って不平衡電流は大きくなる。
たり、イ／ノ９−タ出力で交流電動機７を速度「０」ま
で制御する場合、イ／ノ々−タ出力は直流になったり極
低周波になり、不平衡電流ＮＸΔｉのＮは非常に大きく
なり、従って不平衡電流は大きくなる。
以上から分かる様に、インバータの容鎗な拡大すべく複
数のインバータブリッジを韮列忙接続し各ブリッジの出
力側に接続した相聞リアクトルで各ブリッジ間の電流バ
ランスを改善する従来装置は、極低周波を目的とする場
合には有効でない。
数のインバータブリッジを韮列忙接続し各ブリッジの出
力側に接続した相聞リアクトルで各ブリッジ間の電流バ
ランスを改善する従来装置は、極低周波を目的とする場
合には有効でない。
この発明は、以上の様な従来技術の欠点を除去しようと
して成されたものであり、極低周波を目的とする場合に
も電流／々ランスな改善することのできる電力変換器の
電流制御装置を提供することを目的とする。
して成されたものであり、極低周波を目的とする場合に
も電流／々ランスな改善することのできる電力変換器の
電流制御装置を提供することを目的とする。
この目的を達成するため、この発明によれば、２つのイ
ンノマータ間の不平衡電流を検出し、インバ−タブリッ
ジを駆動する共通の駆動信号から、この信号よりわずか
に幅の異なる信号を用意し、不平衡電流な形成する電流
が少い方のブリッジの駆動信号を電流が大きい方のブリ
ッジの駆動信号よりやや幅の広い駆動信号を与えて電流
ｄう／スな制御する様にする。
ンノマータ間の不平衡電流を検出し、インバ−タブリッ
ジを駆動する共通の駆動信号から、この信号よりわずか
に幅の異なる信号を用意し、不平衡電流な形成する電流
が少い方のブリッジの駆動信号を電流が大きい方のブリ
ッジの駆動信号よりやや幅の広い駆動信号を与えて電流
ｄう／スな制御する様にする。
以下、添付図面に従ってこの発明の詳細な説明する。尚
、各図において同一の符号は同様の対象を示す。
、各図において同一の符号は同様の対象を示す。
徘４図はこの発明の実施例を示すものであり、インバ−
タブリッジは一相分（Ｕ相）を示すと共に、制御回路は
デッドバンド発生回路１１以降な示している。
タブリッジは一相分（Ｕ相）を示すと共に、制御回路は
デッドバンド発生回路１１以降な示している。
同図によれば、第１図の構成に加えて差電流検出器６４
、増幅器６５、し４ル検出器６６ 、６７、及びパルス
幅可変回路ω〜Ｂを具えており、また駆動回路は各ブリ
ッジ毎［２つの駆動回路１２ａ ＊ １２ｂ ；１３ａ
、 １３ｂに分割されている。
、増幅器６５、し４ル検出器６６ 、６７、及びパルス
幅可変回路ω〜Ｂを具えており、また駆動回路は各ブリ
ッジ毎［２つの駆動回路１２ａ ＊ １２ｂ ；１３ａ
、 １３ｂに分割されている。
差電流検出器刺は磁気回路であり、２つのインバータブ
リッジの出力電流１１ ＊ １２０差Δｉ を検出し、
増幅器印で適当なレベルに増幅してレベル検出器６．６
７に送込む。
リッジの出力電流１１ ＊ １２０差Δｉ を検出し、
増幅器印で適当なレベルに増幅してレベル検出器６．６
７に送込む。
レベル検出器６，６７は協働してそれぞれ出力信号「０
」又は「１」を送出するものであり、’１＞’２のとき
は検出器θの出力Ｖ６６＝ １．検出器６７の出力ｖ６
□＝０となり、１１≦１２のときはｖ６６＝ｖ６□＝１
となるものである。
」又は「１」を送出するものであり、’１＞’２のとき
は検出器θの出力Ｖ６６＝ １．検出器６７の出力ｖ６
□＝０となり、１１≦１２のときはｖ６６＝ｖ６□＝１
となるものである。
Ｊルス幅可変回路ω〜Ｂは指令信号ｖ６６、ｖ６□が「
０」のとき入力信号ｖ１□。、■よ、えの持続時間をや
や長ぐするものであり、例えば第５図の様な回路構成と
することができる。
０」のとき入力信号ｖ１□。、■よ、えの持続時間をや
や長ぐするものであり、例えば第５図の様な回路構成と
することができる。
第５図は入力信号ｖ１□。を一方の入力とするオア回路
６０１を有し、他方の入力端は抵抗６０２及びコンデン
サ６０３から成る時定数回路を有し、また指令信号ｖ６
６によって駆動されるスイッチ回路６０．４のスイッチ
手段６０５でこの時定数回路を）々イ）ｅスできる様に
なっている。すなわち、人出信号Ｖ□、。
６０１を有し、他方の入力端は抵抗６０２及びコンデン
サ６０３から成る時定数回路を有し、また指令信号ｖ６
６によって駆動されるスイッチ回路６０．４のスイッチ
手段６０５でこの時定数回路を）々イ）ｅスできる様に
なっている。すなわち、人出信号Ｖ□、。
が第６図（ａ） Ｋ示す様であるとすると、ｖ６６＝０
０ときスイッチ手段６０５は開りており、従って信号ｖ
ｌｌ。は時定数回路の出力端ｖ３で遅り時間Ｔａをもち
（第６１Ｎ（ｂ））、オア回路６０１の出力ｖ６ｏは第
６図（Ｃ）の様になる。また、ｖ６６、＝”のときスイ
ッチ手段６０５は閉じており、入力信号ｖ１□。は時定
数回−をパイＡスするため、オア回路６０１０入力及び
出力に時間差はなくなる（第６図（Ｃ）、（ｄ））。
０ときスイッチ手段６０５は開りており、従って信号ｖ
ｌｌ。は時定数回路の出力端ｖ３で遅り時間Ｔａをもち
（第６１Ｎ（ｂ））、オア回路６０１の出力ｖ６ｏは第
６図（Ｃ）の様になる。また、ｖ６６、＝”のときスイ
ッチ手段６０５は閉じており、入力信号ｖ１□。は時定
数回−をパイＡスするため、オア回路６０１０入力及び
出力に時間差はなくなる（第６図（Ｃ）、（ｄ））。
以上から分かる様に、パルス幅可変回路印＼６３は指令
信号ｖ６６、ｖ６□がｒＯＪである場合ＫＧＴＯサイリ
スタを駆動するパルス幅を時定数回路で定まる時間Ｔａ
（第６図（Ｃ））だけ延長するものである。
信号ｖ６６、ｖ６□がｒＯＪである場合ＫＧＴＯサイリ
スタを駆動するパルス幅を時定数回路で定まる時間Ｔａ
（第６図（Ｃ））だけ延長するものである。
この時間ＴａはＧＴＯサプリスタのターンオフ時間及び
ターンオフ時間のばらつき分を考えればよく、一般に５
μｓｅｃ以下で充分である。
ターンオフ時間のばらつき分を考えればよく、一般に５
μｓｅｃ以下で充分である。
従って、１１＞１２のときは、ｖ６６＝１でありパルス
幅回路ω、６３のパルス幅は信号Ｖ□□１．ｖ１□８と
同じであるが、■６７＝０であるためパルス幅回路６１
゜６２のパルス幅は時間短だけ延長される。すなわち、
ＧＴＯサイリスタ２１ 、３４のオ／時変よりＧＴＯサ
イリスタ３１ 、２４のオフ時間が長くなり、電流ｉ２
が増加する。
幅回路ω、６３のパルス幅は信号Ｖ□□１．ｖ１□８と
同じであるが、■６７＝０であるためパルス幅回路６１
゜６２のパルス幅は時間短だけ延長される。すなわち、
ＧＴＯサイリスタ２１ 、３４のオ／時変よりＧＴＯサ
イリスタ３１ 、２４のオフ時間が長くなり、電流ｉ２
が増加する。
ｉｌ〈１□のときは、以上の全く逆にパルス幅可変回路
６０〜６３が出力信号を送出し、電流１０が増加する様
Ｋ ＧＴＯｆイリスタ２１ 、２４ 、３１ 、３４が
駆動される。
６０〜６３が出力信号を送出し、電流１０が増加する様
Ｋ ＧＴＯｆイリスタ２１ 、２４ 、３１ 、３４が
駆動される。
１１ ”’ １２のときは、レベル検出器６６ 、６７
の出力信号ｖ６６ ＝Ｖ６７ ：１であり各ノＲルス幅
可変回路６０〜６３の出力はＶ□□。” ＩＩＸと同じ
時間幅となり電流ノ々う／スな保持しようとする。
の出力信号ｖ６６ ＝Ｖ６７ ：１であり各ノＲルス幅
可変回路６０〜６３の出力はＶ□□。” ＩＩＸと同じ
時間幅となり電流ノ々う／スな保持しようとする。
以上からも大略明らかであるが、第７図によってこの発
明の実施例をさらに説明する。
明の実施例をさらに説明する。
第７図は第４図において、レベル検出回路６６゜６７の
出力ｖ６６ ” ｖ６７がｖ６６＝■６□＝１であり（
制御していない場合）、ＧＴＯサイリスタ２１はＧＴＯ
サイリスタ３１より早くオン状態となりまた早くオフ状
態となる場合を想定している（第７図（ａ）〜（ｄ））
。
出力ｖ６６ ” ｖ６７がｖ６６＝■６□＝１であり（
制御していない場合）、ＧＴＯサイリスタ２１はＧＴＯ
サイリスタ３１より早くオン状態となりまた早くオフ状
態となる場合を想定している（第７図（ａ）〜（ｄ））
。
また、ＧＴＯサイリスタＵはＧＴＯＴイリスタあより遅
くオン状態となり、また遅くオフ状態となる場合を示し
ている（第７図（ｅ）、（ｆ））。また、負荷は誘導性
であり電流へは第４図で示した方向忙流れているとする
。
くオン状態となり、また遅くオフ状態となる場合を示し
ている（第７図（ｅ）、（ｆ））。また、負荷は誘導性
であり電流へは第４図で示した方向忙流れているとする
。
この場合、電流ＩｕによってＧＴＯサイリスタス。
胸はスイッチスゲに影響を受けず、電流’１ ＠ １２
はそねぞれダイオード４４ 、５４を通って流れ、リア
クトル４０両端での電圧ｖ ｕは第７図（ｇ）に示す様
である。すなわち、 ＧＴＯサイリスタ２１ 、３１の
オ／・オフ時間の差により、平均的には端子ｕ２側が正
になる様に電圧が印加されるため１２ ＞ １１となる
方向に不平衡が生ずる。
はそねぞれダイオード４４ 、５４を通って流れ、リア
クトル４０両端での電圧ｖ ｕは第７図（ｇ）に示す様
である。すなわち、 ＧＴＯサイリスタ２１ 、３１の
オ／・オフ時間の差により、平均的には端子ｕ２側が正
になる様に電圧が印加されるため１２ ＞ １１となる
方向に不平衡が生ずる。
この場合の不平衡を検出し制御する様子°を示すのが第
７図（ｈ）以下である。
７図（ｈ）以下である。
ｉ＞ｉであるので、レベル検出器６６ 、６７の冬山１
＝１である。従って、パルス幅
可変回路印、６３の出力ｖ６ｏ、ｖ６３のパルス幅が第
７図（ａ）、 （ｂ）のパルス幅に比べて広くなる（第
７図（ｈ）、（ｉ））。このため、ＧＴＯサイリスタ２
１．３４のオフ時間がＧＴＯサイリスタ２４ 、３１に
比べて長くなり（第７ｔａ（ｎ〜＆ｎ））、リアクトル
４の端子間電圧ｖｕ□−ｕ１は平均的に負となる（第７
図（ｎ））。すなわち、電流ｉ□が増加する様に作用す
る。
７図（ａ）、 （ｂ）のパルス幅に比べて広くなる（第
７図（ｈ）、（ｉ））。このため、ＧＴＯサイリスタ２
１．３４のオフ時間がＧＴＯサイリスタ２４ 、３１に
比べて長くなり（第７ｔａ（ｎ〜＆ｎ））、リアクトル
４の端子間電圧ｖｕ□−ｕ１は平均的に負となる（第７
図（ｎ））。すなわち、電流ｉ□が増加する様に作用す
る。
ｔｉ ＞ １２の場合及び１１＝１２の場合についても
同様であり、以上の説明から容易に理解できるであろう
。
同様であり、以上の説明から容易に理解できるであろう
。
この発明は、以上の実施側圧限定されることなく各種の
変形が可能であり、例えば差電流検出器６４で直接差電
流右 を検出することなく、電流検出器で電流ｌ□、１
２を検出し増幅器でその差を得てもよい。
変形が可能であり、例えば差電流検出器６４で直接差電
流右 を検出することなく、電流検出器で電流ｌ□、１
２を検出し増幅器でその差を得てもよい。
また、パルス幅可変回路６０〜６３は第５図の様なオア
回路６０１を用いずアンド回路を用いてパルス幅を狭く
する構成することもできる。この場合、レベル検出器部
、６７の出力■６６、ｖ６７を逆に接続する。同様にし
て、パルス幅可変回路６０〜６３はシュミットトリガ回
路等周知のディジタル遅延回路を用いて、完全なディジ
タル構成とすることもできる。
回路６０１を用いずアンド回路を用いてパルス幅を狭く
する構成することもできる。この場合、レベル検出器部
、６７の出力■６６、ｖ６７を逆に接続する。同様にし
て、パルス幅可変回路６０〜６３はシュミットトリガ回
路等周知のディジタル遅延回路を用いて、完全なディジ
タル構成とすることもできる。
更に、相関リアクトルも２個の分離したりアクドルでも
、電気制御圧より電流を平衡させるので、使用可能であ
る。
、電気制御圧より電流を平衡させるので、使用可能であ
る。
レベル検出器部、６７も１個のものとし、零レベルの検
出によって出力ｖ６６、ｖ６７のいずれかなｒｌ、ＨＣ
ｊる様にしてもよい。
出によって出力ｖ６６、ｖ６７のいずれかなｒｌ、ＨＣ
ｊる様にしてもよい。
使用する累ｔの種類、ブリッジの相数、ブリッジの個数
、交流直流等の用途、及び負荷の種類に関係なく、この
発−が適用できるのはもちろんのことである。
、交流直流等の用途、及び負荷の種類に関係なく、この
発−が適用できるのはもちろんのことである。
この発明は、以上の様に構成することＫより、極低周波
を目的とする場合忙も電流ノ々ランスな改善することの
できる簡単な構成の電力変換器の電流制御装置な提供す
ることができる。
を目的とする場合忙も電流ノ々ランスな改善することの
できる簡単な構成の電力変換器の電流制御装置な提供す
ることができる。
第１図は従来装置の系統図、第２図は従来装置の動作を
説明するだめの系統図、第３図は第２図の場合の動作な
説明するためのタイミングチャート、第４図はこの発明
の実施例の系統図、第５１５！Ｊはこの発明の実施例の
要部回路図、第６因は第５図の回路図の動作説明図、第
７図はこの発明の詳細な説明するためのタイミングチャ
ートである。 ｌ・・・直流電源、２．３・・・インパータゾリツジ、
４．５．６・・・相聞リアク）も７・・・交流電動機、
８・・・周波数発生器、９・・・電圧パターン発生器、
１０・・・ＰＷＭ発生器、１１・・・デッドタイム発生
回路、１２、１２ａ 、 １２ｂ 、１３．１３ａ、１
３ｂ・・・駆動回路、２１〜墓、３１翫あ・・・ＧＴＯ
サイリスタ、４１〜４６ 、５１〜５６・・・ダイオー
ド、ω〜Ｂ・・・パルス幅可変回路、（ロ）・・・差電
流検出器、田・・・増幅器、６６．６７・・・レベル検
出器。 出願人代坤人 猪 股 清 児１図 ン 児２図 （９）、 、 ｂｉ 第４区 児５区 莞６図 （ｅ） Ｌ／ｌ；。
説明するだめの系統図、第３図は第２図の場合の動作な
説明するためのタイミングチャート、第４図はこの発明
の実施例の系統図、第５１５！Ｊはこの発明の実施例の
要部回路図、第６因は第５図の回路図の動作説明図、第
７図はこの発明の詳細な説明するためのタイミングチャ
ートである。 ｌ・・・直流電源、２．３・・・インパータゾリツジ、
４．５．６・・・相聞リアク）も７・・・交流電動機、
８・・・周波数発生器、９・・・電圧パターン発生器、
１０・・・ＰＷＭ発生器、１１・・・デッドタイム発生
回路、１２、１２ａ 、 １２ｂ 、１３．１３ａ、１
３ｂ・・・駆動回路、２１〜墓、３１翫あ・・・ＧＴＯ
サイリスタ、４１〜４６ 、５１〜５６・・・ダイオー
ド、ω〜Ｂ・・・パルス幅可変回路、（ロ）・・・差電
流検出器、田・・・増幅器、６６．６７・・・レベル検
出器。 出願人代坤人 猪 股 清 児１図 ン 児２図 （９）、 、 ｂｉ 第４区 児５区 莞６図 （ｅ） Ｌ／ｌ；。
Claims (1)
- 【特許請求の範囲】 １、自己消弧素子を複数直列に接続したアームの中点よ
り出力をとり出すブリ□ッジ型変換器を複数台具え、こ
の各変換器の出力側をリアクトルを介して接続し出力バ
ランス゛をとり負荷に電力を供給する様にした電力変換
器の電流制御装ｆｉ！１．′において、 前記複数台の変換器の出力電流の差を検出しこの出力電
流の大小関係に応じて予め定めた指令信号を形成する差
電流検出回路と、この差電流検出回路の前記指令信号に
基づいて前記累ヲのオン・オフ時間を制御するパルス信
号の幅を一定時間延長し又は短縮して前記出力電流の差
を解消する様にするパルス幅可変回路とを具えたことを
％−とする電力変換器の電流制御装置。５２、特許請求
の範囲第１項記載の装置において、前記パルス信号の一
定時間延長し又は短縮する幅はｉ！ｆＩ配累子のオン・
オフ時間のばらつきに対応する様にすることり特徴とす
る電力変換器の電流制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029848A JPS60174072A (ja) | 1984-02-20 | 1984-02-20 | 電力変換器の電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029848A JPS60174072A (ja) | 1984-02-20 | 1984-02-20 | 電力変換器の電流制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60174072A true JPS60174072A (ja) | 1985-09-07 |
| JPH0419797B2 JPH0419797B2 (ja) | 1992-03-31 |
Family
ID=12287403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029848A Granted JPS60174072A (ja) | 1984-02-20 | 1984-02-20 | 電力変換器の電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174072A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124769A (ja) * | 1986-11-12 | 1988-05-28 | Mitsubishi Electric Corp | 変圧器多重インバータのｐｗｍ方法 |
| JPH02219499A (ja) * | 1989-02-20 | 1990-09-03 | Toshiba Corp | 交流電動機の駆動制御装置 |
-
1984
- 1984-02-20 JP JP59029848A patent/JPS60174072A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124769A (ja) * | 1986-11-12 | 1988-05-28 | Mitsubishi Electric Corp | 変圧器多重インバータのｐｗｍ方法 |
| JPH02219499A (ja) * | 1989-02-20 | 1990-09-03 | Toshiba Corp | 交流電動機の駆動制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0419797B2 (ja) | 1992-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61112583A (ja) | 電力変換装置 | |
| JP6706663B2 (ja) | 勾配電源ドライバー段回路、勾配電源システム及びその制御方法 | |
| JP2016214083A (ja) | 電力変換装置及び電力変換方法 | |
| WO2003005552A1 (fr) | Onduleur | |
| JP4379959B2 (ja) | 系統連系インバータ | |
| JPS59502051A (ja) | デイジタルおよびアナログ制御部と組合わされた大出力、高周波数インバ−タ装置 | |
| JPH03178565A (ja) | インバータ装置 | |
| JPS60174072A (ja) | 電力変換器の電流制御装置 | |
| JPS62503142A (ja) | 比例型ベ−ス駆動回路 | |
| JPS5866584A (ja) | 電流比較形交流電源装置 | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| JPH02206364A (ja) | パルス幅制御方式電力変換装置 | |
| JPS6127989B2 (ja) | ||
| JP3428256B2 (ja) | 誘導電動機の速度制御装置 | |
| JPS5914367A (ja) | インバ−タの並列装置 | |
| JPH09289979A (ja) | 磁気共鳴イメージング装置用電源装置 | |
| JP2913683B2 (ja) | 周波数同調回路 | |
| JPH0337394B2 (ja) | ||
| JPH01303068A (ja) | インバータ装置 | |
| JPS586391B2 (ja) | インバ−タソウチ | |
| JP2661965B2 (ja) | インバータの制御装置 | |
| JP2634043B2 (ja) | インバータの過電流保護回路 | |
| JPH05227756A (ja) | 電流形インバータのスイッチング方法 | |
| JP2002142465A (ja) | 半導体電力変換器 | |
| JPS60261384A (ja) | 交流電動機の制御装置 |