JPH0419797B2 - - Google Patents
Info
- Publication number
- JPH0419797B2 JPH0419797B2 JP59029848A JP2984884A JPH0419797B2 JP H0419797 B2 JPH0419797 B2 JP H0419797B2 JP 59029848 A JP59029848 A JP 59029848A JP 2984884 A JP2984884 A JP 2984884A JP H0419797 B2 JPH0419797 B2 JP H0419797B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- time
- output
- gto
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000016507 interphase Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000005284 excitation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電力変換器の電流制御装置に係り、
特に自己消弧素子を使用した電力変換器の電流制
御装置に関する。
特に自己消弧素子を使用した電力変換器の電流制
御装置に関する。
ゲートターンオフサイリスタ（以下、「GTOサ
イリスタ」とする）などの自己消弧素子を使用し
た電力変換器、例えば自励インバータ（以下、
「インバータ」とする）の容量を拡大する場合、
GTOサイリスタを直接並列に接続する方法と、
第１図に示す様にインバータを相間リアクトルな
どのリアクトルを介して接続しインバータ各相間
の電流バランスを取る方法とがある。
イリスタ」とする）などの自己消弧素子を使用し
た電力変換器、例えば自励インバータ（以下、
「インバータ」とする）の容量を拡大する場合、
GTOサイリスタを直接並列に接続する方法と、
第１図に示す様にインバータを相間リアクトルな
どのリアクトルを介して接続しインバータ各相間
の電流バランスを取る方法とがある。
前者は素子の特性を厳しく選定する必要があ
り、後者は相間リアクトルの作用で電流をバラン
スさせるので素子特性の選定が容易である。
り、後者は相間リアクトルの作用で電流をバラン
スさせるので素子特性の選定が容易である。
第１図の装置は、直流電源１の電力を２つのイ
ンバータブリツジ２，３、及びこれらのブリツジ
２，３の出力側に接続した相間リアクトル４，
５，６を介して交流電動機７に供給している。各
インバータブリツジ２，３は、それぞれGTOサ
イリスタ２１〜２６，３１〜３６及びこれと逆並
列にそれぞれ接続したダイオード４１〜４６，５
１〜５６で構成したアームから成つている。
ンバータブリツジ２，３、及びこれらのブリツジ
２，３の出力側に接続した相間リアクトル４，
５，６を介して交流電動機７に供給している。各
インバータブリツジ２，３は、それぞれGTOサ
イリスタ２１〜２６，３１〜３６及びこれと逆並
列にそれぞれ接続したダイオード４１〜４６，５
１〜５６で構成したアームから成つている。
一方、これらのインバータブリツジ２，３を制
御するための制御装置は、周波数設定器８、電圧
パターン発生器９、PWM発生器１０、デツドタ
イム発生回路１１、及び駆動回路１２，１３を具
えている。
御するための制御装置は、周波数設定器８、電圧
パターン発生器９、PWM発生器１０、デツドタ
イム発生回路１１、及び駆動回路１２，１３を具
えている。
周波数発生器８はインバータの周波数を決める
ものであり、設定周波数に従つて電圧パターン発
生器９がパターン電圧を発生し、これをPWM発
生器１０でパルス幅変調した後、２つのインバー
タブリツジ２，３のGTOサイリスタが同時にオ
ン状態になることを防止するためのタイミングを
とるデツドタイム発生回路１１、及び駆動回路１
２，１３を介して各ブリツジ２，３を駆動する。
ものであり、設定周波数に従つて電圧パターン発
生器９がパターン電圧を発生し、これをPWM発
生器１０でパルス幅変調した後、２つのインバー
タブリツジ２，３のGTOサイリスタが同時にオ
ン状態になることを防止するためのタイミングを
とるデツドタイム発生回路１１、及び駆動回路１
２，１３を介して各ブリツジ２，３を駆動する。
この際、相間リアクトル４，５，６をインバー
タブリツジ２，３の出力側に挿入して、各ブリツ
ジ２，３間の電流バランスをとつて容量拡大を図
つている。
タブリツジ２，３の出力側に挿入して、各ブリツ
ジ２，３間の電流バランスをとつて容量拡大を図
つている。
しかし、この様な相間リアクトル４，５，６を
用いたインバータでも電流のアンバランスが生ず
る不都合がある。以下、これを説明する。
用いたインバータでも電流のアンバランスが生ず
る不都合がある。以下、これを説明する。
インバータブリツジ間の電流アンバランスの主
原因は、(1)GTOサイリスタのターンオン時間の
アンバランス、(2)GTOサイリスタのターンオフ
時間のアンバランス、及び(3)GTOサイリスタや
ダイオードの順方向電圧降下のアンバランスなど
である。この中でGTOサイリスタのターンオフ
時間のアンバランスによる影響が最も大きい。
原因は、(1)GTOサイリスタのターンオン時間の
アンバランス、(2)GTOサイリスタのターンオフ
時間のアンバランス、及び(3)GTOサイリスタや
ダイオードの順方向電圧降下のアンバランスなど
である。この中でGTOサイリスタのターンオフ
時間のアンバランスによる影響が最も大きい。
第２図及び第３図は、第１図のＵ相に関して
GTOサイリスタのターンオン時間及びターンオ
フ時間の差により、インバータブリツジ２，３間
の電流バランスが崩れることを説明するものであ
る。
GTOサイリスタのターンオン時間及びターンオ
フ時間の差により、インバータブリツジ２，３間
の電流バランスが崩れることを説明するものであ
る。
第３図ａ〜ｃは第２図の様な動作状態とするた
めの、PWM発生器１０（第１図）のＵ相信号
V10uと、GTOサイリスタ２１，３１並びにGTO
サイリスタ２４の駆動信号V11u，V11xを示してい
る。この駆動信号V11u，V11xは第１図の駆動回路
１２，１３によつて与えられ、デツドタイム発生
器１１を介しているため、上下のGTOサイリス
タが同時にオン状態とならない様に双方の駆動信
号V11u，V11xがオフ状態となつているデツドタイ
ムtdが設けられている。
めの、PWM発生器１０（第１図）のＵ相信号
V10uと、GTOサイリスタ２１，３１並びにGTO
サイリスタ２４の駆動信号V11u，V11xを示してい
る。この駆動信号V11u，V11xは第１図の駆動回路
１２，１３によつて与えられ、デツドタイム発生
器１１を介しているため、上下のGTOサイリス
タが同時にオン状態とならない様に双方の駆動信
号V11u，V11xがオフ状態となつているデツドタイ
ムtdが設けられている。
この様な駆動信号V11u，V11xにより、時刻t1で
GTOサイリスタ２１がオフ状態に転換し、また
時刻t2でGTOサイリスタ３１がオフ状態に転換
する場合を考える。この様な場合、一般的に、
GTOサイリスタのオフ時間は10〜20μsあり、そ
のばらつきも数μsになる。これに対して、オン時
間は数μsであるので、そのばらつきは1μs程度で
あり、オフ時間におけるばらつきが大きい。
GTOサイリスタ２１がオフ状態に転換し、また
時刻t2でGTOサイリスタ３１がオフ状態に転換
する場合を考える。この様な場合、一般的に、
GTOサイリスタのオフ時間は10〜20μsあり、そ
のばらつきも数μsになる。これに対して、オン時
間は数μsであるので、そのばらつきは1μs程度で
あり、オフ時間におけるばらつきが大きい。
ここで、不平衡電流ｉは第２図の様に流れてお
り、負荷電流Iuも図面中の矢印の方向に流れてい
るとする。
り、負荷電流Iuも図面中の矢印の方向に流れてい
るとする。
時刻t1でGTOサイリスタ２１がオフ状態にな
ると、GTOサイリスタ２１を流れる電流i1は、
負荷側のインダクタンスの作用により、ダイオー
ド４４の通つて流れ続ける。この瞬間、相間リア
クトル４の両端u1，u2には直流電源１の電圧が印
加され（第３図ｆ）、リアクトル４の励磁電流ｉ
は第３図ｇの様に増加する。
ると、GTOサイリスタ２１を流れる電流i1は、
負荷側のインダクタンスの作用により、ダイオー
ド４４の通つて流れ続ける。この瞬間、相間リア
クトル４の両端u1，u2には直流電源１の電圧が印
加され（第３図ｆ）、リアクトル４の励磁電流ｉ
は第３図ｇの様に増加する。
次の時刻t2でGTOサイリスタ３１がオフ状態
になると、GTOサイリスタ３１に流れていた電
流i2はダイオード５４を通つて流れる様になり、
相間リアクトル４の端子u1，u2は同電位となり
（従つて、Vu2-u1＝０）、励磁電流ｉは増加を止め
る。
になると、GTOサイリスタ３１に流れていた電
流i2はダイオード５４を通つて流れる様になり、
相間リアクトル４の端子u1，u2は同電位となり
（従つて、Vu2-u1＝０）、励磁電流ｉは増加を止め
る。
ここで、説明を簡単にするため、GTOサイリ
スタ２４，３４は同時にオン・オフすると仮定す
ると、GTOサイリスタ２４，３４のオン・オフ
によつては電流のアンバランスが生じないことと
なる。
スタ２４，３４は同時にオン・オフすると仮定す
ると、GTOサイリスタ２４，３４のオン・オフ
によつては電流のアンバランスが生じないことと
なる。
時刻t3においてGTOサイリスタ２１がオン状
態となり、時刻t4においてGTOサイリスタ３１
がオン状態になると、時刻t3と時刻t4の間はリア
クトル４には負の電圧が印加されて（第３図ｆ）
励磁電流ｉは減少する（第３図ｇ）。
態となり、時刻t4においてGTOサイリスタ３１
がオン状態になると、時刻t3と時刻t4の間はリア
クトル４には負の電圧が印加されて（第３図ｆ）
励磁電流ｉは減少する（第３図ｇ）。
時刻t5と時刻t6の間は再び相間リアクトル４に
正電圧が印加され（第３図ｆ）、励磁電流ｉが増
加する（第３図ｇ）。
正電圧が印加され（第３図ｆ）、励磁電流ｉが増
加する（第３図ｇ）。
以上の様に、一組のGTOサイリスタの一回の
オン・オフにより励磁電流ｉがΔi（第３図ｇ）だ
け一方向に増加することになり、GTOサイリス
タがオン・オフを繰返す度毎にΔiづつ２つのイ
ンバータブリツジ間の電流がバランスを崩すこと
になる。
オン・オフにより励磁電流ｉがΔi（第３図ｇ）だ
け一方向に増加することになり、GTOサイリス
タがオン・オフを繰返す度毎にΔiづつ２つのイ
ンバータブリツジ間の電流がバランスを崩すこと
になる。
ここで、インバータの出力周波数が高い場合
は、負荷電流Iuが「０」を切る周期が短いので相
間リアクトル４は半サイクル毎にリセツトされ、
半サイクルの間での不平衡電流ｉは少ない。半サ
イクルの間にＮ回GTOサイリスタがオン・オフ
する場合はＮ×Δiなる電流が不平衡電流として
流れるが、Δiは相間リアクトルのインダクタン
スに逆比例するため、相間リアクトルを適当に選
定することにより不平衡電流を極小にすることが
可能である。
は、負荷電流Iuが「０」を切る周期が短いので相
間リアクトル４は半サイクル毎にリセツトされ、
半サイクルの間での不平衡電流ｉは少ない。半サ
イクルの間にＮ回GTOサイリスタがオン・オフ
する場合はＮ×Δiなる電流が不平衡電流として
流れるが、Δiは相間リアクトルのインダクタン
スに逆比例するため、相間リアクトルを適当に選
定することにより不平衡電流を極小にすることが
可能である。
しかし、インバータの出力周波数が数ヘルツ以
下になつたり、インバータ出力で交流電動機７を
速度「０」まで制御する場合、インバータ出力は
直流になつたり極低周波になり、不平衡電流Ｎ×
ΔiのＮは非常に大きくなり、従つて不平衡電流
は大きくなる。
下になつたり、インバータ出力で交流電動機７を
速度「０」まで制御する場合、インバータ出力は
直流になつたり極低周波になり、不平衡電流Ｎ×
ΔiのＮは非常に大きくなり、従つて不平衡電流
は大きくなる。
以上から分かる様に、インバータの容量を拡大
すべく複数のインバータブリツジを並列に接続し
各ブリツジの出力側に接続した相間リアクトルで
各ブリツジ間の電流バランスを改善する従来装置
は、極低周波を目的とする場合には有効でない。
すべく複数のインバータブリツジを並列に接続し
各ブリツジの出力側に接続した相間リアクトルで
各ブリツジ間の電流バランスを改善する従来装置
は、極低周波を目的とする場合には有効でない。
この発明は、以上の様な従来技術の欠点を除去
しようとして成されたものであり、極低周波を目
的とする場合にも電流バランスを改善することの
できる電力変換器の電流制御装置を提供すること
を目的とする。
しようとして成されたものであり、極低周波を目
的とする場合にも電流バランスを改善することの
できる電力変換器の電流制御装置を提供すること
を目的とする。
この目的を達成するため、この発明によれば、
２つインバータ間の不平衡電流を検出し、インバ
ータブリツジを駆動する共通の駆動信号から、こ
の信号よりわずかに幅の異なる信号を用意し、不
平衡電流を形成する電流が少い方のブリツジの駆
動信号を電流が大きい方のブリツジの駆動信号よ
りやや幅の広い駆動信号を与えて電流バランスを
制御する様にする。
２つインバータ間の不平衡電流を検出し、インバ
ータブリツジを駆動する共通の駆動信号から、こ
の信号よりわずかに幅の異なる信号を用意し、不
平衡電流を形成する電流が少い方のブリツジの駆
動信号を電流が大きい方のブリツジの駆動信号よ
りやや幅の広い駆動信号を与えて電流バランスを
制御する様にする。
以下、添付図面に従つてこの発明の実施例を説
明する。尚、各図において同一の符号は同様の対
象を示す。
明する。尚、各図において同一の符号は同様の対
象を示す。
第４図はこの発明の実施例を示すものであり、
インバータブリツジは一相分（Ｕ相）を示すと共
に、制御回路はデツドバンド発生回路１１以降を
示している。
インバータブリツジは一相分（Ｕ相）を示すと共
に、制御回路はデツドバンド発生回路１１以降を
示している。
同図によれば、第１図の構成に加えて差電流検
出器６４、増幅器６５、レベル検出器６６，６
７、及びパルス幅可変回路６０〜６３を具えてお
り、また駆動回路は各ブリツジ毎に２つの駆動回
路１２ａ，１２ｂ；１３ａ，１３ｂに分割されて
いる。
出器６４、増幅器６５、レベル検出器６６，６
７、及びパルス幅可変回路６０〜６３を具えてお
り、また駆動回路は各ブリツジ毎に２つの駆動回
路１２ａ，１２ｂ；１３ａ，１３ｂに分割されて
いる。
差電流検出器６４は磁気回路であり、２つのイ
ンバータブリツジの出力電流i1，i2の差Δiを検出
し、増幅器６５で適当なレベルに増幅してレベル
検出器６６，６７に送込む。
ンバータブリツジの出力電流i1，i2の差Δiを検出
し、増幅器６５で適当なレベルに増幅してレベル
検出器６６，６７に送込む。
レベル検出器６６，６７は協働してそれぞれ出
力信号「０」又は「１」を送出するものであり、
i1＞i2のときは検出器６６の出力V66＝１、検出器
67の出力V67＝０となり、i1＜i2のときはV66＝
０、V67＝１となるものである。
力信号「０」又は「１」を送出するものであり、
i1＞i2のときは検出器６６の出力V66＝１、検出器
67の出力V67＝０となり、i1＜i2のときはV66＝
０、V67＝１となるものである。
パルス幅可変回路６０〜６３は指令信号V66，
V67が「０」のとき入力信号V11u，V11xの持続時
間をやや長くするものであり、例えば第５図の様
な回路構成とすることができる。
V67が「０」のとき入力信号V11u，V11xの持続時
間をやや長くするものであり、例えば第５図の様
な回路構成とすることができる。
第５図は入力信号V11uを一方の入力とするオア
回路６０１を有し、他方の入力端は抵抗６０２及
びコンデンサ６０３から成る時定数回路を有し、
また指令信号V66によつて駆動されるスイツチ回
路６０４のスイツチ手段６０５でこの時定数回路
をバイパスできる様になつている。すなわち、入
出信号V11uが第６図ａに示す様であるとすると、
V66＝０のときスイツチ手段６０５は開いてお
り、従つて信号V11uは時定数回路の出力端Vaで
遅れ時間T〓をもち（第６図ｂ）、オア回路６０１
の出力V60は第６図ｃの様になる。また、V66＝
１のときスイツチ手段６０５は閉じており、入力
信号V11uは時定数回路をバイパスするため、オア
回路６０１の入力及び出力に時間差はなくなる
（第６図ｃ，ｄ）。
回路６０１を有し、他方の入力端は抵抗６０２及
びコンデンサ６０３から成る時定数回路を有し、
また指令信号V66によつて駆動されるスイツチ回
路６０４のスイツチ手段６０５でこの時定数回路
をバイパスできる様になつている。すなわち、入
出信号V11uが第６図ａに示す様であるとすると、
V66＝０のときスイツチ手段６０５は開いてお
り、従つて信号V11uは時定数回路の出力端Vaで
遅れ時間T〓をもち（第６図ｂ）、オア回路６０１
の出力V60は第６図ｃの様になる。また、V66＝
１のときスイツチ手段６０５は閉じており、入力
信号V11uは時定数回路をバイパスするため、オア
回路６０１の入力及び出力に時間差はなくなる
（第６図ｃ，ｄ）。
以上から分かる様に、パルス幅可変回路６０〜
６３は指令信号V66，V67が「０」である場合に
GTOサイリスタを駆動するパルス幅を時定数回
路で定まる時間T〓（第６図ｃ）だけ延長するもの
である。この時間T〓はGTOサイリスタのターン
オン時間及びターンオフ時間のばらつき分を考え
ればよく、一般に5μsec以下で充分である。
６３は指令信号V66，V67が「０」である場合に
GTOサイリスタを駆動するパルス幅を時定数回
路で定まる時間T〓（第６図ｃ）だけ延長するもの
である。この時間T〓はGTOサイリスタのターン
オン時間及びターンオフ時間のばらつき分を考え
ればよく、一般に5μsec以下で充分である。
従つて、i1＞i2のときは、V66＝１でありパルス
幅回路６０，６３のパルス幅は信号V11u，V11xと
同じであるが、V67＝０であるためパルス幅回路
６１，６２のパルス幅は時間T〓だけ延長される。
すなわち、GTOサイリスタ２１，３４のオン時
度よりGTOサイリスタ３１，３４のオン時間が
長くなり、電流i2が増加する。
幅回路６０，６３のパルス幅は信号V11u，V11xと
同じであるが、V67＝０であるためパルス幅回路
６１，６２のパルス幅は時間T〓だけ延長される。
すなわち、GTOサイリスタ２１，３４のオン時
度よりGTOサイリスタ３１，３４のオン時間が
長くなり、電流i2が増加する。
i1＜i2のときは、以上の全く逆にパルス幅可変
回路６０〜６３が出力信号を送出し、電流i1が増
加する様にGTOサイリスタ２１，２４，３１，
３４が駆動される。
回路６０〜６３が出力信号を送出し、電流i1が増
加する様にGTOサイリスタ２１，２４，３１，
３４が駆動される。
i1＝i2のときは、レベル検出器６６，６７の出
力信号V66＝V67＝１であり各パルス幅可変回路
６０〜６３の出力はV11u，V11xと同じ時間幅とな
り電流バランスを保持しようとする。
力信号V66＝V67＝１であり各パルス幅可変回路
６０〜６３の出力はV11u，V11xと同じ時間幅とな
り電流バランスを保持しようとする。
以上からも大略明らかであるが、第７図によつ
てこの発明の実施例をさらに説明する。
てこの発明の実施例をさらに説明する。
第７図は第４図において、レベル検出回路６
６，６７の出力V66，V67がV66＝V67＝１であり
（制御していない場合）、GTOサイリスタ２１は
GTOサイリスタ３１より早くオン状態となりま
た早くオフ状態となる場合を想定している（第７
図ａ〜ｄ）。また、GTOサイリスタ２４はGTO
サイリスタ３４より遅くオン状態となり、また遅
くオフ状態となる場合を示している（第７図ｅ，
ｆ）。また、負荷は誘導性であり電流Iuは第４図
で示した方向に流れているとする。
６，６７の出力V66，V67がV66＝V67＝１であり
（制御していない場合）、GTOサイリスタ２１は
GTOサイリスタ３１より早くオン状態となりま
た早くオフ状態となる場合を想定している（第７
図ａ〜ｄ）。また、GTOサイリスタ２４はGTO
サイリスタ３４より遅くオン状態となり、また遅
くオフ状態となる場合を示している（第７図ｅ，
ｆ）。また、負荷は誘導性であり電流Iuは第４図
で示した方向に流れているとする。
この場合、電流IuによつてGTOサイリスタ２
４，３４はスイツチングに影響を受けず、電流
i1，i2はそれぞれダイオード４４，５４を通つて
流れ、リアクトル４の両端での電圧Vu2-u1は第７
図ｇに示す様である。すなわち、GTOサイリス
タ２１，３１のオン・オフ時間の差により、平均
的には端子u2側が正になる様に電圧が印加される
ためi2＞i1となる方向に不平衡が生ずる。
４，３４はスイツチングに影響を受けず、電流
i1，i2はそれぞれダイオード４４，５４を通つて
流れ、リアクトル４の両端での電圧Vu2-u1は第７
図ｇに示す様である。すなわち、GTOサイリス
タ２１，３１のオン・オフ時間の差により、平均
的には端子u2側が正になる様に電圧が印加される
ためi2＞i1となる方向に不平衡が生ずる。
この場合の不平衡を検出し制御する様子を示す
のが第７図ｈ以下である。
のが第７図ｈ以下である。
i2＞i1であるので、レベル検出器６６，６７の
各出力はV66＝０，V67＝１である。従つて、パ
ルス幅可変回路６０，６３の出力V60，V63のパ
ルス幅が第７図ａ，ｂのパルス幅に比べて広くな
る（第７図ｈ，ｉ）。このため、GTOサイリスタ
２１，３４のオン時間がGTOサイリスタ２４，
３１に比べて長くなり（第７図ｊ〜ｍ）、リアク
トル４の端子間電圧Vu2-u1は平均的に負となる
（第７図ｎ）。すなわち、電流i1が増加する様に作
用する。
各出力はV66＝０，V67＝１である。従つて、パ
ルス幅可変回路６０，６３の出力V60，V63のパ
ルス幅が第７図ａ，ｂのパルス幅に比べて広くな
る（第７図ｈ，ｉ）。このため、GTOサイリスタ
２１，３４のオン時間がGTOサイリスタ２４，
３１に比べて長くなり（第７図ｊ〜ｍ）、リアク
トル４の端子間電圧Vu2-u1は平均的に負となる
（第７図ｎ）。すなわち、電流i1が増加する様に作
用する。
i1＞i2の場合及びi1＝i2の場合についても同様で
あり、以上の説明から容易に理解できるであろ
う。
あり、以上の説明から容易に理解できるであろ
う。
この発明は、以上の実施例に限定されることな
く各種の変形が可能であり、例えば差電流検出器
６４で直接差電流Δiを検出することなく、電流
検出器で電流i1，i2を検出し増幅器でその差を得
てもよい。
く各種の変形が可能であり、例えば差電流検出器
６４で直接差電流Δiを検出することなく、電流
検出器で電流i1，i2を検出し増幅器でその差を得
てもよい。
また、パルス幅可変回路６０〜６３は第５図の
様なオア回路６０１を用いずアンド回路を用いて
パルス幅を狭くする構成することもできる。この
場合、レベル検出器６６，６７の出力V66，V67
を逆に接続する。同様にして、パルス幅可変回路
６０〜６３はシユミツトトリガ回路等周知のデイ
ジタル遅延回路を用いて、完全なデイジタル構成
とすることもできる。
様なオア回路６０１を用いずアンド回路を用いて
パルス幅を狭くする構成することもできる。この
場合、レベル検出器６６，６７の出力V66，V67
を逆に接続する。同様にして、パルス幅可変回路
６０〜６３はシユミツトトリガ回路等周知のデイ
ジタル遅延回路を用いて、完全なデイジタル構成
とすることもできる。
更に、相間リアクトルも２個の分離したリアク
トルでも、電気制御により電流を平衡させるの
で、使用可能である。
トルでも、電気制御により電流を平衡させるの
で、使用可能である。
レベル検出器６６，６７も１個のものとし、零
レベルの検出によつて出力V66，V67のいずれか
を「１」にする様にしてもよい。
レベルの検出によつて出力V66，V67のいずれか
を「１」にする様にしてもよい。
使用する素子の種類、ブリツジの相数、ブリツ
ジの個数、交流直流等の用途、及び負荷の種類に
関係なく、この発明が適用できるのはもちろんの
ことである。
ジの個数、交流直流等の用途、及び負荷の種類に
関係なく、この発明が適用できるのはもちろんの
ことである。
この発明は、以上の様に構成することにより、
極低周波を目的とする場合にも電流バランスを改
善することのできる簡単な構成の電力変換器の電
流制御装置を提供することができる。
極低周波を目的とする場合にも電流バランスを改
善することのできる簡単な構成の電力変換器の電
流制御装置を提供することができる。
第１図は従来装置の系統図、第２図は従来装置
の動作を説明するための系統図、第３図は第２図
の場合の動作を説明するためのタイミングチヤー
ト、第４図はこの発明の実施例の系統図、第５図
はこの発明の実施例の要部回路図、第６図は第５
図の回路図の動作説明図、第７図はこの発明の動
作を説明するためのタイミングチヤートである。 １……直流電源、２，３……インバータブリツ
ジ、４，５，６……相間リアクトル、７……交流
電動機、８……周波数発生器、９……電圧パター
ン発生器、１０……PWM発生器、１１……デツ
ドタイム発生回路、１２，１２ａ，１２ｂ，１
３，１３ａ，１３ｂ……駆動回路、２１〜２６，
３１〜３６……GTOサイリスタ、４１〜４６，
５１〜５６……ダイオード、６０〜６３……パル
ス幅可変回路、６４……差電流検出器、６５……
増幅器、６６，６７……レベル検出器。
の動作を説明するための系統図、第３図は第２図
の場合の動作を説明するためのタイミングチヤー
ト、第４図はこの発明の実施例の系統図、第５図
はこの発明の実施例の要部回路図、第６図は第５
図の回路図の動作説明図、第７図はこの発明の動
作を説明するためのタイミングチヤートである。 １……直流電源、２，３……インバータブリツ
ジ、４，５，６……相間リアクトル、７……交流
電動機、８……周波数発生器、９……電圧パター
ン発生器、１０……PWM発生器、１１……デツ
ドタイム発生回路、１２，１２ａ，１２ｂ，１
３，１３ａ，１３ｂ……駆動回路、２１〜２６，
３１〜３６……GTOサイリスタ、４１〜４６，
５１〜５６……ダイオード、６０〜６３……パル
ス幅可変回路、６４……差電流検出器、６５……
増幅器、６６，６７……レベル検出器。
Claims (1)
- 【特許請求の範囲】 １ 自己消弧素子を複数直列に接続したアームの
中点より出力をとり出すブリツジ型変換器を複数
台具え、この各変換器の出力側をリアクトルを介
して接続し出力バランスをとり負荷に電力を供給
する様にした電力変換器の電流制御装置におい
て、 前記複数台の変換器の出力電流の差を検出しこ
の出力電流の大小関係に応じて予め定めた指令信
号を形成する差電流検出回路と、この差電流検出
回路の前記指令信号に基づいて前記素子のオン・
オフ時間を制御するパルス信号の幅を一定時間延
長し又は短縮して前記出力電流の差を解消する様
にするパルス幅可変回路とを具えたことを特徴と
する電力変換器の電流制御装置。 ２ 特許請求の範囲第１項記載の装置において、
前記パルス信号の一定時間延長し又は短縮する幅
は前記素子のオン・オフ時間のばらつきに対応す
る様にすることを特徴とする電力変換器の電流制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029848A JPS60174072A (ja) | 1984-02-20 | 1984-02-20 | 電力変換器の電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029848A JPS60174072A (ja) | 1984-02-20 | 1984-02-20 | 電力変換器の電流制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60174072A JPS60174072A (ja) | 1985-09-07 |
| JPH0419797B2 true JPH0419797B2 (ja) | 1992-03-31 |
Family
ID=12287403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029848A Granted JPS60174072A (ja) | 1984-02-20 | 1984-02-20 | 電力変換器の電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174072A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2561918B2 (ja) * | 1986-11-12 | 1996-12-11 | 三菱電機株式会社 | 変圧器多重インバータのｐｗｍ方法 |
| JPH02219499A (ja) * | 1989-02-20 | 1990-09-03 | Toshiba Corp | 交流電動機の駆動制御装置 |
-
1984
- 1984-02-20 JP JP59029848A patent/JPS60174072A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60174072A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0373693B1 (en) | Generator of drive signals for transistors connected in a half-bridge configuration | |
| JPS61112583A (ja) | 電力変換装置 | |
| KR910009762B1 (ko) | Pwm 제어형 전력변환기의 제어장치 | |
| US4555608A (en) | Inverter device for induction heating | |
| JPH0419797B2 (ja) | ||
| JPS62503142A (ja) | 比例型ベ−ス駆動回路 | |
| JPH07115768A (ja) | 共振形コンバータ | |
| JPS646630B2 (ja) | ||
| US4486824A (en) | PWM Converter with control circuit responsive to minimum holding current | |
| JPH02146963A (ja) | 電圧型ｐｗｍインバータの制御装置 | |
| JPS5815492A (ja) | パルス幅制御変換器の制御方法 | |
| JPS6127989B2 (ja) | ||
| EP0253432B1 (en) | Energy converter | |
| JPH04289781A (ja) | パルス幅変調制御インバータの制御回路 | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JP4375506B2 (ja) | インバータ装置およびその電流制限方法 | |
| JPS62290361A (ja) | パルス幅変調制御インバ−タの制御方式 | |
| JPS5914367A (ja) | インバ−タの並列装置 | |
| JP2913683B2 (ja) | 周波数同調回路 | |
| JP2634043B2 (ja) | インバータの過電流保護回路 | |
| JPS596583B2 (ja) | 電力変換装置 | |
| JPS586391B2 (ja) | インバ−タソウチ | |
| JP2002300782A (ja) | 多重インバータ装置およびその制御方法 | |
| JPH05137365A (ja) | 直流制動方式 | |
| JP2661965B2 (ja) | インバータの制御装置 |