JP4375506B2 - インバータ装置およびその電流制限方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調（以降ＰＷＭ）制御によってモータの駆動を行うインバータ装置およびその電流制限方法に関する。
【０００２】
【従来の技術】
交流モータを駆動制御する装置として、ＰＷＭ制御により交流モータを駆動制御するインバータ装置が用いられる。図３は、従来のインバータ装置のインバータ部の構成を示す等価回路図である。図３に示すように、インバータ装置のインバータ部は、直流電圧Ｖが印加される正極側の端子と負極側の端子との間に６つの半導体スイッチング素子である絶縁ゲート形バイポーラトランジスタ（以降ＩＧＢＴ）と６つのダイオードとを接続することによって構成されている。正極側の端子にはＩＧＢＴ１〜３のコレクタが接続されている。そして、ＩＧＢＴ１〜３のコレクタには、それぞれダイオード７〜９のカソードが接続され、ＩＧＢＴ１〜３のエミッタにはそれぞれダイオード７〜９のアノードが接続されている。また、負極側の端子にはＩＧＢＴ４〜６のエミッタが接続されている。そして、ＩＧＢＴ４〜６のコレクタには、それぞれダイオード１０〜１２のカソードが接続され、ＩＧＢＴ４〜６のエミッタにはそれぞれダイオード１０〜１２のアノードが接続されている。そして、ＩＧＢＴ１〜３のエミッタはそれぞれＩＧＢＴ４〜６のコレクタと接続され、その３つの接続点がそれぞれ誘導モータ１７の３相に接続されている。
【０００３】
誘導モータ（ＩＭ）１７を駆動する場合、インバータ装置は一定のサイクルでオンオフを繰り返すキャリア信号（５０％デユーティ）を基本として、上位装置から発せられる電圧指令とキャリア信号に同期する三角波とを比較してキャリア信号の幅を変調したゲート信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗを作成する。ゲート信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／ＷはそれぞれＩＧＢＴ１〜６のゲートに入力され、ＩＧＢＴ１〜６がオンオフされることによって誘導モータ１７が駆動される。
【０００４】
インバータ装置では、過大な電流が流れて内部のスイッチング素子が破壊されないように、モータに流れる電流が制限される必要がある。誘導モータ１７に流れる電流を制限するための方法がいくつか考え出されている。例えば、正極側のＩＧＢＴ１〜３をすべてオンまたはすべてオフさせ、すべての負極側のＩＧＢＴ４〜６を正極側のＩＧＢＴ１〜３と逆の状態にすることによって、誘導モータ１７の各相間の電位差を０とし、誘導モータ１７に流れる電流が小さくなるようにインバータを動作させる方法がある。図３に示すように、誘導モータ１７を駆動する場合、ＩＧＢＴ１、ＩＧＢＴ６がオンとなっているタイミングでは、ＩＧＢＴ１およびＩＧＢＴ６を通過する電流ｉ₁が流れる。しかし、電流を制限する必要が生じ、正極側のＩＧＢＴ１〜３をオン、負極側のＩＧＢＴ４〜６をオフとすると、ＩＧＢＴ１を通過する電流は、ダイオード９とＩＧＢＴ１を流れる電流ｉ₂となる。このような電流ｉ₂は、インバータ部の内部を還流する電流であり、このような還流電流を発生させるインバータの動作モードを還流モードと称している。
【０００５】
図４は、インバータ装置の全体の構成を示す等価回路図である。図４に示すように、従来のインバータ装置は３相交流電源１３から供給される交流電圧を直流電圧に変換するコンバータ部１４と、コンバータ部１４で変換された直流電圧を平滑化するコンデンサ１５と、半導体スイッチング素子である６つのＩＧＢＴおよび６つのダイオードから構成され誘導モータ１７を駆動するインバータ部２４と、インバータ部２４を駆動するゲートドライブ回路２３と、ゲートドライブ回路２３を介して各ＩＧＢＴ１〜６にゲート信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗを供給する正弦波ＰＷＭ制御器２２と、誘導モータ１７に流れる電流を検出する変流器１６と、変流器１６によって検出された電流の電流値を演算する電流検出演算器１８と、比較器１９、２０、２１と、可変抵抗器ＲＨと、固定抵抗器Ｒ１〜Ｒ３とから構成される。
【０００６】
ゲートドライブ回路２３は６つの出力端子を有し、６つの出力端子からゲート信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗが出力されてインバータ部２４のＩＧＢＴ１〜６の各ゲートにそれぞれ入力される。正弦波ＰＷＭ制御器２２は、上位装置（不図示）から発せられた電圧指令と一定の周期でオンオフを繰り返すキャリア信号に同期する三角波とを比較してＰＷＭパルスを生成し、ゲート信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗを出力する。可変抵抗器ＲＨと、固定抵抗器Ｒ１、Ｒ３とはそれぞれ直列にこの順番で接続されている。固定抵抗器Ｒ１に接続されていない可変抵抗器ＲＨの一端には電圧Ｖ_Cが印加されており、固定抵抗器Ｒ１に接続されていない固定抵抗器Ｒ３の一端は接地されている。可変抵抗器ＲＨは抵抗上を摺動する１つの可動端子を備えており、その可動端子は比較器１９の１つの入力に接続されている。また、比較器２１の１つの入力端子が固定抵抗器Ｒ１、Ｒ３の間に接続されている。
【０００７】
一方、誘導モータ１７に流れる電流は変流器１６によって検出され、電流検出演算器１８からその電流の大きさに比例した電圧が出力される。その電圧は、比較器１９、２１に入力される。比較器１９は、誘導モータ１７を流れる電流の大きさに比例する電圧値が可変抵抗器の浮動端子における電圧値を上回った場合、過電流検出信号ＯＣを発生させる。比較器２１は、誘導モータ１７を流れる電流の大きさに比例する電圧値が固定抵抗器Ｒ１、Ｒ３間における電圧値を越えた場合に、還流モードの電流制限検出信号ＣＬＡ１を発生させる。
【０００８】
上述のような回路構成にすることによって、インバータ装置は、誘導モータ１７に流れる電流を制限するために、まず、還流モードによる電流制限を行い、誘導モータ１７に流れる電流の大きさが、インバータ装置全体を停止させなければならないレベルになったときは過電流検出信号ＯＣを発生させ、インバータ装置全体を停止させるようにすることができる。
【０００９】
次に、還流モードによる電流制限を行う場合の従来のインバータ装置の動作について図５を参照して説明する。図５は、従来のインバータ装置の動作を示すタイムチャートである。図５のタイムチャートは、上から順にキャリア信号Ｆｃ、ＩＧＢＴ１へ入力されるゲート信号Ｕ、ＩＧＢＴ４へ入力されるゲート信号／Ｕ、ＩＧＢＴ２へ入力されるゲート信号Ｖ、ＩＧＢＴ５へ入力されるゲート信号／Ｖ、ＩＧＢＴ３へ入力されるゲート信号Ｗ、ＩＧＢＴ６へ入力されるゲート信号／Ｗ、電流制限検出信号ＣＬＡ１の変動の様子を示している。
【００１０】
図５に示すように、キャリア信号Ｆｃは一定の周期でオンオフを繰り返しており、そのデユーティ比は５０％である。時刻ｔ₁において、比較器２１から還流モードの電流制限検出信号ＣＬＡ１がオンとなった場合、正極側のＩＧＢＴ１〜３はすべてオフとし、負極側のＩＧＢＴ４〜６はすべてオンとしなければならない。時刻ｔ₁において、ＩＧＢＴ１、３へ入力されるゲート信号Ｕ、Ｗはオンとなっているためオフされ、ＩＧＢＴ４、６へ入力されるゲート信号／Ｖ、／Ｗはオフとなっているためオンされる。この電流制限は、時間ａほど続けられ、キャリア信号Ｆｃの周期の後半では解除され、インバータ部２４は通常のＰＷＭ制御の状態に復帰する。
【００１１】
さらに時刻ｔ₂において、再び電流制限検出信号ＣＬＡ１がオンになった場合、正極側のＩＧＢＴ１〜３はすべてオフとされ、負極側のＩＧＢＴ４〜６はすべてオンとされる。この電流制限は、時間ｂほど続けられ、次のキャリア周期では解除され、インバータ部２４は通常のＰＷＭ制御の状態に復帰する。
【００１２】
時刻ｔ₁において行われる電流制限は、元々ＰＷＭ制御されたパルス信号の幅をさらに変調したものであり、電流制限を行った場合のＩＧＢＴ１〜６のスイッチングの回数は、電流制限を行わない場合と同じである。しかし、時刻ｔ₂において行われる電流制限では、余分なスイッチング動作がＩＧＢＴ１、３とＩＧＢＴ４、６で行われることになる。また、上述のような従来のインバータ装置では、還流モードによる電流制限を行う場合に、常に正極側のＩＧＢＴ１〜３をオンするため、ＩＧＢＴ１〜３に還流電流によって発生する負荷が集中する。
【００１３】
【発明が解決しようとする課題】
上述のような従来のインバータ装置では、還流モードによる電流制限を行う場合において２つの問題点を有している。
【００１４】
（１）キャリア信号の１周期内における電流制限の必要が生じるタイミングによっては、半導体スイッチング素子のスイッチングの回数が増え、半導体スイッチング素子のスイッチング負荷が増大する。
【００１５】
（２）電流制限を行う場合に、常に正極側の半導体スイッチング素子か負極側の半導体スイッチング素子のいずれか一方をオンするため、オンする方の半導体スイッチング素子に還流電流によって発生する負荷が集中してしまう。
【００１６】
本発明は、余分なスイッチングを行うことなく、還流電流による負荷が一部の半導体スイッチング素子に集中することなく電流制限を行うことができるインバータ装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、交流を直流に変換するコンバータと、該コンバータの正極側にコレクタが接続された第１の半導体スイッチング素子とカソードが該第１の半導体スイッチング素子のコレクタに接続されアノードが前記第１の半導体スイッチング素子のエミッタに接続された第１のダイオードと前記コンバータの負極側にエミッタが接続された第２の半導体スイッチング素子とカソードが該第２の半導体スイッチング素子のコレクタに接続されアノードが前記第２の半導体スイッチング素子のエミッタに接続された第２のダイオードと前記第１の半導体スイッチング素子のエミッタおよび該第２の半導体スイッチング素子のコレクタをモータの各相の入力端子に接続する出力端子とをモータの各相毎に備えるインバータ部と、
前記モータに流れる電流値を検出する電流検出手段と、
該電流検出手段が検出した電流値が所定の値を越えた場合に電流制限検出信号をオンする比較手段と、
上位装置から発せられる電圧指令と一定の周期でオンオフを繰り返す基準信号に同期する三角波とを比較して前記第１の半導体スイッチング素子および前記第２のスイッチング素子をそれぞれオンオフしてＰＷＭ制御を行い前記電流制限検出信号がオンとなった場合に前記第１の半導体スイッチング素子をすべてオンかすべてオフかのいずれか一方の状態とし、すべての前記第２の半導体スイッチング素子を前記第１の半導体スイッチング素子とは逆の状態とするＰＷＭ制御手段とをさらに備えるインバータ装置において、
前記ＰＷＭ制御手段は、前記電流制限を行おうとする場合、前記基準信号の１周期を等分割する２つの期間のうちの前記第１の半導体スイッチング素子がオンで始まる期間では前記第１の半導体スイッチング素子をオフするとともに前記第２の半導体スイッチング素子をオンし、
前記基準信号の１周期を等分割する２つの期間のうちの前記第１のスイッチング素子がオフで始まる期間では前記第１のスイッチング素子をオンするとともに前記第２の半導体スイッチング素子をオフすることを特徴とする。
【００１８】
本発明のインバータ装置では、電流制限を行うタイミングが基準信号の１周期の前半であるか後半であるかにより、オンする半導体スイッチング素子を第１の半導体スイッチング素子とするか第２の半導体スイッチング素子とするかを切換えることによって、本来ＰＷＭ制御によってその期間内で行われる半導体スイッチング素子のスイッチング動作のオンオフの向きと同じ向きに半導体スイッチング素子のスイッチング動作を行うことができるため、余分なスイッチングを行うことなく、電流制限を行うことができる。
【００１９】
また、電流制限を行うタイミングが基準信号の１周期の前半であるか後半であるかにより、オンする半導体スイッチング素子を第１の半導体スイッチング素子とするか第２の半導体スイッチング素子とするかを切換えることによって、電流制限を行うタイミングに応じて還流電流が流れる半導体スイッチング素子が変わるため、還流電流による負荷が一部の半導体スイッチング素子に集中することなく電流制限を行うことができる。
【００２０】
【発明の実施の形態】
次に、本発明の一実施形態のインバータ装置について図面を参照して詳細に説明する。全図において、同一の符号がつけられている構成要素は、すべて同一のものを示す。
【００２１】
本実施形態のインバータ装置では、正弦波ＰＷＭ制御器の構成および動作が図４に示す従来のインバータ装置の正弦波ＰＷＭ制御器２２の構成および動作と異なる。図１は、本実施形態のインバータ装置における正弦波ＰＷＭ制御器の構成を示す等価回路図である。図１では、説明を簡略するためにＩＧＢＴ１およびＩＧＢＴ４を制御する部分だけが図示されている。その他のＩＧＢＴ２およびＩＧＢＴ５、ＩＧＢＴ３およびＩＧＢＴ６を制御するための回路構成は、図１と全く同様の回路構成となっているため、それらについては説明を省略する。図１に示すように、本実施形態のインバータ装置における正弦波ＰＷＭ制御器は、ＰＷＭ波形生成回路２４と、選択回路２５と、リセットセット（以降 ＲＳ）フリップフロップ回路２６と、微分器２７と、ゲイン２８とから構成される。
【００２２】
ＰＷＭ波形生成回路２４は、上位装置（不図示）から発せられる電圧指令とキャリア信号Ｆｃに同期した三角波とを比較して、ＩＧＢＴ１およびＩＧＢＴ４のゲートに入力されるゲート信号Ｕ、／Ｕを生成して出力する。
【００２３】
微分器２７は、キャリア信号Ｆｃを入力とする。微分器２７の出力は、キャリア信号Ｆｃがオフからオンまたはオンからオフに切り替わる毎にオンとなる。
【００２４】
ＲＳフリップフロップ回路２６は、電流制限検出信号ＣＬＡ１をセット端子Ｓに入力し、微分器２７の出力をリセット端子Ｒに入力する。したがって、ＲＳフリップフロップ回路２６の出力端子Ｑから出力される出力信号は、電流制限検出信号ＣＬＡ１が入力される度にオンとなり、キャリア信号Ｆｃが切り替わる度にオフとなる。
【００２５】
選択回路２５は、入力端子Ａ０、Ｂ０、Ａ１、Ｂ１、ＳＥＬを備え、出力端子Ｙ０、Ｙ１を備える。入力端子Ａ０、Ａ１には、ＰＷＭ波形生成回路２４から出力されたゲート信号Ｕ、／Ｕがそれぞれ入力される。入力端子Ｂ０には、キャリア信号Ｆｃが入力され、入力端子Ｂ１には、キャリア信号Ｆｃを反転した信号が入力される。入力端子ＳＥＬには、ＲＳフリップフロップ回路２６の出力が入力される。選択回路２５は、入力端子ＳＥＬから入力した信号がオフの場合、入力端子Ａ０、Ａ１から入力した信号をそのまま出力端子Ｙ０、Ｙ１に出力する。また、選択回路２５は、入力端子ＳＥＬから入力した信号がオンの場合、入力端子Ｂ０、Ｂ１から入力した信号を出力端子Ｙ０、Ｙ１に出力する。出力端子Ｙ０、Ｙ１からの出力は、オンディレイ回路２８を介してゲートドライブ回路２３へに出力される。
【００２６】
本実施形態のインバータ装置では、上述のような選択回路２５を備えることによって、還流モードによる電流制限を行う場合に、キャリア信号Ｆｃの周期の前半と後半で正極側と負極側のゲート信号の動作を切換えることができる。
【００２７】
次に、本実施形態のインバータ装置の動作について図２を参照して説明する。図２は、本実施形態のインバータ装置の電流制限を行う場合の動作を示すタイミングチャートである。図２のタイムチャートは、上から順にキャリア信号ＦＣ、ＩＧＢＴ１へ入力されるゲート信号Ｕ、ＩＧＢＴ４へ入力されるゲート信号／Ｕ、ＩＧＢＴ２へ入力されるゲート信号Ｖ、ＩＧＢＴ５へ入力されるゲート信号／Ｖ、ＩＧＢＴ３へ入力されるゲート信号Ｗ、ＩＧＢＴ６へ入力されるゲート信号／Ｗ、電流制限検出信号ＣＬＡ１の変動の様子を示している。
【００２８】
図２に示すように、キャリア信号Ｆｃは一定の周期でオンオフを繰り返しており、デユーティ比は５０％である。時刻ｔ１において電流制限信号ＣＬＡ１がオンとなったときに、時刻ｔ１はキャリア周期の前半期にあたるので、正極側のＩＧＢＴ１〜３へ入力される信号Ｕ、Ｖ、Ｗはオフされ、負極側のＩＧＢＴ４〜６へ入力される信号／Ｕ、／Ｖ、／Ｗはオンされる。この電流制限は、時間ａほど続けられ、キャリア信号Ｆｃの周期の後半では電流制限は解除され、インバータ装置は通常のＰＷＭ制御の状態に復帰する。
【００２９】
それに対し、時刻ｔ２において電流制限信号ＣＬＡ１がオンとなったときに、時刻ｔ２はキャリア周期の後半期にあたるので、正極側のＩＧＢＴ１〜３へ入力される信号Ｕ〜Ｗはオンされ、負極側のＩＧＢＴ４〜６へ入力される信号／Ｕ〜／Ｗはオフされる。この電流制限は時間ａほど続けられ、キャリア信号Ｆｃの次の周期では電流制限は解除され、インバータ装置は通常のＰＷＭ制御の状態に復帰する。
【００３０】
本実施形態のインバータ装置では、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオンで始まる前半部では、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフされ、負極側のＩＧＢＴのゲート信号／Ｕ〜／Ｗがオンされる。さらに、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフで始まる後半部では、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオンされ、負極側のＩＧＢＴのゲート信号／Ｕ〜／Ｗがオフされる。したがって、電流制限を行う場合と行わない場合でＩＧＢＴ１〜６をスイッチングする回数は同じになる。
【００３１】
上述のように、本実施形態のインバータ装置では、図１に示すような正弦波ＰＷＭ制御器を備え、還流モードによる電流制限を行う場合に、電流制限を行うタイミングがキャリア信号Ｆｃの１周期の前半であるか後半であるかにより、オンするＩＧＢＴをＩＧＢＴ１〜３とするかＩＧＢＴ４〜６とするかを切換えることによって、本来ＰＷＭ制御によってその期間内で行われるＩＧＢＴ１〜６のスイッチング動作のオンオフの向きと同じ向きにＩＧＢＴ１〜６のスイッチング動作を行うことができるため、余分なスイッチングを行うことなく電流制限を行うことができる。
【００３２】
また、電流制限を行うタイミングがキャリア信号Ｆｃの１周期の前半であるか後半であるかにより、オンするＩＧＢＴをＩＧＢＴ１〜３とするかＩＧＢＴ４〜６とするかを切換えることによって、電流制限を行うタイミングに応じて還流電流が流れるＩＧＢＴが変わるため、還流電流による負荷が一部のＩＧＢＴに集中することなく電流制限を行うことができる。
【００３３】
【発明の効果】
以上説明したように、本発明のインバータ装置では、還流モードによる電流制限を行う場合に、電流制限を行うタイミングがキャリア周期の前半であるか後半であるかにより、オンする半導体スイッチング素子を正極側とするか負極側とするかを切換えることによって、本来ＰＷＭ制御によってその期間内で行われる半導体スイッチング素子のスイッチング動作のオンオフの向きと同じ向きに半導体スイッチング素子のスイッチング動作を行うことができるため、余分なスイッチングを行うことなく電流制限を行うことができる。
【００３４】
また、電流制限を行うタイミングがキャリア周期の前半であるか後半であるかにより、オンする半導体スイッチング素子を正極側とするか負極側とするかを切換えることによって、電流制限を行うタイミングに応じて還流電流が流れるＩＧＢＴが変わるため、還流電流による負荷が一部の半導体スイッチング素子に集中することなく電流制限を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のインバータ装置における正弦波ＰＷＭ制御器の構成を示す等価回路図である。
【図２】本発明の一実施形態のインバータ装置の動作を示すタイミングチャートである。
【図３】従来のインバータ装置のインバータ部の構成を示す等価回路図である。
【図４】従来のインバータ装置の全体の構成を示す等価回路図である。
【図５】従来のインバータ装置の動作を示すタイミングチャートである。
【符号の説明】
１、２、３、４、５、６ ＩＧＢＴ
７、８、９、１０、１１、１２ ダイオード
１４ コンバータ
１５ コンデンサ
１６ 変流器
１７ 誘導モータ
１８ 電流検出演算器
１９、２１ 比較器
２２ 正弦波ＰＷＭ制御器
２３ ゲートドライブ回路
２４ ＰＷＭ波形生成回路
２５ 選択回路
２６ ＲＳフリップフロップ回路
２７ 微分器
２８ オンディレイ回路
Ｆｃ キャリア信号
Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗ ゲート信号
ＣＬＡ１ 電流制限検出信号
ＯＣ 過電流検出信号
ＲＨ 可変抵抗器
Ｒ１、Ｒ３ 固定抵抗器

Claims (3)

1. 交流を直流に変換するコンバータと、
   該コンバータの正極側にコレクタが接続された第１の半導体スイッチング素子とカソードが該第１の半導体スイッチング素子のコレクタに接続されアノードが前記第１の半導体スイッチング素子のエミッタに接続された第１のダイオードと前記コンバータの負極側にエミッタが接続された第２の半導体スイッチング素子とカソードが該第２の半導体スイッチング素子のコレクタに接続されアノードが前記第２の半導体スイッチング素子のエミッタに接続された第２のダイオードと前記第１の半導体スイッチング素子のエミッタおよび該第２の半導体スイッチング素子のコレクタをモータの各相の入力端子に接続する出力端子とをモータの各相毎に備えるインバータ部と、
   前記モータに流れる電流値を検出する電流検出手段と、
   該電流検出手段が検出した電流値が所定の値を越えた場合に電流制限検出信号をオンする比較手段と、
   上位装置から発せられる電圧指令と一定の周期でオンオフを繰り返す基準信号に同期する三角波とを比較して前記第１の半導体スイッチング素子および前記第２のスイッチング素子をそれぞれオンオフしてＰＷＭ制御を行い前記電流制限検出信号がオンとなった場合に前記第１の半導体スイッチング素子をすべてオンかすべてオフかのいずれか一方の状態とし、すべての前記第２の半導体スイッチング素子を前記第１の半導体スイッチング素子とは逆の状態とするＰＷＭ制御手段とを備えるインバータ装置において、
   前記ＰＷＭ制御手段は、前記電流制限を行おうとする場合、前記基準信号の１周期を等分割する２つの期間のうちの前記第１の半導体スイッチング素子がオンで始まる期間では前記第１の半導体スイッチング素子をオフするとともに前記第２の半導体スイッチング素子をオンし、前記基準信号の１周期を等分割する２つの期間のうちの前記第１のスイッチング素子がオフで始まる期間では前記第１のスイッチング素子をオンするとともに前記第２の半導体スイッチング素子をオフすることを特徴とするインバータ装置。
2. 前記ＰＷＭ制御手段は、前記ＰＷＭ制御を行って前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子のゲートに入力するゲート信号を出力するＰＷＭ波形生成手段と、
   前記基準信号を微分する微分器と、
   前記電流制限検出信号と該微分器からの出力信号を入力とするリセットセットフリップフロップ回路と、
   前記ゲート信号と前記基準信号と該リセットセットフリップフロップ回路からの出力信号とを入力とし該セットリセットフリップフロップ回路からの出力がオンとなった場合前記第１のスイッチング素子へ出力する信号を前記ゲート信号から前記基準信号に切り替えるとともに前記第２のスイッチング素子へ出力する信号を前記ゲート信号から前記基準信号を反転した信号に切り替える選択回路とを備える請求項１に記載のインバータ装置。
3. 交流を直流に変換するコンバータと、該コンバータの正極側にコレクタが接続された第１の半導体スイッチング素子とカソードが該第１の半導体スイッチング素子のコレクタに接続されアノードが前記第１の半導体スイッチング素子のエミッタに接続された第１のダイオードと前記コンバータの負極側にエミッタが接続された第２の半導体スイッチング素子とカソードが該第２の半導体スイッチング素子のコレクタに接続されアノードが前記第２の半導体スイッチング素子のエミッタに接続された第２のダイオードと前記第１の半導体スイッチング素子のエミッタおよび該第２の半導体スイッチング素子のコレクタをモータの各相の入力端子に接続する出力端子とを該モータの各相毎に備えるインバータ部と、モータに流れる電流を検出する電流検出手段と、該電流検出手段が検出した電流値が所定の値を越えた場合に電流制限検出信号をオンする比較手段と、上位装置からもたらされる電圧指令と一定の周期でオンオフを繰り返す基準信号に同期する三角波とを比較して前記第１の半導体スイッチング素子および前記第２のスイッチング素子をそれぞれオンオフしてＰＷＭ制御を行い前記電流制限検出信号がオンとなった場合に前記第１の半導体スイッチング素子をすべてオンかオフかのいずれか一方の状態とし、前記第２の半導体スイッチング素子を前記第１の半導体スイッチング素子とは逆の状態とするＰＷＭ制御手段とをさらに備えるインバータ装置においてモータに流れる電流を制限するインバータ装置の電流制限方法であって、
   電流制限を行おうとする場合、前記基準信号の１周期を等分割する２つの期間のうちの前記第１の半導体スイッチング素子がオンで始まる期間では前記第１の半導体スイッチング素子をオフするとともに前記第２の半導体スイッチング素子をオンし、
   前記基準信号の１周期を等分割する２つの期間のうちの前記第１のスイッチング素子がオフで始まる期間では前記第１のスイッチング素子をオンするとともに前記第２の半導体スイッチング素子をオフするインバータ装置の電流制限方法。

Images