JP2001161074A - インバータ装置およびその電流制限方法 - Google Patents
インバータ装置およびその電流制限方法Info
- Publication number
- JP2001161074A JP2001161074A JP34033099A JP34033099A JP2001161074A JP 2001161074 A JP2001161074 A JP 2001161074A JP 34033099 A JP34033099 A JP 34033099A JP 34033099 A JP34033099 A JP 34033099A JP 2001161074 A JP2001161074 A JP 2001161074A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- semiconductor switching
- current
- turned
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 余分なスイッチングを行うことなく、還流電
流による負荷が一部の半導体スイッチング素子に集中す
ることのないように電流制限を行う。 【解決手段】 還流モードによる電流制限を行う場合
に、正極側のＩＧＢＴをオンとするか負極側のＩＧＢＴ
のオンとするかがキャリア信号Ｆｃの１周期の前半部と
後半部とで切り換えられる。すなわち、正極側のＩＧＢ
Ｔのゲート信号Ｕ〜Ｗがオンで始まる前半部では、正極
側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフされ、負極側の
ＩＧＢＴのゲート信号／Ｕ〜／Ｗがオンされる。さら
に、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフで始ま
る後半部では、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗが
オンされ、負極側のＩＧＢＴのゲート信号／Ｕ〜／Ｗが
オフされる。
流による負荷が一部の半導体スイッチング素子に集中す
ることのないように電流制限を行う。 【解決手段】 還流モードによる電流制限を行う場合
に、正極側のＩＧＢＴをオンとするか負極側のＩＧＢＴ
のオンとするかがキャリア信号Ｆｃの１周期の前半部と
後半部とで切り換えられる。すなわち、正極側のＩＧＢ
Ｔのゲート信号Ｕ〜Ｗがオンで始まる前半部では、正極
側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフされ、負極側の
ＩＧＢＴのゲート信号／Ｕ〜／Ｗがオンされる。さら
に、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフで始ま
る後半部では、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗが
オンされ、負極側のＩＧＢＴのゲート信号／Ｕ〜／Ｗが
オフされる。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス幅変調（以
降ＰＷＭ）制御によってモータの駆動を行うインバータ
装置およびその電流制限方法に関する。
降ＰＷＭ）制御によってモータの駆動を行うインバータ
装置およびその電流制限方法に関する。
【０００２】
【従来の技術】交流モータを駆動制御する装置として、
ＰＷＭ制御により交流モータを駆動制御するインバータ
装置が用いられる。図３は、従来のインバータ装置のイ
ンバータ部の構成を示す等価回路図である。図３に示す
ように、インバータ装置のインバータ部は、直流電圧Ｖ
が印加される正極側の端子と負極側の端子との間に６つ
の半導体スイッチング素子である絶縁ゲート形バイポー
ラトランジスタ（以降ＩＧＢＴ）と６つのダイオードと
を接続することによって構成されている。正極側の端子
にはＩＧＢＴ１〜３のコレクタが接続されている。そし
て、ＩＧＢＴ１〜３のコレクタには、それぞれダイオー
ド７〜９のカソードが接続され、ＩＧＢＴ１〜３のエミ
ッタにはそれぞれダイオード７〜９のアノードが接続さ
れている。また、負極側の端子にはＩＧＢＴ４〜６のエ
ミッタが接続されている。そして、ＩＧＢＴ４〜６のコ
レクタには、それぞれダイオード１０〜１２のカソード
が接続され、ＩＧＢＴ４〜６のエミッタにはそれぞれダ
イオード１０〜１２のアノードが接続されている。そし
て、ＩＧＢＴ１〜３のエミッタはそれぞれＩＧＢＴ４〜
６のコレクタと接続され、その３つの接続点がそれぞれ
誘導モータ１７の３相に接続されている。
ＰＷＭ制御により交流モータを駆動制御するインバータ
装置が用いられる。図３は、従来のインバータ装置のイ
ンバータ部の構成を示す等価回路図である。図３に示す
ように、インバータ装置のインバータ部は、直流電圧Ｖ
が印加される正極側の端子と負極側の端子との間に６つ
の半導体スイッチング素子である絶縁ゲート形バイポー
ラトランジスタ（以降ＩＧＢＴ）と６つのダイオードと
を接続することによって構成されている。正極側の端子
にはＩＧＢＴ１〜３のコレクタが接続されている。そし
て、ＩＧＢＴ１〜３のコレクタには、それぞれダイオー
ド７〜９のカソードが接続され、ＩＧＢＴ１〜３のエミ
ッタにはそれぞれダイオード７〜９のアノードが接続さ
れている。また、負極側の端子にはＩＧＢＴ４〜６のエ
ミッタが接続されている。そして、ＩＧＢＴ４〜６のコ
レクタには、それぞれダイオード１０〜１２のカソード
が接続され、ＩＧＢＴ４〜６のエミッタにはそれぞれダ
イオード１０〜１２のアノードが接続されている。そし
て、ＩＧＢＴ１〜３のエミッタはそれぞれＩＧＢＴ４〜
６のコレクタと接続され、その３つの接続点がそれぞれ
誘導モータ１７の３相に接続されている。
【０００３】誘導モータ（ＩＭ）１７を駆動する場合、
インバータ装置は一定のサイクルでオンオフを繰り返す
キャリア信号（５０％デユーティ）を基本として、上位
装置から発せられる電圧指令とキャリア信号に同期する
三角波とを比較してキャリア信号の幅を変調したゲート
信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗを作成する。ゲート
信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／ＷはそれぞれＩＧＢＴ
１〜６のゲートに入力され、ＩＧＢＴ１〜６がオンオフ
されることによって誘導モータ１７が駆動される。
インバータ装置は一定のサイクルでオンオフを繰り返す
キャリア信号（５０％デユーティ）を基本として、上位
装置から発せられる電圧指令とキャリア信号に同期する
三角波とを比較してキャリア信号の幅を変調したゲート
信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗを作成する。ゲート
信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／ＷはそれぞれＩＧＢＴ
１〜６のゲートに入力され、ＩＧＢＴ１〜６がオンオフ
されることによって誘導モータ１７が駆動される。
【０００４】インバータ装置では、過大な電流が流れて
内部のスイッチング素子が破壊されないように、モータ
に流れる電流が制限される必要がある。誘導モータ１７
に流れる電流を制限するための方法がいくつか考え出さ
れている。例えば、正極側のＩＧＢＴ１〜３をすべてオ
ンまたはすべてオフさせ、すべての負極側のＩＧＢＴ４
〜６を正極側のＩＧＢＴ１〜３と逆の状態にすることに
よって、誘導モータ１７の各相間の電位差を０とし、誘
導モータ１７に流れる電流が小さくなるようにインバー
タを動作させる方法がある。図３に示すように、誘導モ
ータ１７を駆動する場合、ＩＧＢＴ１、ＩＧＢＴ６がオ
ンとなっているタイミングでは、ＩＧＢＴ１およびＩＧ
ＢＴ６を通過する電流ｉ1が流れる。しかし、電流を制
限する必要が生じ、正極側のＩＧＢＴ１〜３をオン、負
極側のＩＧＢＴ４〜６をオフとすると、ＩＧＢＴ１を通
過する電流は、ダイオード９とＩＧＢＴ１を流れる電流
ｉ 2となる。このような電流ｉ2は、インバータ部の内部
を還流する電流であり、このような還流電流を発生させ
るインバータの動作モードを還流モードと称している。
内部のスイッチング素子が破壊されないように、モータ
に流れる電流が制限される必要がある。誘導モータ１７
に流れる電流を制限するための方法がいくつか考え出さ
れている。例えば、正極側のＩＧＢＴ１〜３をすべてオ
ンまたはすべてオフさせ、すべての負極側のＩＧＢＴ４
〜６を正極側のＩＧＢＴ１〜３と逆の状態にすることに
よって、誘導モータ１７の各相間の電位差を０とし、誘
導モータ１７に流れる電流が小さくなるようにインバー
タを動作させる方法がある。図３に示すように、誘導モ
ータ１７を駆動する場合、ＩＧＢＴ１、ＩＧＢＴ６がオ
ンとなっているタイミングでは、ＩＧＢＴ１およびＩＧ
ＢＴ６を通過する電流ｉ1が流れる。しかし、電流を制
限する必要が生じ、正極側のＩＧＢＴ１〜３をオン、負
極側のＩＧＢＴ４〜６をオフとすると、ＩＧＢＴ１を通
過する電流は、ダイオード９とＩＧＢＴ１を流れる電流
ｉ 2となる。このような電流ｉ2は、インバータ部の内部
を還流する電流であり、このような還流電流を発生させ
るインバータの動作モードを還流モードと称している。
【０００５】図４は、インバータ装置の全体の構成を示
す等価回路図である。図４に示すように、従来のインバ
ータ装置は３相交流電源１３から供給される交流電圧を
直流電圧に変換するコンバータ部１４と、コンバータ部
１４で変換された直流電圧を平滑化するコンデンサ１５
と、半導体スイッチング素子である６つのＩＧＢＴおよ
び６つのダイオードから構成され誘導モータ１７を駆動
するインバータ部２４と、インバータ部２４を駆動する
ゲートドライブ回路２３と、ゲートドライブ回路２３を
介して各ＩＧＢＴ１〜６にゲート信号Ｕ、Ｖ、Ｗ、／
Ｕ、／Ｖ、／Ｗを供給する正弦波ＰＷＭ制御器２２と、
誘導モータ１７に流れる電流を検出する変流器１６と、
変流器１６によって検出された電流の電流値を演算する
電流検出演算器１８と、比較器１９、２０、２１と、可
変抵抗器ＲＨと、固定抵抗器Ｒ１〜Ｒ３とから構成され
る。
す等価回路図である。図４に示すように、従来のインバ
ータ装置は３相交流電源１３から供給される交流電圧を
直流電圧に変換するコンバータ部１４と、コンバータ部
１４で変換された直流電圧を平滑化するコンデンサ１５
と、半導体スイッチング素子である６つのＩＧＢＴおよ
び６つのダイオードから構成され誘導モータ１７を駆動
するインバータ部２４と、インバータ部２４を駆動する
ゲートドライブ回路２３と、ゲートドライブ回路２３を
介して各ＩＧＢＴ１〜６にゲート信号Ｕ、Ｖ、Ｗ、／
Ｕ、／Ｖ、／Ｗを供給する正弦波ＰＷＭ制御器２２と、
誘導モータ１７に流れる電流を検出する変流器１６と、
変流器１６によって検出された電流の電流値を演算する
電流検出演算器１８と、比較器１９、２０、２１と、可
変抵抗器ＲＨと、固定抵抗器Ｒ１〜Ｒ３とから構成され
る。
【０００６】ゲートドライブ回路２３は６つの出力端子
を有し、６つの出力端子からゲート信号Ｕ、Ｖ、Ｗ、／
Ｕ、／Ｖ、／Ｗが出力されてインバータ部２４のＩＧＢ
Ｔ１〜６の各ゲートにそれぞれ入力される。正弦波ＰＷ
Ｍ制御器２２は、上位装置（不図示）から発せられた電
圧指令と一定の周期でオンオフを繰り返すキャリア信号
に同期する三角波とを比較してＰＷＭパルスを生成し、
ゲート信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗを出力する。
可変抵抗器ＲＨと、固定抵抗器Ｒ１、Ｒ３とはそれぞれ
直列にこの順番で接続されている。固定抵抗器Ｒ１に接
続されていない可変抵抗器ＲＨの一端には電圧ＶCが印
加されており、固定抵抗器Ｒ１に接続されていない固定
抵抗器Ｒ３の一端は接地されている。可変抵抗器ＲＨは
抵抗上を摺動する１つの可動端子を備えており、その可
動端子は比較器１９の１つの入力に接続されている。ま
た、比較器２１の１つの入力端子が固定抵抗器Ｒ１、Ｒ
３の間に接続されている。
を有し、６つの出力端子からゲート信号Ｕ、Ｖ、Ｗ、／
Ｕ、／Ｖ、／Ｗが出力されてインバータ部２４のＩＧＢ
Ｔ１〜６の各ゲートにそれぞれ入力される。正弦波ＰＷ
Ｍ制御器２２は、上位装置（不図示）から発せられた電
圧指令と一定の周期でオンオフを繰り返すキャリア信号
に同期する三角波とを比較してＰＷＭパルスを生成し、
ゲート信号Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗを出力する。
可変抵抗器ＲＨと、固定抵抗器Ｒ１、Ｒ３とはそれぞれ
直列にこの順番で接続されている。固定抵抗器Ｒ１に接
続されていない可変抵抗器ＲＨの一端には電圧ＶCが印
加されており、固定抵抗器Ｒ１に接続されていない固定
抵抗器Ｒ３の一端は接地されている。可変抵抗器ＲＨは
抵抗上を摺動する１つの可動端子を備えており、その可
動端子は比較器１９の１つの入力に接続されている。ま
た、比較器２１の１つの入力端子が固定抵抗器Ｒ１、Ｒ
３の間に接続されている。
【０００７】一方、誘導モータ１７に流れる電流は変流
器１６によって検出され、電流検出演算器１８からその
電流の大きさに比例した電圧が出力される。その電圧
は、比較器１９、２１に入力される。比較器１９は、誘
導モータ１７を流れる電流の大きさに比例する電圧値が
可変抵抗器の浮動端子における電圧値を上回った場合、
過電流検出信号ＯＣを発生させる。比較器２１は、誘導
モータ１７を流れる電流の大きさに比例する電圧値が固
定抵抗器Ｒ１、Ｒ３間における電圧値を越えた場合に、
還流モードの電流制限検出信号ＣＬＡ１を発生させる。
器１６によって検出され、電流検出演算器１８からその
電流の大きさに比例した電圧が出力される。その電圧
は、比較器１９、２１に入力される。比較器１９は、誘
導モータ１７を流れる電流の大きさに比例する電圧値が
可変抵抗器の浮動端子における電圧値を上回った場合、
過電流検出信号ＯＣを発生させる。比較器２１は、誘導
モータ１７を流れる電流の大きさに比例する電圧値が固
定抵抗器Ｒ１、Ｒ３間における電圧値を越えた場合に、
還流モードの電流制限検出信号ＣＬＡ１を発生させる。
【０００８】上述のような回路構成にすることによっ
て、インバータ装置は、誘導モータ１７に流れる電流を
制限するために、まず、還流モードによる電流制限を行
い、誘導モータ１７に流れる電流の大きさが、インバー
タ装置全体を停止させなければならないレベルになった
ときは過電流検出信号ＯＣを発生させ、インバータ装置
全体を停止させるようにすることができる。
て、インバータ装置は、誘導モータ１７に流れる電流を
制限するために、まず、還流モードによる電流制限を行
い、誘導モータ１７に流れる電流の大きさが、インバー
タ装置全体を停止させなければならないレベルになった
ときは過電流検出信号ＯＣを発生させ、インバータ装置
全体を停止させるようにすることができる。
【０００９】次に、還流モードによる電流制限を行う場
合の従来のインバータ装置の動作について図５を参照し
て説明する。図５は、従来のインバータ装置の動作を示
すタイムチャートである。図５のタイムチャートは、上
から順にキャリア信号Ｆｃ、ＩＧＢＴ１へ入力されるゲ
ート信号Ｕ、ＩＧＢＴ４へ入力されるゲート信号／Ｕ、
ＩＧＢＴ２へ入力されるゲート信号Ｖ、ＩＧＢＴ５へ入
力されるゲート信号／Ｖ、ＩＧＢＴ３へ入力されるゲー
ト信号Ｗ、ＩＧＢＴ６へ入力されるゲート信号／Ｗ、電
流制限検出信号ＣＬＡ１の変動の様子を示している。
合の従来のインバータ装置の動作について図５を参照し
て説明する。図５は、従来のインバータ装置の動作を示
すタイムチャートである。図５のタイムチャートは、上
から順にキャリア信号Ｆｃ、ＩＧＢＴ１へ入力されるゲ
ート信号Ｕ、ＩＧＢＴ４へ入力されるゲート信号／Ｕ、
ＩＧＢＴ２へ入力されるゲート信号Ｖ、ＩＧＢＴ５へ入
力されるゲート信号／Ｖ、ＩＧＢＴ３へ入力されるゲー
ト信号Ｗ、ＩＧＢＴ６へ入力されるゲート信号／Ｗ、電
流制限検出信号ＣＬＡ１の変動の様子を示している。
【００１０】図５に示すように、キャリア信号Ｆｃは一
定の周期でオンオフを繰り返しており、そのデユーティ
比は５０％である。時刻ｔ1において、比較器２１から
還流モードの電流制限検出信号ＣＬＡ１がオンとなった
場合、正極側のＩＧＢＴ１〜３はすべてオフとし、負極
側のＩＧＢＴ４〜６はすべてオンとしなければならな
い。時刻ｔ1において、ＩＧＢＴ１、３へ入力されるゲ
ート信号Ｕ、Ｗはオンとなっているためオフされ、ＩＧ
ＢＴ４、６へ入力されるゲート信号／Ｖ、／Ｗはオフと
なっているためオンされる。この電流制限は、時間ａほ
ど続けられ、キャリア信号Ｆｃの周期の後半では解除さ
れ、インバータ部２４は通常のＰＷＭ制御の状態に復帰
する。
定の周期でオンオフを繰り返しており、そのデユーティ
比は５０％である。時刻ｔ1において、比較器２１から
還流モードの電流制限検出信号ＣＬＡ１がオンとなった
場合、正極側のＩＧＢＴ１〜３はすべてオフとし、負極
側のＩＧＢＴ４〜６はすべてオンとしなければならな
い。時刻ｔ1において、ＩＧＢＴ１、３へ入力されるゲ
ート信号Ｕ、Ｗはオンとなっているためオフされ、ＩＧ
ＢＴ４、６へ入力されるゲート信号／Ｖ、／Ｗはオフと
なっているためオンされる。この電流制限は、時間ａほ
ど続けられ、キャリア信号Ｆｃの周期の後半では解除さ
れ、インバータ部２４は通常のＰＷＭ制御の状態に復帰
する。
【００１１】さらに時刻ｔ2において、再び電流制限検
出信号ＣＬＡ１がオンになった場合、正極側のＩＧＢＴ
１〜３はすべてオフとされ、負極側のＩＧＢＴ４〜６は
すべてオンとされる。この電流制限は、時間ｂほど続け
られ、次のキャリア周期では解除され、インバータ部２
４は通常のＰＷＭ制御の状態に復帰する。
出信号ＣＬＡ１がオンになった場合、正極側のＩＧＢＴ
１〜３はすべてオフとされ、負極側のＩＧＢＴ４〜６は
すべてオンとされる。この電流制限は、時間ｂほど続け
られ、次のキャリア周期では解除され、インバータ部２
４は通常のＰＷＭ制御の状態に復帰する。
【００１２】時刻ｔ1において行われる電流制限は、元
々ＰＷＭ制御されたパルス信号の幅をさらに変調したも
のであり、電流制限を行った場合のＩＧＢＴ１〜６のス
イッチングの回数は、電流制限を行わない場合と同じで
ある。しかし、時刻ｔ2において行われる電流制限で
は、余分なスイッチング動作がＩＧＢＴ１、３とＩＧＢ
Ｔ４、６で行われることになる。また、上述のような従
来のインバータ装置では、還流モードによる電流制限を
行う場合に、常に正極側のＩＧＢＴ１〜３をオンするた
め、ＩＧＢＴ１〜３に還流電流によって発生する負荷が
集中する。
々ＰＷＭ制御されたパルス信号の幅をさらに変調したも
のであり、電流制限を行った場合のＩＧＢＴ１〜６のス
イッチングの回数は、電流制限を行わない場合と同じで
ある。しかし、時刻ｔ2において行われる電流制限で
は、余分なスイッチング動作がＩＧＢＴ１、３とＩＧＢ
Ｔ４、６で行われることになる。また、上述のような従
来のインバータ装置では、還流モードによる電流制限を
行う場合に、常に正極側のＩＧＢＴ１〜３をオンするた
め、ＩＧＢＴ１〜３に還流電流によって発生する負荷が
集中する。
【００１３】
【発明が解決しようとする課題】上述のような従来のイ
ンバータ装置では、還流モードによる電流制限を行う場
合において２つの問題点を有している。
ンバータ装置では、還流モードによる電流制限を行う場
合において２つの問題点を有している。
【００１４】（１）キャリア信号の１周期内における電
流制限の必要が生じるタイミングによっては、半導体ス
イッチング素子のスイッチングの回数が増え、半導体ス
イッチング素子のスイッチング負荷が増大する。
流制限の必要が生じるタイミングによっては、半導体ス
イッチング素子のスイッチングの回数が増え、半導体ス
イッチング素子のスイッチング負荷が増大する。
【００１５】（２）電流制限を行う場合に、常に正極側
の半導体スイッチング素子か負極側の半導体スイッチン
グ素子のいずれか一方をオンするため、オンする方の半
導体スイッチング素子に還流電流によって発生する負荷
が集中してしまう。
の半導体スイッチング素子か負極側の半導体スイッチン
グ素子のいずれか一方をオンするため、オンする方の半
導体スイッチング素子に還流電流によって発生する負荷
が集中してしまう。
【００１６】本発明は、余分なスイッチングを行うこと
なく、還流電流による負荷が一部の半導体スイッチング
素子に集中することなく電流制限を行うことができるイ
ンバータ装置を提供することを目的とする。
なく、還流電流による負荷が一部の半導体スイッチング
素子に集中することなく電流制限を行うことができるイ
ンバータ装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、交流を直流に変換するコンバータと、該
コンバータの正極側にコレクタが接続された第１の半導
体スイッチング素子とカソードが該第１の半導体スイッ
チング素子のコレクタに接続されアノードが前記第１の
半導体スイッチング素子のエミッタに接続された第１の
ダイオードと前記コンバータの負極側にエミッタが接続
された第２の半導体スイッチング素子とカソードが該第
２の半導体スイッチング素子のコレクタに接続されアノ
ードが前記第２の半導体スイッチング素子のエミッタに
接続された第２のダイオードと前記第１の半導体スイッ
チング素子のエミッタおよび該第２の半導体スイッチン
グ素子のコレクタをモータの各相の入力端子に接続する
出力端子とをモータの各相毎に備えるインバータ部と、
前記モータに流れる電流値を検出する電流検出手段と、
該電流検出手段が検出した電流値が所定の値を越えた場
合に電流制限検出信号をオンする比較手段と、上位装置
から発せられる電圧指令と一定の周期でオンオフを繰り
返す基準信号に同期する三角波とを比較して前記第１の
半導体スイッチング素子および前記第２のスイッチング
素子をそれぞれオンオフしてＰＷＭ制御を行い前記電流
制限検出信号がオンとなった場合に前記第１の半導体ス
イッチング素子をすべてオンかすべてオフかのいずれか
一方の状態とし、すべての前記第２の半導体スイッチン
グ素子を前記第１の半導体スイッチング素子とは逆の状
態とするＰＷＭ制御手段とをさらに備えるインバータ装
置において、前記ＰＷＭ制御手段は、前記電流制限を行
おうとする場合、前記基準信号の１周期を等分割する２
つの期間のうちの前記第１の半導体スイッチング素子が
オンで始まる期間では前記第１の半導体スイッチング素
子をオフするとともに前記第２の半導体スイッチング素
子をオンし、前記基準信号の１周期を等分割する２つの
期間のうちの前記第１のスイッチング素子がオフで始ま
る期間では前記第１のスイッチング素子をオンするとと
もに前記第２の半導体スイッチング素子をオフすること
を特徴とする。
に、本発明は、交流を直流に変換するコンバータと、該
コンバータの正極側にコレクタが接続された第１の半導
体スイッチング素子とカソードが該第１の半導体スイッ
チング素子のコレクタに接続されアノードが前記第１の
半導体スイッチング素子のエミッタに接続された第１の
ダイオードと前記コンバータの負極側にエミッタが接続
された第２の半導体スイッチング素子とカソードが該第
２の半導体スイッチング素子のコレクタに接続されアノ
ードが前記第２の半導体スイッチング素子のエミッタに
接続された第２のダイオードと前記第１の半導体スイッ
チング素子のエミッタおよび該第２の半導体スイッチン
グ素子のコレクタをモータの各相の入力端子に接続する
出力端子とをモータの各相毎に備えるインバータ部と、
前記モータに流れる電流値を検出する電流検出手段と、
該電流検出手段が検出した電流値が所定の値を越えた場
合に電流制限検出信号をオンする比較手段と、上位装置
から発せられる電圧指令と一定の周期でオンオフを繰り
返す基準信号に同期する三角波とを比較して前記第１の
半導体スイッチング素子および前記第２のスイッチング
素子をそれぞれオンオフしてＰＷＭ制御を行い前記電流
制限検出信号がオンとなった場合に前記第１の半導体ス
イッチング素子をすべてオンかすべてオフかのいずれか
一方の状態とし、すべての前記第２の半導体スイッチン
グ素子を前記第１の半導体スイッチング素子とは逆の状
態とするＰＷＭ制御手段とをさらに備えるインバータ装
置において、前記ＰＷＭ制御手段は、前記電流制限を行
おうとする場合、前記基準信号の１周期を等分割する２
つの期間のうちの前記第１の半導体スイッチング素子が
オンで始まる期間では前記第１の半導体スイッチング素
子をオフするとともに前記第２の半導体スイッチング素
子をオンし、前記基準信号の１周期を等分割する２つの
期間のうちの前記第１のスイッチング素子がオフで始ま
る期間では前記第１のスイッチング素子をオンするとと
もに前記第２の半導体スイッチング素子をオフすること
を特徴とする。
【００１８】本発明のインバータ装置では、電流制限を
行うタイミングが基準信号の１周期の前半であるか後半
であるかにより、オンする半導体スイッチング素子を第
１の半導体スイッチング素子とするか第２の半導体スイ
ッチング素子とするかを切換えることによって、本来Ｐ
ＷＭ制御によってその期間内で行われる半導体スイッチ
ング素子のスイッチング動作のオンオフの向きと同じ向
きに半導体スイッチング素子のスイッチング動作を行う
ことができるため、余分なスイッチングを行うことな
く、電流制限を行うことができる。
行うタイミングが基準信号の１周期の前半であるか後半
であるかにより、オンする半導体スイッチング素子を第
１の半導体スイッチング素子とするか第２の半導体スイ
ッチング素子とするかを切換えることによって、本来Ｐ
ＷＭ制御によってその期間内で行われる半導体スイッチ
ング素子のスイッチング動作のオンオフの向きと同じ向
きに半導体スイッチング素子のスイッチング動作を行う
ことができるため、余分なスイッチングを行うことな
く、電流制限を行うことができる。
【００１９】また、電流制限を行うタイミングが基準信
号の１周期の前半であるか後半であるかにより、オンす
る半導体スイッチング素子を第１の半導体スイッチング
素子とするか第２の半導体スイッチング素子とするかを
切換えることによって、電流制限を行うタイミングに応
じて還流電流が流れる半導体スイッチング素子が変わる
ため、還流電流による負荷が一部の半導体スイッチング
素子に集中することなく電流制限を行うことができる。
号の１周期の前半であるか後半であるかにより、オンす
る半導体スイッチング素子を第１の半導体スイッチング
素子とするか第２の半導体スイッチング素子とするかを
切換えることによって、電流制限を行うタイミングに応
じて還流電流が流れる半導体スイッチング素子が変わる
ため、還流電流による負荷が一部の半導体スイッチング
素子に集中することなく電流制限を行うことができる。
【００２０】
【発明の実施の形態】次に、本発明の一実施形態のイン
バータ装置について図面を参照して詳細に説明する。全
図において、同一の符号がつけられている構成要素は、
すべて同一のものを示す。
バータ装置について図面を参照して詳細に説明する。全
図において、同一の符号がつけられている構成要素は、
すべて同一のものを示す。
【００２１】本実施形態のインバータ装置では、正弦波
ＰＷＭ制御器の構成および動作が図４に示す従来のイン
バータ装置の正弦波ＰＷＭ制御器２２の構成および動作
と異なる。図１は、本実施形態のインバータ装置におけ
る正弦波ＰＷＭ制御器の構成を示す等価回路図である。
図１では、説明を簡略するためにＩＧＢＴ１およびＩＧ
ＢＴ４を制御する部分だけが図示されている。その他の
ＩＧＢＴ２およびＩＧＢＴ５、ＩＧＢＴ３およびＩＧＢ
Ｔ６を制御するための回路構成は、図１と全く同様の回
路構成となっているため、それらについては説明を省略
する。図１に示すように、本実施形態のインバータ装置
における正弦波ＰＷＭ制御器は、ＰＷＭ波形生成回路２
４と、選択回路２５と、リセットセット（以降 ＲＳ）
フリップフロップ回路２６と、微分器２７と、ゲイン２
８とから構成される。
ＰＷＭ制御器の構成および動作が図４に示す従来のイン
バータ装置の正弦波ＰＷＭ制御器２２の構成および動作
と異なる。図１は、本実施形態のインバータ装置におけ
る正弦波ＰＷＭ制御器の構成を示す等価回路図である。
図１では、説明を簡略するためにＩＧＢＴ１およびＩＧ
ＢＴ４を制御する部分だけが図示されている。その他の
ＩＧＢＴ２およびＩＧＢＴ５、ＩＧＢＴ３およびＩＧＢ
Ｔ６を制御するための回路構成は、図１と全く同様の回
路構成となっているため、それらについては説明を省略
する。図１に示すように、本実施形態のインバータ装置
における正弦波ＰＷＭ制御器は、ＰＷＭ波形生成回路２
４と、選択回路２５と、リセットセット（以降 ＲＳ）
フリップフロップ回路２６と、微分器２７と、ゲイン２
８とから構成される。
【００２２】ＰＷＭ波形生成回路２４は、上位装置（不
図示）から発せられる電圧指令とキャリア信号Ｆｃに同
期した三角波とを比較して、ＩＧＢＴ１およびＩＧＢＴ
４のゲートに入力されるゲート信号Ｕ、／Ｕを生成して
出力する。
図示）から発せられる電圧指令とキャリア信号Ｆｃに同
期した三角波とを比較して、ＩＧＢＴ１およびＩＧＢＴ
４のゲートに入力されるゲート信号Ｕ、／Ｕを生成して
出力する。
【００２３】微分器２７は、キャリア信号Ｆｃを入力と
する。微分器２７の出力は、キャリア信号Ｆｃがオフか
らオンまたはオンからオフに切り替わる毎にオンとな
る。
する。微分器２７の出力は、キャリア信号Ｆｃがオフか
らオンまたはオンからオフに切り替わる毎にオンとな
る。
【００２４】ＲＳフリップフロップ回路２６は、電流制
限検出信号ＣＬＡ１をセット端子Ｓに入力し、微分器２
７の出力をリセット端子Ｒに入力する。したがって、Ｒ
Ｓフリップフロップ回路２６の出力端子Ｑから出力され
る出力信号は、電流制限検出信号ＣＬＡ１が入力される
度にオンとなり、キャリア信号Ｆｃが切り替わる度にオ
フとなる。
限検出信号ＣＬＡ１をセット端子Ｓに入力し、微分器２
７の出力をリセット端子Ｒに入力する。したがって、Ｒ
Ｓフリップフロップ回路２６の出力端子Ｑから出力され
る出力信号は、電流制限検出信号ＣＬＡ１が入力される
度にオンとなり、キャリア信号Ｆｃが切り替わる度にオ
フとなる。
【００２５】選択回路２５は、入力端子Ａ０、Ｂ０、Ａ
１、Ｂ１、ＳＥＬを備え、出力端子Ｙ０、Ｙ１を備え
る。入力端子Ａ０、Ａ１には、ＰＷＭ波形生成回路２４
から出力されたゲート信号Ｕ、／Ｕがそれぞれ入力され
る。入力端子Ｂ０には、キャリア信号Ｆｃが入力され、
入力端子Ｂ１には、キャリア信号Ｆｃを反転した信号が
入力される。入力端子ＳＥＬには、ＲＳフリップフロッ
プ回路２６の出力が入力される。選択回路２５は、入力
端子ＳＥＬから入力した信号がオフの場合、入力端子Ａ
０、Ａ１から入力した信号をそのまま出力端子Ｙ０、Ｙ
１に出力する。また、選択回路２５は、入力端子ＳＥＬ
から入力した信号がオンの場合、入力端子Ｂ０、Ｂ１か
ら入力した信号を出力端子Ｙ０、Ｙ１に出力する。出力
端子Ｙ０、Ｙ１からの出力は、オンディレイ回路２８を
介してゲートドライブ回路２３へに出力される。
１、Ｂ１、ＳＥＬを備え、出力端子Ｙ０、Ｙ１を備え
る。入力端子Ａ０、Ａ１には、ＰＷＭ波形生成回路２４
から出力されたゲート信号Ｕ、／Ｕがそれぞれ入力され
る。入力端子Ｂ０には、キャリア信号Ｆｃが入力され、
入力端子Ｂ１には、キャリア信号Ｆｃを反転した信号が
入力される。入力端子ＳＥＬには、ＲＳフリップフロッ
プ回路２６の出力が入力される。選択回路２５は、入力
端子ＳＥＬから入力した信号がオフの場合、入力端子Ａ
０、Ａ１から入力した信号をそのまま出力端子Ｙ０、Ｙ
１に出力する。また、選択回路２５は、入力端子ＳＥＬ
から入力した信号がオンの場合、入力端子Ｂ０、Ｂ１か
ら入力した信号を出力端子Ｙ０、Ｙ１に出力する。出力
端子Ｙ０、Ｙ１からの出力は、オンディレイ回路２８を
介してゲートドライブ回路２３へに出力される。
【００２６】本実施形態のインバータ装置では、上述の
ような選択回路２５を備えることによって、還流モード
による電流制限を行う場合に、キャリア信号Ｆｃの周期
の前半と後半で正極側と負極側のゲート信号の動作を切
換えることができる。
ような選択回路２５を備えることによって、還流モード
による電流制限を行う場合に、キャリア信号Ｆｃの周期
の前半と後半で正極側と負極側のゲート信号の動作を切
換えることができる。
【００２７】次に、本実施形態のインバータ装置の動作
について図２を参照して説明する。図２は、本実施形態
のインバータ装置の電流制限を行う場合の動作を示すタ
イミングチャートである。図２のタイムチャートは、上
から順にキャリア信号ＦＣ、ＩＧＢＴ１へ入力されるゲ
ート信号Ｕ、ＩＧＢＴ４へ入力されるゲート信号／Ｕ、
ＩＧＢＴ２へ入力されるゲート信号Ｖ、ＩＧＢＴ５へ入
力されるゲート信号／Ｖ、ＩＧＢＴ３へ入力されるゲー
ト信号Ｗ、ＩＧＢＴ６へ入力されるゲート信号／Ｗ、電
流制限検出信号ＣＬＡ１の変動の様子を示している。
について図２を参照して説明する。図２は、本実施形態
のインバータ装置の電流制限を行う場合の動作を示すタ
イミングチャートである。図２のタイムチャートは、上
から順にキャリア信号ＦＣ、ＩＧＢＴ１へ入力されるゲ
ート信号Ｕ、ＩＧＢＴ４へ入力されるゲート信号／Ｕ、
ＩＧＢＴ２へ入力されるゲート信号Ｖ、ＩＧＢＴ５へ入
力されるゲート信号／Ｖ、ＩＧＢＴ３へ入力されるゲー
ト信号Ｗ、ＩＧＢＴ６へ入力されるゲート信号／Ｗ、電
流制限検出信号ＣＬＡ１の変動の様子を示している。
【００２８】図２に示すように、キャリア信号Ｆｃは一
定の周期でオンオフを繰り返しており、デユーティ比は
５０％である。時刻ｔ１において電流制限信号ＣＬＡ１
がオンとなったときに、時刻ｔ１はキャリア周期の前半
期にあたるので、正極側のＩＧＢＴ１〜３へ入力される
信号Ｕ、Ｖ、Ｗはオフされ、負極側のＩＧＢＴ４〜６へ
入力される信号／Ｕ、／Ｖ、／Ｗはオンされる。この電
流制限は、時間ａほど続けられ、キャリア信号Ｆｃの周
期の後半では電流制限は解除され、インバータ装置は通
常のＰＷＭ制御の状態に復帰する。
定の周期でオンオフを繰り返しており、デユーティ比は
５０％である。時刻ｔ１において電流制限信号ＣＬＡ１
がオンとなったときに、時刻ｔ１はキャリア周期の前半
期にあたるので、正極側のＩＧＢＴ１〜３へ入力される
信号Ｕ、Ｖ、Ｗはオフされ、負極側のＩＧＢＴ４〜６へ
入力される信号／Ｕ、／Ｖ、／Ｗはオンされる。この電
流制限は、時間ａほど続けられ、キャリア信号Ｆｃの周
期の後半では電流制限は解除され、インバータ装置は通
常のＰＷＭ制御の状態に復帰する。
【００２９】それに対し、時刻ｔ２において電流制限信
号ＣＬＡ１がオンとなったときに、時刻ｔ２はキャリア
周期の後半期にあたるので、正極側のＩＧＢＴ１〜３へ
入力される信号Ｕ〜Ｗはオンされ、負極側のＩＧＢＴ４
〜６へ入力される信号／Ｕ〜／Ｗはオフされる。この電
流制限は時間ａほど続けられ、キャリア信号Ｆｃの次の
周期では電流制限は解除され、インバータ装置は通常の
ＰＷＭ制御の状態に復帰する。
号ＣＬＡ１がオンとなったときに、時刻ｔ２はキャリア
周期の後半期にあたるので、正極側のＩＧＢＴ１〜３へ
入力される信号Ｕ〜Ｗはオンされ、負極側のＩＧＢＴ４
〜６へ入力される信号／Ｕ〜／Ｗはオフされる。この電
流制限は時間ａほど続けられ、キャリア信号Ｆｃの次の
周期では電流制限は解除され、インバータ装置は通常の
ＰＷＭ制御の状態に復帰する。
【００３０】本実施形態のインバータ装置では、正極側
のＩＧＢＴのゲート信号Ｕ〜Ｗがオンで始まる前半部で
は、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフされ、
負極側のＩＧＢＴのゲート信号／Ｕ〜／Ｗがオンされ
る。さらに、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオ
フで始まる後半部では、正極側のＩＧＢＴのゲート信号
Ｕ〜Ｗがオンされ、負極側のＩＧＢＴのゲート信号／Ｕ
〜／Ｗがオフされる。したがって、電流制限を行う場合
と行わない場合でＩＧＢＴ１〜６をスイッチングする回
数は同じになる。
のＩＧＢＴのゲート信号Ｕ〜Ｗがオンで始まる前半部で
は、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオフされ、
負極側のＩＧＢＴのゲート信号／Ｕ〜／Ｗがオンされ
る。さらに、正極側のＩＧＢＴのゲート信号Ｕ〜Ｗがオ
フで始まる後半部では、正極側のＩＧＢＴのゲート信号
Ｕ〜Ｗがオンされ、負極側のＩＧＢＴのゲート信号／Ｕ
〜／Ｗがオフされる。したがって、電流制限を行う場合
と行わない場合でＩＧＢＴ１〜６をスイッチングする回
数は同じになる。
【００３１】上述のように、本実施形態のインバータ装
置では、図１に示すような正弦波ＰＷＭ制御器を備え、
還流モードによる電流制限を行う場合に、電流制限を行
うタイミングがキャリア信号Ｆｃの１周期の前半である
か後半であるかにより、オンするＩＧＢＴをＩＧＢＴ１
〜３とするかＩＧＢＴ４〜６とするかを切換えることに
よって、本来ＰＷＭ制御によってその期間内で行われる
ＩＧＢＴ１〜６のスイッチング動作のオンオフの向きと
同じ向きにＩＧＢＴ１〜６のスイッチング動作を行うこ
とができるため、余分なスイッチングを行うことなく電
流制限を行うことができる。
置では、図１に示すような正弦波ＰＷＭ制御器を備え、
還流モードによる電流制限を行う場合に、電流制限を行
うタイミングがキャリア信号Ｆｃの１周期の前半である
か後半であるかにより、オンするＩＧＢＴをＩＧＢＴ１
〜３とするかＩＧＢＴ４〜６とするかを切換えることに
よって、本来ＰＷＭ制御によってその期間内で行われる
ＩＧＢＴ１〜６のスイッチング動作のオンオフの向きと
同じ向きにＩＧＢＴ１〜６のスイッチング動作を行うこ
とができるため、余分なスイッチングを行うことなく電
流制限を行うことができる。
【００３２】また、電流制限を行うタイミングがキャリ
ア信号Ｆｃの１周期の前半であるか後半であるかによ
り、オンするＩＧＢＴをＩＧＢＴ１〜３とするかＩＧＢ
Ｔ４〜６とするかを切換えることによって、電流制限を
行うタイミングに応じて還流電流が流れるＩＧＢＴが変
わるため、還流電流による負荷が一部のＩＧＢＴに集中
することなく電流制限を行うことができる。
ア信号Ｆｃの１周期の前半であるか後半であるかによ
り、オンするＩＧＢＴをＩＧＢＴ１〜３とするかＩＧＢ
Ｔ４〜６とするかを切換えることによって、電流制限を
行うタイミングに応じて還流電流が流れるＩＧＢＴが変
わるため、還流電流による負荷が一部のＩＧＢＴに集中
することなく電流制限を行うことができる。
【００３３】
【発明の効果】以上説明したように、本発明のインバー
タ装置では、還流モードによる電流制限を行う場合に、
電流制限を行うタイミングがキャリア周期の前半である
か後半であるかにより、オンする半導体スイッチング素
子を正極側とするか負極側とするかを切換えることによ
って、本来ＰＷＭ制御によってその期間内で行われる半
導体スイッチング素子のスイッチング動作のオンオフの
向きと同じ向きに半導体スイッチング素子のスイッチン
グ動作を行うことができるため、余分なスイッチングを
行うことなく電流制限を行うことができる。
タ装置では、還流モードによる電流制限を行う場合に、
電流制限を行うタイミングがキャリア周期の前半である
か後半であるかにより、オンする半導体スイッチング素
子を正極側とするか負極側とするかを切換えることによ
って、本来ＰＷＭ制御によってその期間内で行われる半
導体スイッチング素子のスイッチング動作のオンオフの
向きと同じ向きに半導体スイッチング素子のスイッチン
グ動作を行うことができるため、余分なスイッチングを
行うことなく電流制限を行うことができる。
【００３４】また、電流制限を行うタイミングがキャリ
ア周期の前半であるか後半であるかにより、オンする半
導体スイッチング素子を正極側とするか負極側とするか
を切換えることによって、電流制限を行うタイミングに
応じて還流電流が流れるＩＧＢＴが変わるため、還流電
流による負荷が一部の半導体スイッチング素子に集中す
ることなく電流制限を行うことができる。
ア周期の前半であるか後半であるかにより、オンする半
導体スイッチング素子を正極側とするか負極側とするか
を切換えることによって、電流制限を行うタイミングに
応じて還流電流が流れるＩＧＢＴが変わるため、還流電
流による負荷が一部の半導体スイッチング素子に集中す
ることなく電流制限を行うことができる。
【図１】本発明の一実施形態のインバータ装置における
正弦波ＰＷＭ制御器の構成を示す等価回路図である。
正弦波ＰＷＭ制御器の構成を示す等価回路図である。
【図２】本発明の一実施形態のインバータ装置の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【図３】従来のインバータ装置のインバータ部の構成を
示す等価回路図である。
示す等価回路図である。
【図４】従来のインバータ装置の全体の構成を示す等価
回路図である。
回路図である。
【図５】従来のインバータ装置の動作を示すタイミング
チャートである。
チャートである。
１、２、３、４、５、６ ＩＧＢＴ ７、８、９、１０、１１、１２ ダイオード １４ コンバータ １５ コンデンサ １６ 変流器 １７ 誘導モータ １８ 電流検出演算器 １９、２１ 比較器 ２２ 正弦波ＰＷＭ制御器 ２３ ゲートドライブ回路 ２４ ＰＷＭ波形生成回路 ２５ 選択回路 ２６ ＲＳフリップフロップ回路 ２７ 微分器 ２８ オンディレイ回路 Ｆｃ キャリア信号 Ｕ、Ｖ、Ｗ、／Ｕ、／Ｖ、／Ｗ ゲート信号 ＣＬＡ１ 電流制限検出信号 ＯＣ 過電流検出信号 ＲＨ 可変抵抗器 Ｒ１、Ｒ３ 固定抵抗器
Claims (3)
- 【請求項１】 交流を直流に変換するコンバータと、該
コンバータの正極側にコレクタが接続された第１の半導
体スイッチング素子とカソードが該第１の半導体スイッ
チング素子のコレクタに接続されアノードが前記第１の
半導体スイッチング素子のエミッタに接続された第１の
ダイオードと前記コンバータの負極側にエミッタが接続
された第２の半導体スイッチング素子とカソードが該第
２の半導体スイッチング素子のコレクタに接続されアノ
ードが前記第２の半導体スイッチング素子のエミッタに
接続された第２のダイオードと前記第１の半導体スイッ
チング素子のエミッタおよび該第２の半導体スイッチン
グ素子のコレクタをモータの各相の入力端子に接続する
出力端子とをモータの各相毎に備えるインバータ部と、 前記モータに流れる電流値を検出する電流検出手段と、 該電流検出手段が検出した電流値が所定の値を越えた場
合に電流制限検出信号をオンする比較手段と、 上位装置から発せられる電圧指令と一定の周期でオンオ
フを繰り返す基準信号に同期する三角波とを比較して前
記第１の半導体スイッチング素子および前記第２のスイ
ッチング素子をそれぞれオンオフしてＰＷＭ制御を行い
前記電流制限検出信号がオンとなった場合に前記第１の
半導体スイッチング素子をすべてオンかすべてオフかの
いずれか一方の状態とし、すべての前記第２の半導体ス
イッチング素子を前記第１の半導体スイッチング素子と
は逆の状態とするＰＷＭ制御手段とを備えるインバータ
装置において、 前記ＰＷＭ制御手段は、前記電流制限を行おうとする場
合、前記基準信号の１周期を等分割する２つの期間のう
ちの前記第１の半導体スイッチング素子がオンで始まる
期間では前記第１の半導体スイッチング素子をオフする
とともに前記第２の半導体スイッチング素子をオンし、
前記基準信号の１周期を等分割する２つの期間のうちの
前記第１のスイッチング素子がオフで始まる期間では前
記第１のスイッチング素子をオンするとともに前記第２
の半導体スイッチング素子をオフすることを特徴とする
インバータ装置。 - 【請求項２】 前記ＰＷＭ制御手段は、前記ＰＷＭ制御
を行って前記第１の半導体スイッチング素子および前記
第２の半導体スイッチング素子のゲートに入力するゲー
ト信号を出力するＰＷＭ波形生成手段と、 前記基準信号を微分する微分器と、 前記電流制限検出信号と該微分器からの出力信号を入力
とするリセットセットフリップフロップ回路と、 前記ゲート信号と前記基準信号と該リセットセットフリ
ップフロップ回路からの出力信号とを入力とし該セット
リセットフリップフロップ回路からの出力がオンとなっ
た場合前記第１のスイッチング素子へ出力する信号を前
記ゲート信号から前記基準信号に切り替えるとともに前
記第２のスイッチング素子へ出力する信号を前記ゲート
信号から前記基準信号を反転した信号に切り替える選択
回路とを備える請求項１に記載のインバータ装置。 - 【請求項３】 交流を直流に変換するコンバータと、該
コンバータの正極側にコレクタが接続された第１の半導
体スイッチング素子とカソードが該第１の半導体スイッ
チング素子のコレクタに接続されアノードが前記第１の
半導体スイッチング素子のエミッタに接続された第１の
ダイオードと前記コンバータの負極側にエミッタが接続
された第２の半導体スイッチング素子とカソードが該第
２の半導体スイッチング素子のコレクタに接続されアノ
ードが前記第２の半導体スイッチング素子のエミッタに
接続された第２のダイオードと前記第１の半導体スイッ
チング素子のエミッタおよび該第２の半導体スイッチン
グ素子のコレクタをモータの各相の入力端子に接続する
出力端子とを該モータの各相毎に備えるインバータ部
と、モータに流れる電流を検出する電流検出手段と、該
電流検出手段が検出した電流値が所定の値を越えた場合
に電流制限検出信号をオンする比較手段と、上位装置か
らもたらされる電圧指令と一定の周期でオンオフを繰り
返す基準信号に同期する三角波とを比較して前記第１の
半導体スイッチング素子および前記第２のスイッチング
素子をそれぞれオンオフしてＰＷＭ制御を行い前記電流
制限検出信号がオンとなった場合に前記第１の半導体ス
イッチング素子をすべてオンかオフかのいずれか一方の
状態とし、前記第２の半導体スイッチング素子を前記第
１の半導体スイッチング素子とは逆の状態とするＰＷＭ
制御手段とをさらに備えるインバータ装置においてモー
タに流れる電流を制限するインバータ装置の電流制限方
法であって、 電流制限を行おうとする場合、前記基準信号の１周期を
等分割する２つの期間のうちの前記第１の半導体スイッ
チング素子がオンで始まる期間では前記第１の半導体ス
イッチング素子をオフするとともに前記第２の半導体ス
イッチング素子をオンし、 前記基準信号の１周期を等分割する２つの期間のうちの
前記第１のスイッチング素子がオフで始まる期間では前
記第１のスイッチング素子をオンするとともに前記第２
の半導体スイッチング素子をオフするインバータ装置の
電流制限方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34033099A JP4375506B2 (ja) | 1999-11-30 | 1999-11-30 | インバータ装置およびその電流制限方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34033099A JP4375506B2 (ja) | 1999-11-30 | 1999-11-30 | インバータ装置およびその電流制限方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001161074A true JP2001161074A (ja) | 2001-06-12 |
| JP4375506B2 JP4375506B2 (ja) | 2009-12-02 |
Family
ID=18335916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34033099A Expired - Fee Related JP4375506B2 (ja) | 1999-11-30 | 1999-11-30 | インバータ装置およびその電流制限方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4375506B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019087849A (ja) * | 2017-11-06 | 2019-06-06 | 株式会社デンソー | Ｐｗｍ信号出力装置及びｐｗｍ信号出力方法 |
-
1999
- 1999-11-30 JP JP34033099A patent/JP4375506B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019087849A (ja) * | 2017-11-06 | 2019-06-06 | 株式会社デンソー | Ｐｗｍ信号出力装置及びｐｗｍ信号出力方法 |
| JP7052297B2 (ja) | 2017-11-06 | 2022-04-12 | 株式会社デンソー | Ｐｗｍ信号出力装置及びｐｗｍ信号出力方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4375506B2 (ja) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10320323B1 (en) | Pulse width modulation (PWM) scheme for single shunt motor control | |
| US5428522A (en) | Four quadrant unipolar pulse width modulated inverter | |
| US6069809A (en) | Resonant inverter apparatus | |
| US8217602B2 (en) | Motor driving apparatus and control method thereof | |
| JP2004531196A (ja) | 多段スイッチ回路 | |
| JP2005020919A (ja) | 電動機の制御装置 | |
| JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
| JP3786142B2 (ja) | インバータ装置 | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP4375506B2 (ja) | インバータ装置およびその電流制限方法 | |
| US20030021594A1 (en) | DC motor matrix converter with field and armature circuits | |
| JP3248218B2 (ja) | 電動機駆動用インバータ装置 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3744498B2 (ja) | 電力変換装置及びこれを用いた電機システム | |
| JPH0698564A (ja) | 電流制御装置 | |
| JP2000092857A (ja) | 電力変換装置 | |
| JPH04289781A (ja) | パルス幅変調制御インバータの制御回路 | |
| JPH10295082A (ja) | 単相インバータの制御方式 | |
| JP2712952B2 (ja) | インバータ装置 | |
| JPH11196582A (ja) | 単相入力３相出力電力変換回路 | |
| JPH0156636B2 (ja) | ||
| JPH11275873A (ja) | 共振形インバータ装置 | |
| JPH0767351A (ja) | Ｎｐｃインバータの制御装置 | |
| JP3217578B2 (ja) | 中性点電位固定形インバータ装置 | |
| CN118117904A (zh) | 用于arcp变换器的控制装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140918 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |