JP7052297B2 - Ｐｗｍ信号出力装置及びｐｗｍ信号出力方法 - Google Patents

Description

本発明は、ＰＷＭ信号を生成し、モータを駆動する駆動回路に出力するＰＷＭ信号出力装置及び方法に関する。

モータが発生させるトルクは、モータに流す電流に比例する。したがって、より大きなトルクを発生させるには、モータに通電する電流をできるだけ多くすれば良い。例えば車両のワイパを駆動するモータに大きなトルクを発生させれば、ウインドウに雪が多く積もった場合でも確実に拭き取ることが可能になる。そのため、ＰＷＭ制御を行う際には、デューティ比を１００％に設定した場合でも、その際に通電される電流を一定のレベルに制限できることが望ましい。

例えば特許文献１には、コンプレッサを停止させることなく過電流保護を行うため、モータに通電される電流が制限レベルに達すると、ＰＷＭデューティを制限する構成が開示されている。

特開平６－１７８５７９号公報

しかしながら、特許文献１に開示されている構成は、例えば図２に示すように、過電流がＰＷＭのキャリア周期内で発生した場合に保護動作を行っており、デューティ比は必ず１００％未満に制限される。つまり、特許文献１はあくまでも過電流保護を行うものであり、極力大きなトルクを発生させるため、デューティ比を１００％に設定しながら電流を制限することはできない。

本発明は上記事情に鑑みてなされたものであり、その目的は、ＰＷＭデューティが１００％となった際にも、電流制限を適切に行うことができるＰＷＭ信号出力装置及びＰＷＭ信号出力方法を提供することにある。

請求項１記載のＰＷＭ信号出力装置によれば、電流制限部は、モータに通電される電流が閾値を超えると電流制限信号をアクティブにしてその状態を保持する。出力阻止部は、電流制限信号がアクティブになると、ＰＷＭ信号出力部から駆動回路へのＰＷＭ信号の出力を阻止する。そして、電流制限部は、電流制限信号をアクティブにした状態を、ＰＷＭ信号のエッジを検出するか、又はアクティブにした状態がＰＷＭ信号のキャリア周期を上回る一定時間以上継続すると解除する。

このように構成すれば、電流制限部が電流制限信号をアクティブにした際に、ＰＷＭデューティが１００％未満であれば、次のＰＷＭ周期において信号のエッジが検出されるので、電流制限部は電流制限信号をインアクティブにする。そして、ＰＷＭデューティが１００％になることでＰＷＭ信号のエッジが検出されなくても、電流制限部は、電流制限信号をアクティブにした状態が一定時間以上継続すれば電流制限信号をインアクティブにする。したがって、デューティ比が１００％の状態を継続させても、電流を制限しつつモータへの通電を継続できるので、モータにより大きなトルクを発生させることができる。

第１実施形態であり、ＰＷＭ信号出力装置の構成を示す図 ＰＷＭ信号出力装置の回路動作を示すフローチャート デューティ比が１００％未満の場合のＰＷＭ信号出力装置の回路動作を示すタイミングチャート デューティ比が１００％の場合のＰＷＭ信号出力装置の回路動作を示すタイミングチャート 図４の横軸を縮めて、より長い期間に亘って表示したタイミングチャート カウンタの閾値を「２」とした場合の回路動作を示すタイミングチャート 第２実施形態であり、ＰＷＭ信号出力装置の構成を示す図

（第１実施形態）
図１に示すように、本実施形態のＰＷＭ信号出力装置１はＩＣとして構成され、モータ制御ロジック２，プリドライバ３，電流制限ロジック４及び過電流検出ロジック５を備えている。モータ制御ロジック２は、図示しない上位の制御装置より入力されるモータの速度指令やトルク指令等に応じて３相ＰＷＭ信号を生成し、プリドライバ３を介してインバータ回路６に出力する。モータ制御ロジック２は、ＰＷＭ信号出力部に相当する。

駆動回路に相当するインバータ回路６は、スイッチング素子として例えば６個のＮチャネルＭＯＳＦＥＴ７を３相ブリッジ接続して構成されている。インバータ回路６の各相出力端子は、モータ８のスター結線されている各相巻線９Ｕ，９Ｖ，９Ｗの一端にそれぞれ接続されている。インバータ回路６の負側とグランドとの間には、電流検出用のシャント抵抗１０が接続されている。

電流制限ロジック４は、６つの入力端子を備えるＯＲゲート１１を有し、それらの入力端子には、モータ制御ロジック２が生成するＵ，Ｖ，Ｗの上段及び下段駆動信号がそれぞれ与えられている。ＯＲゲート１１の出力端子は、信号ディレイ部１２及び立上りエッジ検出部１３の入力端子に接続されている。信号ディレイ部１２は、ＯＲゲート１１を介して入力されるＰＷＭ信号を所定時間だけ遅延させてＮＡＮＤゲート１４の入力端子の一方に出力する。ＮＡＮＤゲート１４の出力端子は、ＲＳフリップフロップ１５の負論理セット端子Ｓに与えられている。信号ディレイ部１２はマスク処理部に相当する。
コンパレータ１６の非反転入力端子は、シャント抵抗１０の上端に接続されている。コンパレータ１６の反転入力端子には電流制限用の閾値電圧が与えられており、コンパレータ１６の出力端子は、ＮＡＮＤゲート１４の入力端子の他方に接続されている。シャント抵抗１０及びコンパレータ１６は、電流検出部に相当する。

立上りエッジ検出部１３は、ＯＲゲート１１を介して入力されるＰＷＭ信号の立上りエッジを検出するとパルス信号を出力する。そのパルス信号は、ＮＯＲゲート１７を介してＲＳフリップフロップ１５の負論理リセット端子Ｒに与えられている。ＲＳフリップフロップ１５の出力端子Ｑは、クロックカウンタ１８のトリガ端子に接続されている。前記出力端子Ｑは、ハイアクティブの電流制限信号を出力する。また、ＯＲゲート１１の出力端子は、クロックカウンタ１８のカウントイネーブル端子に接続されている。クロックカウンタ１８の出力端子は、ＮＯＲゲート１７の入力端子の他方に接続されている。

クロックカウンタ１８は、ＲＳフリップフロップ１５の出力端子Ｑがハイレベルになるとカウント動作を開始し、クロック周期が例えばＰＷＭ制御のキャリア周期以上に設定されているクロックの入力数を、カウントイネーブル端子がハイレベルを示す期間にカウントする。そして、そのカウント値が閾値，例えば「４」に一致すると出力端子をハイレベルにする。このクロックカウンタ１８は後述するように、ＰＷＭ信号のデューティ比が１００％となった場合に対応して設けられている。電流制限ロジック４は、電流制限部に相当する。

過電流検出ロジック５は、コンパレータ１９，ＮＡＮＤゲート２０及びＲＳフリップフロップ２１を備えている。コンパレータ１９の非反転入力端子は、シャント抵抗１０の上端に接続されている。コンパレータ１９の反転入力端子には過電流検出用の閾値電圧が与えられており、コンパレータ１９の出力端子は、ＮＡＮＤゲート２０の入力端子の一方に接続されている。ＮＡＮＤゲート２０の入力端子の他方は、信号ディレイ部１２の出力端子に接続されている。ＮＡＮＤゲート２０の出力端子は、ＲＳフリップフロップ２１の負論理セット端子Ｓに与えられている。ＲＳフリップフロップ２１の負論理リセット端子Ｒには、モータ制御ロジック２が出力する過電流検出解除信号が与えられる。

プリドライバ３は、モータ制御ロジック２が出力する各駆動信号に対応した６個のＡＮＤゲート２２及びドライバ２３を備えている。出力阻止部に相当するＡＮＤゲート２２は３入力であり、それらのうち２つは負論理である。そして、ＡＮＤゲート２２の正論理入力端子には、上記の各駆動信号が与えられ、２つの負論理入力端子には、ＲＳフリップフロップ１５，２１の出力端子Ｑがそれぞれ接続されている。つまり、ＡＮＤゲート２２は、ＲＳフリップフロップ１５，２１の出力端子Ｑが何れもローレベルを示す期間に、プリドライバ３より入力される各駆動信号を出力させる。ＡＮＤゲート２２の出力端子は、ドライバ２３を介してインバータ回路６を構成するＦＥＴ７の各ゲートに接続されている。

次に、本実施形態の作用について説明する。ＰＷＭ信号のデューティ比が１００％未満の場合は以下の動作になる。モータ制御ロジック２が通電するＦＥＴ７に対応した駆動信号をハイレベルにする（Ｓ２；Ｈ）。図３に示す例では、Ｕ相上段とＶ相下段の駆動信号をハイレベルにしている。立上りエッジ検出部１３は、前記駆動信号の立上りエッジを検出してパルス信号を出力するので（Ｓ３）、ＲＳフリップフロップ１５はリセットされる。また、ＲＳフリップフロップ２１も、電流制御ロジック２の初期処理によってリセットされている（Ｓ４）。したがって、前記駆動信号がプリドライバ３に伝達され、インバータ回路６のＵ相上段とＶ相下段のＦＥＴ７がオンする（Ｓ５）。これにより、電流がモータ８の巻線９Ｕ及び９Ｖ，シャント抵抗１０を介して流れる（Ｓ６）。シャント抵抗１０に電流が流れることで電圧が発生し、この電圧が電流制限ロジック４，過電流検出ロジック５内のコンパレータ１６，１９に入力される。

モータ８に通電を開始した直後は、一時的に大きな電流が突入電流として流れるが、信号ディレイ部１２にて付与される遅延時間に相当するマスク時間が経過するまでは（Ｓ７；ＮＯ）、ＲＳフリップフロップ１５はセットされない。その間に駆動信号がハイレベルを示していれば（Ｓ１８；Ｈ）、モータ８への通電は継続される（Ｓ１７）。

モータ８への通電時間がマスク時間を超えた時点で（Ｓ７；ＹＥＳ）シャント抵抗電圧が電流制限閾値電圧を上回っていると（Ｓ９；ＹＥＳ）、ＲＳフリップフロップ１５がセットされ電流制限信号がハイレベルになり、プリドライバ３が強制的にオフされる（Ｓ１０）。これにより、モータ８への通電が停止され（Ｓ１１）、シャント抵抗電圧が低下する。

クロックカウンタ１８は、電流制限信号がハイレベルになるとカウント動作を開始する（Ｓ１２）。そして、駆動信号がハイレベルを示す期間に（Ｓ１３；Ｈ）カウント動作を継続するが（Ｓ１５）、デューティ比が１００％未満であればカウントアップする前に駆動信号がローレベルに変化する（Ｓ１３；ＮＯ）。したがって、図３には、クロックカウンタ１８の動作を反映させていない。

次のＰＷＭ周期においてＶ相上段とＷ相下段の駆動信号がハイレベルになると、その立上りエッジが検出されて（Ｓ３）電流制限が解除される（Ｓ４）。この制御周期では、モータ８への通電時間がマスク時間を超えた時点でシャント抵抗電圧が電流制限閾値電圧未満であるから（Ｓ９；ＮＯ）、ＲＳフリップフロップ１５はセットされず電流制限信号はローレベルとなっている。したがって、駆動信号がハイレベルを示していれば（Ｓ２５；Ｈ）モータ８への通電は継続される（Ｓ２４）。

一方、図４に示すように、ＰＷＭ信号のデューティ比が１００％の場合は、図３に示すケースのように次の制御周期が到来しても信号のエッジは検出されず、駆動信号はハイレベルを維持する。そのため、図３に示すケースと同様のタイミングでシャント抵抗電圧が電流制限閾値電圧を上回っていれば（Ｓ９；ＹＥＳ）、クロックカウンタ１８はカウント動作を開始し（Ｓ１２）、カウント動作を継続する（Ｓ１４，Ｓ１５）。そして、カウント値が「４」に達すると（Ｓ１４；ＹＥＳ）出力端子をハイレベルにしてカウント値をリセットする（Ｓ１６）。これにより、ＲＳフリップフロップ１５がリセットされて電流制限信号はローレベルになる（Ｓ４）。つまり、モータ８への通電電流量を一定に制限しながら、デューティ比１００％の状態を継続できる。

図５は、図４の横軸を縮めてより長い期間に亘って示したものである。また、図６は、クロックカウンタ１８の所定値を「２」に設定した場合である。これらに示すように、カウント値の閾値が小さいほど、電流制限ロジック４が電流制限を開始してから解除するまでの時間が短くなり、シャント抵抗電圧，つまりリップル電流が小さくなる。この場合のメリットとしては、
（１）モータ電流の下がり幅が小さくなるため平均電流が増えて、より大きなトルクを出力できる。
（２）モータ８の動作が安定し、モータ８が発生させる異音が小さくなる。
等がある。但し、インバータ回路６でのスイッチング回数が増えることで発熱量が増加するデメリットがある。したがって、カウント値の閾値は、許容される発熱温度を超えない範囲でできるだけ小さくするのが望ましい。

以上のように本実施形態によれば、ＰＷＭ信号出力装置１の電流制限ロジック４は、モータ８に通電される電流が電流制限閾値を超えると電流制限信号をアクティブにしてその状態を保持する。プリドライバ３のＡＮＤゲート２２は、電流制限信号がアクティブになると、モータ制御ロジック２からインバータ回路６へのＰＷＭ信号の出力を阻止する。そして、電流制限ロジック４は、電流制限信号をアクティブにした状態を、ＰＷＭ信号のエッジを検出するか、又はそのアクティブにした状態が一定時間以上継続すると解除する。

このように構成すれば、電流制限ロジック４が電流制限信号をアクティブにした際に、ＰＷＭデューティが１００％未満であれば、次のＰＷＭ周期において信号のエッジが検出されるので、電流制限信号がインアクティブになる。そして、ＰＷＭデューティが１００％になることでＰＷＭ信号のエッジが検出されなくても、電流制限ロジック４は、そのアクティブ状態が一定時間以上継続すれば電流制限信号をインアクティブにする。したがって、デューティ比が１００％の状態を継続させても、電流を制限しつつモータ８への通電を継続できるので、モータ８により大きなトルクを発生させることができる。

また、電流制限ロジック４は、ＰＷＭ信号がハイレベルを示してから一定期間は、電流制限信号をアクティブにしないように、信号ディレイ部１２により遅延時間を付与することでマスクする。したがって、インバータ回路６のＦＥＴ７がターンオンした直後において突入電流が流れる期間に、電流を制限することを回避できる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図７に示すように、第２実施形態は、インバータ回路６に替えて、４つのＦＥＴ７をブリッジ接続して構成されるＨブリッジ回路３１を駆動回路として用い、単相モータ３２を駆動する構成である。これに対応して、モータ制御ロジック３３は、Ｕ相上限段，Ｖ相上限のＰＷＭ信号を出力するようになっている。また、プリドライバ３３は、ＡＮＤゲート２２及びドライバ２３を４組備えている。このように構成した場合も、第１実施形態と同様の効果が得られる。

（その他の実施形態）
スイッチング素子がターンオンした直後の突入電流のレベルが、電流制限閾値を下回る場合には、マスク処理部は不要である。
スイッチング素子は、ＮチャネルＭＯＳＦＥＴ７に限らず、ＰチャネルＭＯＳＦＥＴやＩＧＢＴ，パワートランジスタ等を用いても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１はＰＷＭ信号出力装置、２はモータ制御ロジック、３はプリドライバ、４は電流制限ロジック、６はインバータ回路、８はモータ、２２はＡＮＤゲートを示す。

Claims (4)

1. ＰＷＭ信号を生成し、モータ（８，３２）を駆動する駆動回路（６，３１）に出力するＰＷＭ信号出力部（２，３３）と、
   前記モータに通電される電流を検出する電流検出部（１０，１６）と、
   電流制限信号がアクティブになると、前記ＰＷＭ信号の出力を阻止する出力阻止部（２２）と、
   前記電流が閾値を超えると、前記電流制限信号をアクティブにしてその状態を保持する電流制限部（４）とを備え、
   前記電流制限部は、前記電流制限信号をアクティブにした状態を、前記ＰＷＭ信号のエッジを検出するか、又は前記アクティブにした状態が前記ＰＷＭ信号のキャリア周期を上回る一定時間以上継続すると解除するＰＷＭ信号出力装置。
2. 前記電流制限部は、前記ＰＷＭ信号がオンレベルを示してから一定期間は、前記電流制限信号をアクティブにしないようにマスクするマスク処理部（１２）を備える請求項１記載のＰＷＭ信号出力装置。
3. ＰＷＭ信号を生成し、モータを駆動する駆動回路に出力することで前記モータに通電される電流を検出し、
   前記電流が閾値を超えると、電流制限信号をアクティブにしてその状態を保持することで前記ＰＷＭ信号の出力を阻止する際に、
   前記電流制限信号をアクティブにした状態を、前記ＰＷＭ信号のエッジを検出するか、又は前記アクティブにした状態が前記ＰＷＭ信号のキャリア周期を上回る一定時間以上継続すると解除するＰＷＭ信号出力方法。
4. 前記ＰＷＭ信号がオンレベルを示してから一定期間は、前記電流制限信号をアクティブにしないようにマスクする請求項３記載のＰＷＭ信号出力方法。

Images