JPS60173652A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS60173652A JPS60173652A JP59029022A JP2902284A JPS60173652A JP S60173652 A JPS60173652 A JP S60173652A JP 59029022 A JP59029022 A JP 59029022A JP 2902284 A JP2902284 A JP 2902284A JP S60173652 A JPS60173652 A JP S60173652A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明はデータ転送方式に係り、特に複数の入出力装置
と入出力制御装置との間のデータバスのデータ転送能力
を高度に活用して上記再装置間でデータを転送するよう
にしたデータ転送方式に関する。
と入出力制御装置との間のデータバスのデータ転送能力
を高度に活用して上記再装置間でデータを転送するよう
にしたデータ転送方式に関する。
（０）技術の背景
情報処理装置の複数の入出力装置は、一般に入出力制御
装置、そしてチャネルを介して中央処理装置との間でデ
ータの授受を行なうようになっているが、それに先立っ
て、先ず複数の入出力装置はそれらと入出力制御装置と
の間に設けられる入出力データパスを介して入出力制御
装置との間でデータ転送を行なう。その場合に、上記デ
ータバスのデータ転送能力を最大限に活用されることが
望まれるところである。
装置、そしてチャネルを介して中央処理装置との間でデ
ータの授受を行なうようになっているが、それに先立っ
て、先ず複数の入出力装置はそれらと入出力制御装置と
の間に設けられる入出力データパスを介して入出力制御
装置との間でデータ転送を行なう。その場合に、上記デ
ータバスのデータ転送能力を最大限に活用されることが
望まれるところである。
しかしながら、従来における上記データバスを介しての
データ転送方式の制約から、入出力装置の成る稼動状態
によっては上述要求を満たすが、他の稼動状態によって
はそうではなくなる如きデータ転送態様に落ち込まざる
を得ないものであるので、これを解決し得る技術手段の
開発が強く望まれている。
データ転送方式の制約から、入出力装置の成る稼動状態
によっては上述要求を満たすが、他の稼動状態によって
はそうではなくなる如きデータ転送態様に落ち込まざる
を得ないものであるので、これを解決し得る技術手段の
開発が強く望まれている。
（ハ）従来技術と問題点
従来における複数の入出力装置と入出力制御装置との間
のデータ転送態様はこれら装置間に接続される入出力デ
ータパスを時分割形式で各入出力装置が専有し、その専
有する時間帯と１対１の対応で割り当てられている入出
力装置と入出力制御装置との間でデータを授受する如き
ものであった。
のデータ転送態様はこれら装置間に接続される入出力デ
ータパスを時分割形式で各入出力装置が専有し、その専
有する時間帯と１対１の対応で割り当てられている入出
力装置と入出力制御装置との間でデータを授受する如き
ものであった。
このようなデータ転送系における入出力制御装置に接続
し得る入出力装置の数、種類は入出力制御装置からその
上位装置であるチャネルへのデータ転送能力により決定
される。このような制約の下では、通富、入出力装置の
データ転送速度の和が入出力制御装置のデータ転送能力
より小さくなるような条件が課せられることになる。
し得る入出力装置の数、種類は入出力制御装置からその
上位装置であるチャネルへのデータ転送能力により決定
される。このような制約の下では、通富、入出力装置の
データ転送速度の和が入出力制御装置のデータ転送能力
より小さくなるような条件が課せられることになる。
このような制約の下において、すべての入出力装置がデ
ータ転送中にある場合には、上述入出力データパスのデ
ータ転送能力は最大限に用いられることになるが、そう
でない場合には、上述のような固定した専有時間の割り
付けでは必然的に空き時間が発生してしまうことから免
れることはできない。従って、そのような場合には、デ
ータバスの有効利用は望むべくもない。
ータ転送中にある場合には、上述入出力データパスのデ
ータ転送能力は最大限に用いられることになるが、そう
でない場合には、上述のような固定した専有時間の割り
付けでは必然的に空き時間が発生してしまうことから免
れることはできない。従って、そのような場合には、デ
ータバスの有効利用は望むべくもない。
（ハ）発明の目的
本発明は上述したような従来方式の有する欠点に鑑みて
創案されたもので、その目的は入出力データパスに生ず
ることがある空き時間を他の入出力装置のデータ転送に
撮り向けるようにしてデータバスの使用効率を高度に維
持し得るデータ転送方式を提供することにある。
創案されたもので、その目的は入出力データパスに生ず
ることがある空き時間を他の入出力装置のデータ転送に
撮り向けるようにしてデータバスの使用効率を高度に維
持し得るデータ転送方式を提供することにある。
俳）発明の構成
そして、この目的達成のため、本発明方式はデータバス
を介してデータ授受制御装置と複数のデータ受授装置と
の間でデータ転送するデータ転送方式において、データ
転送中のデータバスのデータ転送能力レベルを検出する
検出手段を上記データ授受制御装置に設けると共に、予
め決められるデータ転送能力レベルを下回るデータ転送
能力レベルでデータが転送されていることを上記検出手
段で検出するとき上記データ授受制御装置と上記複数の
データ受授装置のうちから予め選ばれデータ転送中にあ
るデータ受授装置との間のデータ転送間隔を短縮させる
制御を上記データ授受制御装置と上記予め選ばれデータ
転送中にあるデータ受授装置との間に生ぜしめる手段を
設けて上記データバスのデータ転送能力を高度に維持す
るようにしたものである。
を介してデータ授受制御装置と複数のデータ受授装置と
の間でデータ転送するデータ転送方式において、データ
転送中のデータバスのデータ転送能力レベルを検出する
検出手段を上記データ授受制御装置に設けると共に、予
め決められるデータ転送能力レベルを下回るデータ転送
能力レベルでデータが転送されていることを上記検出手
段で検出するとき上記データ授受制御装置と上記複数の
データ受授装置のうちから予め選ばれデータ転送中にあ
るデータ受授装置との間のデータ転送間隔を短縮させる
制御を上記データ授受制御装置と上記予め選ばれデータ
転送中にあるデータ受授装置との間に生ぜしめる手段を
設けて上記データバスのデータ転送能力を高度に維持す
るようにしたものである。
（へ）発明の実施例
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
添付図面は本発明の一実施例を示す。この図において、
１は図示しないチャネルを介して図示しない中央処理装
置へ接続される入出力制御装置（以下、ｉｏｃと略称す
る。）（データ授受制御装置の一例）で、これは複数の
入出力装置（以下、１０と略称する。）（データ受授装
置）ｉｏｏ乃至ｉｏ３とデータの授受を行なうための図
示しない入出力データパスを介してｉｏＱ乃至ｉｏ３と
接続される。２は１ｏｃｌに設けられたマイクロプロセ
ッサユニット（以下、ＭＰＵと略称する。）で、これは
線３を介して優先度決定回路４に接続され、ｉｏＯ乃至
ｉｏ３からのデータ転送要求信号１ｏＲＱＯ乃至１ｏＲ
Ｑ３を受けて１ｏ−１゜０間、１ｏｃ−チャネル間のデ
ータ転送処理を行なうものである。優先度決定回路４は
線５〜８を経てｉｏＱ乃至ｉｏ３からデータ転送要求信
号ｉｏ ＲＱ Ｏ乃至ｉｏ ＲＱ ３が入力されたとき
、最も優先度の高いｔｏを選択してその選択信号（ＳＬ
ＣＴＯ乃至５ＬＣＴ３のうちの１つ）を線９乃至１２の
うちの対応する線上に送出し、ｉｏＯ乃至ｉｏ３が時分
割形式でデータ転送中にあるとき線３上に信号ＲＱｒＮ
Ｔを送出するように構成されている。
１は図示しないチャネルを介して図示しない中央処理装
置へ接続される入出力制御装置（以下、ｉｏｃと略称す
る。）（データ授受制御装置の一例）で、これは複数の
入出力装置（以下、１０と略称する。）（データ受授装
置）ｉｏｏ乃至ｉｏ３とデータの授受を行なうための図
示しない入出力データパスを介してｉｏＱ乃至ｉｏ３と
接続される。２は１ｏｃｌに設けられたマイクロプロセ
ッサユニット（以下、ＭＰＵと略称する。）で、これは
線３を介して優先度決定回路４に接続され、ｉｏＯ乃至
ｉｏ３からのデータ転送要求信号１ｏＲＱＯ乃至１ｏＲ
Ｑ３を受けて１ｏ−１゜０間、１ｏｃ−チャネル間のデ
ータ転送処理を行なうものである。優先度決定回路４は
線５〜８を経てｉｏＱ乃至ｉｏ３からデータ転送要求信
号ｉｏ ＲＱ Ｏ乃至ｉｏ ＲＱ ３が入力されたとき
、最も優先度の高いｔｏを選択してその選択信号（ＳＬ
ＣＴＯ乃至５ＬＣＴ３のうちの１つ）を線９乃至１２の
うちの対応する線上に送出し、ｉｏＯ乃至ｉｏ３が時分
割形式でデータ転送中にあるとき線３上に信号ＲＱｒＮ
Ｔを送出するように構成されている。
信号ＲＱＩＮＴを受けたＭＰＵ２は線１３上に信号ＲＱ
ＣＮＴを発生するようになっている。線１３はタイマー
回路１４の出力線１５及び線５と共にアントゲ−）１６
へ接続されている。又線１３はインバータ１７を経て、
線５と共にアンドゲ−ト１８へ接続されている。アンド
ゲート１６゜１８の出力はオアゲート１９を経て優先度
決定回路４へ接続されている。
ＣＮＴを発生するようになっている。線１３はタイマー
回路１４の出力線１５及び線５と共にアントゲ−）１６
へ接続されている。又線１３はインバータ１７を経て、
線５と共にアンドゲ−ト１８へ接続されている。アンド
ゲート１６゜１８の出力はオアゲート１９を経て優先度
決定回路４へ接続されている。
次に、上述構成の下での本発明の動作態様を説明する。
装置がデータ転送可能になってｉｏＱ乃至１０３と１ｏ
ｃｌとの間でデータ転送が開始され、ｉｏＯ乃至ｉｏ３
が同時に時分割形式でｆｏｃｉとの間でデータ転送が行
なわれる状態にある場合には、その旨を示す信号ＲＱＩ
ＮＴが線３を経てＭＰＵ２へ通知される。その場合には
、線３上に信号ＲＱＣＮＴがオンにされる。従って、線
５上のデータ転送要求信号ｉ ｏＲＱＯはタイマー回路
１４から線１５上に一定周期で発生される信号ＴＭＯＵ
Ｔによって条件付けられてアンドゲート１６を経て出力
される。信号ＴＭＯＵＴの周期はデータ転送要求信号１
ｏＲＱｏの間隔よりも予め決められた値だけ長い故、１
ｏＲＱＯのデータ転送要求間隔はタイマー回路１４の出
力信号ＴＭＯＵＴによって拡大される。従って、ｉｏＱ
はそのデータ転送要求間隔で１ｏｃｌとの間でデータ転
送を行なう。
ｃｌとの間でデータ転送が開始され、ｉｏＯ乃至ｉｏ３
が同時に時分割形式でｆｏｃｉとの間でデータ転送が行
なわれる状態にある場合には、その旨を示す信号ＲＱＩ
ＮＴが線３を経てＭＰＵ２へ通知される。その場合には
、線３上に信号ＲＱＣＮＴがオンにされる。従って、線
５上のデータ転送要求信号ｉ ｏＲＱＯはタイマー回路
１４から線１５上に一定周期で発生される信号ＴＭＯＵ
Ｔによって条件付けられてアンドゲート１６を経て出力
される。信号ＴＭＯＵＴの周期はデータ転送要求信号１
ｏＲＱｏの間隔よりも予め決められた値だけ長い故、１
ｏＲＱＯのデータ転送要求間隔はタイマー回路１４の出
力信号ＴＭＯＵＴによって拡大される。従って、ｉｏＱ
はそのデータ転送要求間隔で１ｏｃｌとの間でデータ転
送を行なう。
又、ｉｏｌ乃至ｉｏ３の一部又は全部がデータ転送を行
なわないか又は終了すると、信号ＲＱＣＮＴがオフにな
るので、データ転送要求信号ｉ。
なわないか又は終了すると、信号ＲＱＣＮＴがオフにな
るので、データ転送要求信号ｉ。
ＲＱＯはアンドゲート１８を経て直接に優先度決定回路
４へ供給されてそのデータ転送要求間隔で１ｏｃｌとの
間でデータ転送を行なう。 −このように、データバス
の使用状況に応じて１０のデータ転送要求間隔を可変に
しているから空き時間を無くしてデータバスの使用効率
を高度に維持することができる。
４へ供給されてそのデータ転送要求間隔で１ｏｃｌとの
間でデータ転送を行なう。 −このように、データバス
の使用状況に応じて１０のデータ転送要求間隔を可変に
しているから空き時間を無くしてデータバスの使用効率
を高度に維持することができる。
その具体例を以下に示す。ｉｏＱのデータ転送周期を１
００ｐｓｅｃ毎に１バイトのデータ転送要求を出す如き
ものとし、ｉｏｌ乃至ｉｏ３のデータ転送要求周期を２
００μｓｅｃ毎に１バイトのデータ転送要求を出す如き
ものとし、ｉｏババスデータ転送能力を２０にバイト／
ｓｅｃで、信号ＴＭＯＵＴの周期を２００ ｐｓｅｃと
した場合において、上述のようにｉｏＱ乃至ｉｏ３が同
時にデータ転送を開始すると信号ＲＱＣＮＴがオンにな
り、ｉｏＱのデータ転送周期を２００ ｐｓｅｃとする
。
００ｐｓｅｃ毎に１バイトのデータ転送要求を出す如き
ものとし、ｉｏｌ乃至ｉｏ３のデータ転送要求周期を２
００μｓｅｃ毎に１バイトのデータ転送要求を出す如き
ものとし、ｉｏババスデータ転送能力を２０にバイト／
ｓｅｃで、信号ＴＭＯＵＴの周期を２００ ｐｓｅｃと
した場合において、上述のようにｉｏＱ乃至ｉｏ３が同
時にデータ転送を開始すると信号ＲＱＣＮＴがオンにな
り、ｉｏＱのデータ転送周期を２００ ｐｓｅｃとする
。
このようなデータ転送が行なわれている途中においてｊ
ｏ ｌ乃至ｉｏ３のうちの１つのｉｏがデータ転送を終
了したとすると信号ＲＱＣＮＴはオフにされて１００μ
ｓｅｃのデータ転送周期でｉｏＱのデータ転送を行なう
。
ｏ ｌ乃至ｉｏ３のうちの１つのｉｏがデータ転送を終
了したとすると信号ＲＱＣＮＴはオフにされて１００μ
ｓｅｃのデータ転送周期でｉｏＱのデータ転送を行なう
。
なお、上記実施例において、１００についてのみデータ
転送間隔を可変にする場合について説明したが、他のｉ
ｏ又はｉｏ間に複合した同種の作用効果を生ぜしめるよ
うにしてもよい。
転送間隔を可変にする場合について説明したが、他のｉ
ｏ又はｉｏ間に複合した同種の作用効果を生ぜしめるよ
うにしてもよい。
（ト）発明の効果
以上述べたように、本発明によれば、
■データバスに空き時間の発生を防止でき、■これによ
りデータバスの使用効率を高めることができる、等の効
果が得られる。
りデータバスの使用効率を高めることができる、等の効
果が得られる。
添付図面は本発明の一実施例を示す図である。
図中、１は入出力制御装置、２はＭＰＵ、４は優先度制
御回路、１４はタイマー回路、１６，１８はアンドゲー
ト、１７はインバータ、１９はオアゲート、ｉｏＯ乃至
ｉｏ３は入出力装置である。
御回路、１４はタイマー回路、１６，１８はアンドゲー
ト、１７はインバータ、１９はオアゲート、ｉｏＯ乃至
ｉｏ３は入出力装置である。
Claims (1)
- データバスを介してデータ授受制御装置と複数のデータ
受授装置との間でデータを転送するデータ転送方式にお
いて、データ転送中のデータバスのデータ転送能力レベ
ルを検出する検出手段を上記データ授受制御装置に設け
ると共に、予め決められるデータ転送能力レベルを下回
るデータ転送能力レベルでデータが転送されていること
を上記検出手段で検出するとき上記データ授受制御装置
と上記複数のデータ受授装置のうちから予め選ばれデー
タ転送中にあるデータ受授装置との間のデータ転送間隔
を短縮させる制御を上記データ授受制御装置と上記予め
選ばれデータ転送中にあるデータ受授装置との間に生ぜ
しめる手段を設けて上記データバスのデータ転送能力レ
ベルを高度に維持するようにしたことを特徴とするデー
タ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029022A JPS60173652A (ja) | 1984-02-17 | 1984-02-17 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029022A JPS60173652A (ja) | 1984-02-17 | 1984-02-17 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60173652A true JPS60173652A (ja) | 1985-09-07 |
Family
ID=12264786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029022A Pending JPS60173652A (ja) | 1984-02-17 | 1984-02-17 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173652A (ja) |
-
1984
- 1984-02-17 JP JP59029022A patent/JPS60173652A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0565897B2 (ja) | ||
| JPS60173652A (ja) | デ−タ転送方式 | |
| JPS6045864A (ja) | 中央処理制御ではないシステムにおけるマイクロコンピユ−タ間の情報の転送方法 | |
| EP0180299A2 (en) | Error detection system for a data processing apparatus | |
| JPS6340079B2 (ja) | ||
| JP4097377B2 (ja) | マイクロコンピュータ | |
| SU769522A1 (ru) | Мультиплексный канал | |
| JPS6280750A (ja) | システムバスのデ−タ転送装置 | |
| JPS63197285A (ja) | ハイブリッド形割込み処理装置 | |
| JPH06334668A (ja) | 多重伝送方式 | |
| JPS6129961A (ja) | デ−タ転送方式 | |
| JPH0439819B2 (ja) | ||
| SU802957A1 (ru) | Устройство св зи дл вычислительнойСиСТЕМы | |
| JPS60226246A (ja) | デ−タ伝送装置 | |
| JPS6020263A (ja) | 入出力装置の選択方式 | |
| JPS59216227A (ja) | デ−タ転送方式 | |
| JPS6326758A (ja) | 動的ポ−リングによるパケツト通信装置 | |
| JPH0576821B2 (ja) | ||
| JPS61175836A (ja) | 情報処理システム | |
| JPH03121556A (ja) | データ転送装置 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPS58208835A (ja) | 入出力制御方式 | |
| JPS61259358A (ja) | Ｄｍａ回路 | |
| JPH0240754A (ja) | Ｄｍａユニット | |
| JPS63177245A (ja) | 高速デ−タ転送制御装置 |