JPS60170360A - データビット列‐チャンネルビット列変換方法及び装置、復号装置並びに記録担体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、伝送システム、特に記録担体上に記録信号を
記録しこれを再生する記録・再生システムにおいて２進
ソ一ス信号のデータビット列を２進チャンネル信号のチ
ャンネルビット列に変換する方法であって、前記ソース
信号のビット列を次表 ソースワード　チャンネルワード １０　０１．００ １１　１０００ Ｏｆｌ＋　００ ００（１１’　００００ ０００　１００１００ による一連の５つの承認されたソースワードの系列に分
割し、これら承認されたソースワードを上記表の関連す
るチャンネルワードに変換するデータビット列−チャン
ネルビット列変換方法にＭする。

また本発明はこの方法を実施するためのデータビット列
−チャンネルビット列変換装置、この方法によって得た
チャンネル信号を復号する復号装置、及びこの方法によ
って得た２進記録（、Ｉ号を含む記録担体に関する。

上述した態様で得られるチャンネル信号は更に通常ＮＲ
Ｚ−Ｍ変調と称せられる処理を施こされ、即ちチャンネ
ル信号の１”ビットに対応する縁部を有する２進化号を
発生させるようにする。

かかる方法は刊行物Ｅｌｅｃｔｒｏｎｉｃｓ　Ｌｅｔｔ
ｅｒｓ　。

Ａｐｒｉ１２８ｔｈｌ　１９８１１１　、ＶＯ／、　１
９　、／１１（９、第８２８頁に記載されている。この
符号化技術ではソース信号のビット列を、異なる長さの
承認されたソースワードを限られた数（５）だけ連続し
て含む承認されたソースワード列に分割し、これらの異
なるソースワードを関連するチャンネルワードに変換す
る。この符号化技術は、記録担体上の記録のために特に
重要な多数の特性につき次の如く優れている。

１、　チャンネル信号における連続する遷移の間の最小
ピッチが制限されるので、所要周波数帯域幅が制限され
る。

２　チャンネル信号における連続する遷移の間の最大ピ
ッチが制限されるので、コードは自己クロックコードと
なり、即ちこのチャンネルコードを復号するのに必要な
りロック信号をビ・ソト列自体がら導出できる。

８、　復号時間ウィンドー、即ちチャンネルコードにお
ける信号遷移の存在又は欠如を検出しなければならない
期間の長さが極めて好適である。

４　エラー伝播、即ち単一の不正チャンネルピッ）に起
因して誤って復鳴・されるデータの数が極めて少ない。

５、符号化及び復号に必要な電子装置ｉ／は複雑でなく
、これは特に一般家庭での使用に対し極めて重要である
。

いずれかの形式の符゛号化及び上記符号に対しては、チ
ャンネルビット列を不確定を伴うことなく識別できる情
報ブロックに分割するには同期ワードの使用が不可欠で
ある。この同期ワードはチャンネルビット列において不
確定を伴うことなく識別できるチャンネルビットパター
ンを有する必要がある。一方、この同期ワードに対して
は使用可能な情報スペースのできるだけ小さいスペース
を使用するようにし、更に、符号化及び復号回路の両方
において付加する必要のある′電子装置を最小にするの
が有利であること勿論である。

上記符号において同期ワードを挿入する際の複雑さは、
同期ワードのＷめに先行するデータビットの符号化に当
り異なる長さの許容されたソースワードを使用すること
に起因して、後で詳細に説明するように、同期ワードの
初めの４チヤンネルピツトと合致するデータビットを使
用しなければならないということである。またチャンネ
ルビットの復号に当り同期ワードの初めの４チヤンネル
ビツトが同期ワードの初めに先行するビット列の最後の
２チヤンネルビツトも利用される。これによりこの同期
ワードのパターンにつき付加的要件が課せられる。

本発明の目的は、これら要件を特に有利な態様において
満足する同期ワードを提供するデータビット列−チャン
ネルビット列変換方法を得るにある。

従って本発明のデータビット列−チャンネルビット列変
換方法は、この符号化動作に当り１６チヤンネルビツト
で構成、した同期ワードを発生し、この同期ワードの初
めの２チヤンネルビツト及び終りの２チヤンネルビツト
を論理値″０”とし、かつその中間チャンネルビットパ
ターンが９個の論理値”　ｏ　”によって分離された２
個の論理値パ１′だけ含み、同期ワードに先行する２個
のソース信号データビットの不確定を伴わない変換を行
うためソース信号のデータビット列における同期ワード
の初めを、論理値“１″の形態の少なくとも１個のソー
スピットを挿入することによって指示することを特徴と
する。

同期ワードの不確定を伴わない認識は、符号化サレタチ
ャンネル信号においては生じない一連（７）９個のゼロ
が・存在することから得られる。

パターン″００″を有する初めの２チヤンネルビツト及
び終りの２チヤンネルビツトを使用することにより、記
録信号における２個の連続した遷移の間の最小距離に関
する要件は常に満足される。

またソース信号の先行データビットを符号化するため同
期信号の初めに論理値°′１”を有する第１データビ゛
ソトをソース信号に挿入することにより、チャンネル信
号における符号化されたソースワードの同期ワードへの
べ移において正常コードの連続する０”の最大個数（８
）を超えることはないので、実際上同期ワードは連続し
た９イ固の０”と共に不確定を伴うことなく特定される
。

本発明のデータビット列−チャンネルビット列、変換方
法は、同期ワードに先行する２個のソース信号データビ
ットの不確定を伴わない変換を行うためソース信号のデ
ータビット列における同期ワードの初めを、論理値″Ｏ
Ｎ及びこれに後続する論理値０１”の形態の一組のソー
スビットを挿入することによって指示するようにすると
好適である。

論理値“１″を有する第２ソースピツトを挿入すること
により、符号化規則に従って同期ワードの初めの２チヤ
ンネルビツトが実際に発生した如くチャンネルビットに
対応し、これはチャンネルビットの復号において必須で
ある。同期ワードにおいて９個の連続した０”ビットの
パターンに関する要件と共に同期ワードの終りの２チヤ
ンネルビツトを選択することにより、同期ワードは不確
定を伴わないパターンと共に終了することとなる。同期
ワードの初めの２チヤンネルビツト及び終りの２チヤン
ネルビツトに対し００”を選択することにより、記録信
号における順次の遷移の間の最小距離に関する要件が常
に満足される。

本発明方法の第１実施例では、同期ワードをチャンネル
ビットパターン００１０００　（］　０　（１０１１ｏ
’ｒｏａａで構成することを特徴とする。

また本発明方法の第２実施例では、同期ワードをチャン
ネルビットパターン０００１０　（１（１（１００００
０１００で構成することを特徴とする。

同期ワードを所望距離においてチャンネル信号のビット
列に直接挿入できること勿論である。符号化装置におい
て必要な電子装置をできるだけＰｉｆｊ単にするため、
一定パターンの８データビツトをソース信号に挿入する
ことによって、かつソース信号のこの一定パターンのデ
ータビットをチャンネル信号の所望パターンの同期信号
に変換する際変換規則を僅かだけ変更することによって
同期信号を得るよう構成したことを特徴とする。

また本発明は、ソース信号のデータビットを第１クロッ
ク周波数で格納及び推移する第１シフトレジスタと、チ
ャンネル信号のチャンネルビットを第１クロック周波数
の２倍に等しい第２クロック周波数で格納及び推移する
第２シフトレジスタと、承紹されたソースワードを関連
するチャンネルワードに変換する論理回路とを備え、該
論理回路が第１シフトレジスタの８個の順次のセルＸ工
。

ｘ２　’　ｘ８に接続した３個の入力端子と、第２シフ
トレジスタの第１及び第２セルＹ０及びＹ、に接続した
２個の入力嫡子と、第２シフトレジスタの第８及び第４
七ルＹ８及びＹ、に接続した２個の出力端子とを有し、
かつ第２シフトレジスタの第８及び第４セルＹ８及びＹ
、に次のアルゴリズムによる２個の論理値ｙ８及びｙ、
即ち ｙ８−　ｙ１ｙ２（肴え、又ａ　＋　ＸｌＸ５Ｉ　）及
び ｙ、−７２（７□ｙ１＋　ｙ１ｙ２ｘ□）（但しＸ工＋
　Ｘｓ　＊　Ｘａ及びｙ、　ｌ　ｙ、は関連するシフト
レジスタセルＸ□、　ｘ２．　ｘ８及びＹ、　、　Ｙ、
に存在するデータビット及びチャンネルビットの論理（
ｌｉｔ）を供給するよう前記論理回路を構成するデータ
ビット列−チャンネルビット列変換装置において、所望
同期ワードに先行する最終データビットに後続するこの
所望同期ワードの開始瞬時にソース信号に少なくともデ
ータビット″ｏ″を挿入する発生回路と、前記同期ワー
ドをチャンネル信号に挿入する発生手段とを備えたこと
を特徴とする。

本発明のデータビット列−チャンネルビット列変換装置
の好適な実施例では、所望同期ワードの開始瞬時にソー
ス信号にデータビットパターン″Ｏ１″を挿入するよう
前記発生回路を構成、することを特徴とする。

本発明のデータビット列−チャンネルビット列変換装置
の他の好適な実施例では、前記発生手段が、第１シフト
レジスタに結合され、同期ワードを得るため一定パター
ンのデータビットをソース信号に挿入する発生器と、こ
れら発生手段及び論理回路の間に配置され、この一定パ
ターンのデータビットをチャンネル信号における同期ワ
ードのチャンネルビットに変換する際論理回路のアルゴ
リズムを変更する制御回路とを備える構成としたことを
特徴とする。かかる態様において、最少の付加電子装置
と共に同期ワードを発生させることができる。

また本発明は、本発明のデータビット列−チャンネルビ
ット列変換方法によって得られたチャンネル信号を復号
する復号装置において、論理値″′０”を有する一連の
少なくとも９個のチャンネルビットを検出して検出イキ
号を発生する同期ワード検出器を備えたことを特徴とす
る。

本発明の復号装置の好適な実施例では、クロック信号の
クロック周波数と共に６個の連続するチャンネルビット
を格納するシフトレジスタと、チャンネル信号の６個の
連続するチャンネルピットノ論理値を格納するためこの
シフトレジスタの６個のセル２□〜ｚ６に接続した６個
の入力端子及びソース信号を送出する出力端子を有する
論理回路を備え、この出力端子に次のアルゴリズムにヨ
ル論理値Ｗ即ち ｗ　−ｙ１ｙ４＋　ｙ１ｙ４　＋　ｙ８ｙ６（但しｙ□
〜ｙ６はこのシフトレジスタの関連スるセル２□〜ｚ６
におけるチャンネルビットの論理値）全送出するよう前
記論理回路を構成する復号装置において、前記シフトレ
ジスタが９個の連続するチャンネルビットを格納する少
なくとも９個のセルを備え、かつ前記同期ワード検出器
が前記９個のセルに結合した少なくとも９個の入力端子
を有する論理回路を備えたことを特徴とする。

また本発明は、本発明のデータビット列−チャンネルビ
ット列変換方法によって得られる２進記録信号を含む記
録担体において、記録された信号が５データビツトセル
に等しい２個の連続する信号遷移の間の間隔によって特
定される同期ワードを含む構成としたことを特徴とする
。

次に図面につき本発明の詳細な説明する。

第１図は本発明方法において使用される符号化規則を表
の形態で示している。この符号化規則では供給される２
進ソ一ス信号において５つの承認されたワードＷ０〜Ｗ
、を弁別し、これらのワードＷｓは異なる長さを有し、
Ｉ［ＪちワードＷ□は３データビツトの長さを有し、ワ
ードＷ８は１データビツトの長さを有し、ワードＷ２．
　Ｗ、及びＷ５は２データビツトの長さを有している。

表のワードＷｓにおいてワードＷ２及びＷ８に対する括
弧内の１は、このワードに後続するデータビットが論理
値”１’を有する場合にだけ、関連するワード００及び
〇がそれぞれ変換されることを示している。符号化動作
に当り各ソースワードｗ８は関連するチャンネルワード
Ｗ。に変換され、ソースワードの各データビットは、表
から明らがなように、チャンネルワードＷ。の２チヤン
ネルビツトになる。

この符号化規則を示すため第２図にはソース信号Ｓをこ
の符号化規則に従ってチャンネル信号Ｃに変換する場合
の一例が示しである。ソース信号Ｓは承認された杉弐町
〜ｗ６の順次のワードに分割される。従って本例で選定
されたビット列は、図示の如く、ワード形式Ｗ□〜ｗ５
の系列となる。

ビット列において識別できる各ソースワードは第１図の
表に従って関連するチャンネルワードＷ。

に変換され、その結果第２図のチャンネル信号〇が生ず
る。然る後このチャンネル信号０が通常ノン・リターン
・ツー・ゼロ［ＮＲＺｌ変調と呼ばれる方式に従って変
調され、これにより信号Ｒが発生し、この信号が、例え
ば、記録担体に記録される。

この記録された信号Ｒは次の特性を有している。・１、
　２つの順次の縁部の間の最小間隔は１．５Ｔであり、
ここでＴはソース信号Ｓの１データビツトの長さである
。

２．２つの順次の縁部の間の最大間隔は４．５１であり
、これは自己クロック動作方式のためには十分小さい。

８、　復号タイムウィンドーは０．５Ｔであり、これは
、記録担体が再生される場合高信頼性動作を可能ならし
めるのに依然十分な長さである。

しかしこの符号化方法の大きな利点は、符号化及び復号
に必要な電子技術並にエラー伝播が簡単になることであ
り、これを第８図に示した符号化装置及び第４図に示し
た復号装置について説明する０ 第８図に示した符号化装置はシフトレジスタＸを備え、
このシフトレジスタの入力端子に供給されたソース信号
Ｓはこのソース信号Ｓのビットレートに対応するクリッ
クレートｆ。においてこのシフトレジスタ内を転送され
る。このシフトレジスタＸに対しては、ソースｉｔｓの
８個の連続するデータビットを格納する８個のセルＸ０
〜Ｘ８だけ備えれば十分である。これら３個のセルＸ□
。

ＸＢ、　Ｘ８は論理回路Ｌ（３の３個の入力端子ｉ□。

ｉ、　、　ｉ８に接続して、これらのセルに含まれるソ
ース信号Ｓのデータビットの論理値ＸＩ　＊　ＸＢ　＋
　Ｘａをこの論理回路に供給するようにする。

この符号化装置は４個のセルＹ□〜Ｙ、を有する第２の
シフトレジスタＹを備えており、これラセルにおいては
情報がクロック周波数２ｆ。で転送される。シフトレジ
スタＹに対するこのクロック信号はシフトレジスタＸに
対するクロック信号に同期させること勿論である。セル
Ｙよ及びＹ２は論理回路ＬＯの２個の入力端子１．及び
ｉ５に接続して、これらセルＹ□及びＹ２に存在するチ
ャンネル信号ビットの論理値ｙ□、及びｙＢを入力端子
１４及び１６に供給するようにする。更に、論理回路Ｌ
Ｇの２個の出力端子０□及び０２をシフトレジスタＹの
セ／ｌ／Ｙ８及びＹ、に接続して、チャンネル信号の関
連するビットのために論理回路ＬＯによって発生した論
理値ｙ８及びｙ、をこれらセルＹ８及びＹ、に格納する
ようにする。

従って論理回路Ｌ（３によって、シフトレジスタＸのセ
ルＸ□、　Ｘ、　、　Ｘ８におけるソース信号のデータ
ビットの論理値Ｘ□＊　Ｘ２＊　ＸＢと、シフトレジス
タＹのセルＹ０及びＹ、におけるチャンネル（バ号のビ
゛ｚトの論理値ｙ□及びｙＢ（既に発生したチャンネル
ビットであって、Ｘ□に先行するデータビットに関連）
とからセルＹ８及びＹ４におけるビットのための論理値
ｙ８及びｙ４（データビットｘ０に関連するチャンネル
ビット）が導出され、そのアルゴリズムは次式で表わさ
れる。

ｙＢ−ｙ１ｙ２α１）７８　”　”１”２）ｙ、−７２
”ｌ”１　”　ｙ１ｙ２ｘ□）これら２つのアルゴリズ
ム＆三より、第１及び２図に示したソース信号Ｓからチ
ャンネル信号Ｃへの変換が自動的に行われる。ソース信
号Ｓの初めの３データビツトが供給されたとき、論理値
ｙ０及びｙＢは依然不定であるから、これに対し初期状
態を導入する必要がある。この目的のためにはシフトレ
ジスタＹの２個のセルＹ０及びＹ２において論理値６〔
ビを使用すれば十分である。

次いでシフトレジスタＹの出力端子において得られるチ
ャンネル信号Ｏを変調器ＭにおいてＮＲＺ法により既知
の態様で変調することにより第２図に示した位置合せ（
レジストレーション）信号Ｒが発生する。

第４図に示した復号装置はまず、供給された第２図の位
置合せ信号Ｒをチャンネル信号Ｃに変換するＮＲＺ復Ｎ
Ｍ　ａ　Ｄを備えている。このチャンネル１号０は６個
のセル２０〜ｚ６より多いセルを必要としないシフトレ
ジスタＺに供給され、クロック周波数２ｆｏで格納され
る。これらのセル２０〜ｚ６は論理回路ＬＤの入力端子
に接続してこれらのセルに存在するチャンネル信号ビッ
トの論理値ｙ工〜ｙ６をこの論理回路に供給するように
する。

クロック周波数 のビットがシフトレジスタ２の２個のセルを介して転送
された後、この論理回路ＬＤによりこれら論理値ｙ、〜
ｙ６から、下記のアルゴリズムに従ってソース信号Ｓの
データビットからの論理値Ｗが導出される。

ｗ　−ｙ１ｙ４　＋　ｙ１ｙ４　＋　ｙ８ｙ６その結果
元のソース信号が再び論理回路Ｉ、Ｄの出力端子に−お
いて得られる。この復号モードにおいては元のソース信
号の第１データビツトは復号されないがこれは一般には
殆んど障害とはならない。

この第１データビツトを復号することを所望する場合に
は、チャンネル信号のビット以前にシフトレジスタ２に
付加的条件として論理値″０”を有する２ビツトを供給
して初期条件としてｙ、　−ｙ２−０を人力し、シフト
レジスタ２のセルｚ８におけるチャンネル信号の第１ビ
ツトにおいて復号を開始させるという簡単な態様でこれ
を実現することができる。

尚、２進化号の２つの論理値に対して使用した表示″θ
″及び１″′は絶対状態を示すものではなく代案として
その反転論理値も使用できること勿論である０ 第４図に示した復号装置から明らかなように、復号には
チャンネル信号の一連の６チヤンネルビツトだけが使用
されるに過ぎない。これは、不正チャンネルビットによ
って復号信号Ｓの８つの不正データビットだけ生ずるに
過ぎないので、選択されたコードのエラー伝播が極めて
小さくなることを意味する。

第６図は本発明において使用される同期ワードの２例を
示す。両方の同期ワード５Ｗｆｌｌ及び５Ｗ（２１は論
理値ｌｌ０ＩＩを有する２チヤンネルビツトで始まり、
かつ論理値″Ｃ）”を有する２チヤンネルビツトで終る
。２個の同期ワードの各々は両端におけるこれら２ビツ
トの間の２つの論理値″１”の間に配置された論理値”
０″を有する一連の９ピツトを含んでいる。従ってＮＲ
Ｚ変謔後２個の同期ワードの各々は図示の如き信号変化
を有しており、その２つの縁部は５Ｔだけ離間されてい
る。

この期間５Ｔは符号化装置においては生じないので、こ
の基準により同期ワードを不確定を伴うことなく即ち明
確に認識することができる。

同期ワードをチャンネルビット列に挿入するに当り、符
号化の際異なる長さの承認されたワードが使用されるこ
とに起因して、ソース信号のピット列の分割は同期ワー
ドの開始時に完了させる必要がないということも考慮し
なければならない。

云い換えれば、同期ワードに先行するソース信号の最終
データビット又は最後の２データビツトがどのワード形
式に風するかを明確に知る必要はない。

これらのデータビットの不確定を伴わない符号化を行う
ため、本発明では、時間につき同期ワードの第１チヤン
ネルビツトに対応する一組の擬似データピッ）”ＯＮ’
をソース信号に挿入する。そのすべての場合を第６図に
示す。

第６図ａに示したデータビットパターンでは、ソース信
号において最後に識別された承認されたワードＷ、は丁
度同期ワードの初めで終っている。

符号化動作のため、承認されたワードＷ□〜Ｗ、を認識
する符号化装置が使用され、この符号化装置が承認され
たワードの認識後関連するチャンネルワードを直接発生
する場合には、同期ワードｓｗ（１）に示した如く、擬
似データビットＯ１”・を付加する必要がない。しかし
第３図の符号化装置を使用した場合には、同期ワードの
初めに先行する２データビツトを変換するため同期ワー
ドの初めに２データビツトが必要になることは明らがで
ある。

これは第６図す及びＣに例示したデータビットのパター
ンの場合には確がである。同期ワードに先行する最終デ
ータビットに対するコードは、第６図すでは、第１ｉ似
データビツトを加えることによってのみ決定され、第６
図Ｃでは、両方のデータビットを加えることによって決
定され、このことは、最後の承認されたワードＷ及びｗ
２がそれぞれ同期ワードとオーバーラッグすることがら
簡単に分る。

２つの擬似データビットの造定はコードに課せられた梱
々の要件によって支配される。第１擬似データビツトに
対し南埋値″０″を選定すると、同期ワードに先行する
データビットにより、同期ワードのチャンネルビットの
パターンと共に、８個より多くない連続した０″が生起
し得るという要件を満足し続けるチャンネルビットが生
じる。云い換えれば、チャンネルビットの同期信号への
遷移においても位置合せ信号におけるｌｌｌａ次の遷移
の間における最大許容距離に関する要件が満足し続けら
れる。第２擬似データビツトに対し論理値パ１”を選定
すると、符号化規則に従って同期ワードの第１の２チヤ
ンネルビツトは常に００″となり、従って、同期ワード
の実際に使用される第１の２チヤンネルビツトに対応し
、これにより、後述するように符号化動作が容易になる
。

第７図は本発明による符号化装置の第１実施例を示す。

本例の符号化装置は第８図に示した符号化装置に大体同
じであるが、同期ワード及び擬似データビットを発生す
る発生器Ｇが付設されている。この発生器Ｇは切替回路
−？にｔＺ続し、この切替回路はこの発生器Ｇの制御の
下にその人力娼子及びシフトレジスタＸの間の接続をし
ゃ断し、その代りに発生器ＧをシフトレジスタＸに接続
して、同期ワードに先行するソース信号Ｓの最終データ
ピッ、トに連続して２つの擬似データビットを加えるよ
うにする。

３データビツトの遅延後、従ってソース信号の最終デー
タビットが符号化された後発生器Ｇは論理回路ＬＯを制
御人カ塙子Ｑを介して不作動ならしめると同時に、同期
ワードパターンがシフトレジスタＹのセルＹ′８の人カ
喘子を介してチャンネル信号に挿入される。従ってこの
構造の符号化装置では同期ワードがチャンネルビット列
に直接挿入される。

しかし代案として、第８及び９図につき以下に説明する
ように、特定パターンの８データビツトをソース信号に
挿入する一方、符号化規則を僅かに変更することによっ
てこの所望の同期ワードを得ることもできる。

第８図の符号化装置は第７図の符号化装置と大体同じ構
造である。しがしチャンネル信号において同期ワードを
発生する発生器Ｇはこのワードを直接シフトレジスタＹ
には供給せず、データ同期ワードをシフトレジスタＸに
供給し、次いでこのデータ同期ワードを論理回路Ｌｃを
介してチャンネル信号に対する所望同期ワードに変換す
る。同期ワードは通常の符号化規則を満足しないので、
データ同期ワードをチャンネル同期ワードに変換する際
符号化論理を適合させる必要がある。しがしこの適合は
、第９図につき以下に述べるように、極めて限られた範
囲で行う必要があるに過ぎない。

第９図はデータ同期ワードＳＷ［Ｄｌの第１の例を示す
。図から明らがなように、このワードの第１の２データ
ビツトは上で述べた２つの擬似データビットに対応して
いる。このワードの最初の８データビ・ントは所望の同
期ワード５ＷＩＩＩに従って明確に符号化される。しか
し次の３データピツ）Ｄ□〜Ｄ８が正常なＭ様で符号化
された場合、所’２４　パターンとは合致しないチャン
ネルビットパターンｒｓＷ’ｒｌ）ｌが得られる。しが
しこれは、データビットＤ□に関連する２チャンネルピ
ットノ符号化に当りデータビットＤ８を論理値”　１　
”に変更することにより極めてＮ？ｊ単に修正すること
ができる。符号化に当りデータビットＤ０〜Ｄ８を形式
Ｗ０のワードと考える代りに、データビットＤ工及びＤ
　を形式Ｗ２のワードと考え、かつＤ　のこの！１８ 簡単な変更の結果としてデータビットＤ８を形式Ｗ８の
ワードとして考える。その結果所望同期ワードが論理回
路ＬＯによって発生する。

データビットＤ０の符号化に当って行われるデータビッ
トＤ８におけるこの簡単な変更は極めて簡単な態様で実
軸することができ、この所望期間に際し発生′ａＧによ
り論理回路ＬＣの入力端子１８に論理値″１″を供給す
ることによって行わせることができる。

第１０図は第９図に示したものに代るデータ同期ワード
ＳＷ［Ｄｌを示す。正常なコードワードが使用された場
合、これにより同期ワードＳＷ（τｌ）が生じる。しか
しデータビットＤ□の符号化に当り論理回路ＬＧの入力
端子ｉ、又はｉ、に論理値″１″を供給することにより
（第８（９）の破線を参照）、同期ワード５ＷＩＩ＋の
所望パターンが得られる。

第１１及び１２図はデータ同期ワードから第５図の同期
ワードＳＷ＋２１を得る２つの例を示すａ第１１図のデ
ータ同期ワードにおける符号化規則の適用は第９図につ
いて述べた符号化規則の適用に十分対応し、第１２図の
データ同期ワードの符号化規則の適用は第１０図につい
て述べた符号化規則適用に十分対応する。。

、第１８図は第４ＵＡの復号装置において同期ワードを
検出する簡単な実施例を示す。本例の装置４は、シフト
レジスタが８個のセ／Ｌ／ｚ７〜ｚ９だケ拡張された点
綴外、第４図の復号装置に著しく対応している。検出回
路ＳＷＤによってすべてのセルＺ工〜２、の内容が、同
期ワードの特長である論理値″０″になっているか否か
を検出する。次いでこの検出回路は処理回路Ｔに検出信
号を供給し、この処理回路において信号処理動作の調時
等が行われる。

代案として、この同期ワードに十分適合する同期ワード
検出器を使用することができ、即ち１６個のセルを有す
るシフトレジスタに接続した１６個の入力端子を有し、
かつこれら１６個のセルにおけるチャンネルビットの論
理値が同期ワードに対応すると直ちに検出信号を発生す
る検出器を使用することができる。

以上本発明を図示の実施例につき詳細に説明したが、本
発明はかがる実施例に限定されず、本発明の範囲内で種
々の変形が可能であること勿論である。

【図面の簡単な説明】

第１図は本発明におけるフード変換規則表を示す図、 第２図はソース信号列をチャンネル信号列に変換する例
を示す図、 第８図は符号化装置を示すブロック図、第４図は復号装
置ｔ’ｔを示すブロック図、第６図は本発明による同期
ワードの２例を示す図１ 第６図は第５図の同期ワードの押入態様を示す図へ 第７図及び第８図は符号化装置の２例を示すプロ゛シク
図、 第９〜１２図は第８図の符号化装置において同期ワード
を発生する態様を示す図１ 第１ａ図は復号装置の一例を示すブロック図である。 ｘ、　ｙ、　ｚ・・・シフトレジスタ ＬＯ，ＬＤ・・・論理回路　Ｍ・・・変調器Ｄ・・・復
調器 特許出願人　エヌ・ベー・フィリップス。 フルーイランベンファブリケン ＦｌＧ７ （「 ＦｌＧ、９ ＳＷｔｌ）　００１０００００００００１０００Ｆ１６
．５ Ｆ”Ｉ［ＩＦ］ １ ＦｌＧ、１１ − ５ｗｔ２）ａ　００　＋　Ｏｏ：ｏ　ｏ：ｏ　ｏ　ｏ　
ｏ　Ｏ＋　Ｏ０ＦｌＧ、１２

Claims (1)

1. 【特許請求の範囲】 Ｌ　伝送システム、特に記録担体上に記録信号を記録し
   これを再生する記録・再生システムにおいて２進ソ一ス
   信号のデータビット列を２進チャンネル信号のチャンネ
   ルビット列に変換する方法であって、前記ソース信号の
   ビット列を次表 ソースワード　チャンネルワード Ｎｏ　０１００ １１　１０００ Ｏｆｌｌ　０（１ ００（１１００（１（１ ０００１１１＋１１００ による一連の５つの承認されたソースワードの系列に分
   割し、これら承認されたソースワードを上記表の関連す
   るチャンネルワードに変換するデータビット列−チャン
   ネルビット列変換方法において、この符号化動作に当り
   １６チヤンネルビツトで構成した同期ワードを発生し、
   この同期ワードの初めの２チヤンネルビツト及び終りの
   ２チヤンネルビツトを論理値＋＋　Ｏｎとし、かつその
   中間チャンネルビットパターンが９個の論理値°゛０”
   によって分離された２個の論理値パ１”だけ含み、同期
   ワードに先行する２個のソース信号データビットの不確
   定を伴わない変換を行うためソース信号のデータビット
   列における同期ワードの初めを、論理値ＩＩ　１″の形
   態の少なくとも１個のソースピットを挿入することによ
   って指示することを特徴とするデータビット列−チャン
   ネルビット列変換方法。 久　同期ワードに先行する２個のソース信号データビッ
   トの不確定を伴わない変換を行うためソース信号のデー
   タビット列における同期ワードの初めを、論理値°゛０
   ”及びこれに徒続する論理値″１″の形態の一組のソー
   スビットを挿入することによって指示する特許請求の範
   囲第１項記載のデータビット列−チャンネルビット列変
   換方法。 ＆　同期ワードをチャンネルビットパターン００１００
   　（１０（１００００１０００で構成する特許請求の範
   囲第１又は２珀記載のデータビット列−チャンネルビッ
   ト列変換方法。 表同期ワードをチャンネルビットパターン０００１００
   ０００００００１００で構成する特許請求の範囲第１又
   は２項記載のデータビット列−チャンネルビット列変換
   方法。 翫　一定パターンの８データビツトをソース信号に挿入
   することによって、かつソース信号のこの一定パターン
   のデータビ・ントをチャンネル信号の所望パターンの同
   期信号に変換する際変換規則を僅かだけ変更することに
   よって同期信号を得る特許請求の範囲第１乃至４項中の
   いずれか一項記載のデータビット列−チャンネルビット
   列変換方法。 ａ　ソース信号のデータビットを第１クロック周波数で
   格納及び推移する第１シフトレジスタと、 チャンネル信号のチャンネルビラトラ第１クロック周波
   数の２倍に等しい第２クロック周波数で格納及び推移す
   る第２シフトレジスタと、 承認されたソースワードを関連するチャンネルワードに
   変換する論理回路とを備え、該論理回路が第１シフトレ
   ジスタの８個の順次のセルＸ□、　Ｘ、　、　Ｘ８に接
   続した３個の入力端子と、第２シフトレジスタの第１及
   び第２セルＹ及びＹ、に接続した２個の゛入力端子と、
   第２シフトレジスタの第８及び第４セルＹ８及びＹ、に
   接続した２個の出力端子とを有し、かつ第２シフトレジ
   スタの第８及び第４セルＹ及びＹ、に次のアルゴリズム
   による２個の論理値ｙ８及びＭ４、即ち ｙ８−　”ｌ””ｌ”２”８÷ｘｌＸｇ）及び ｙ４−　ｘ、（７１”１”’１’Ｐｌ”ｌ）但しＸ□＊
   　Ｘｓ　、Ｘａ及びｙ□、ｙ２は関連するシフトレジス
   タセルＸ　、Ｘ　、Ｘ　及ヒＹ□、Ｙ。 ｌ　２　８ に存在するデータビット及びチャンネルビットの論理値 を供給するよう前記論理回路を構成するデータビット列
   −チャンネルビット列変換装置において、所望同期ワー
   ドに先行する最終データビットに後続するこの所望同期
   ワードの開始瞬時にソース信号に少なくともデータビッ
   ト″θ″を挿入する発生回路と、前記同期ワードをチャ
   ンネル信号に挿入する発生手段とを備えたことを特徴と
   するデータビット列−チャンネルビット列変換装置。 Ｉ　所望同期ワードの開始瞬時にソース信号にデータビ
   ットパターン″０１”を挿入するよう前記発生回路をＳ
   成する特許請求の範囲第６項記載のデータビット列−チ
   ヤンネルビット列変換装＋１０ ＆　前記発生手段が、第２シフトレジスタに接続され、
   チャンネル信号に同期ワードを直接挿入する発生器を備
   える特許請求の範囲第６又は７項記載のデータビット列
   −チャンネルビット列変換装置。 ９、　前記発生手段が、第１シフトレジスタに結合され
   、同期ワードを得るため一定パターンのデータビットを
   ソース信号に挿入する発生器と、これら発生手段及び論
   理回路の間に配置され、この一定パターンのデー２ビツ
   トをチャンネル信号における同期ワードのチャンネルヒ
   ツトに変換する際論理回路のアルゴリズムを変更する制
   御回路とを備える特許請求の範囲第６又は７項記載のデ
   ータビット列−チャンネルビット列変換装置。 １０、伝送システム、特に記録担体上に記録信号を記録
   しこれを再生する記録・再生システムにおいて２進ソ一
   ス信号のデータビット列を２進チャンネル信号のチャン
   ネルビット列に変換する方法であって、前記ソース信号
   のビット列を次表 ソースワード　チャンネルワード １０　０１００ １１　１０００ ０ｉ１１　００ ００　（１）　００（１０ ０００１００１００ による一連の５つの承認されたソースワードの系列に分
   割し、これら承認されたソースワードを上記表の関連す
   るチャンネルワードに変換するデータビット列−チャン
   ネルピント列変換方法において、この符号化動作に当り
   １６チヤンネルビツトで構成した同期ワードを発生し、
   この同期ワードの初めの２チヤンネルビツト及び終りの
   ２チヤンネルビツトを論理値″０″とし、かつその中間
   チャンネルビットパターンが９個の論理値″０”によっ
   て分離された２個の論理値″１″だけ含み、同期ワード
   に先行する２個のソース信号データビットの不確定を伴
   わない変換を行うためソース信号のデータビット列にお
   ける同期ワートノ初めを、論理値″１”の形態の少なく
   とも１個のソースビットを挿入することによって指示す
   るデータビット列−チャンネルビット列変換方法によっ
   て得たチャンネル＠号を復号する復号装置であって、チ
   ャンネル信号をソース信号に変換する復号ユニットを備
   えた復号装置において、論理値゛０″を有する一連の少
   なくとも９個のチャンネルビットを検出して検出信号を
   発生する同期ワード検出器を備えたことを特徴とする復
   号装置。 ＩＬ　クロック信号のクロック周波数と共に６個の連続
   するチャンネルビットを格納するシフトレジスタと、チ
   ャンネル信号の６個の連続するチャンネルビットの論理
   値を格納するためこのシフトレジスタの６個のセル２□
   〜ｚ６に接続した６個の入力端子及びソース信号を送出
   する出力端子を有する論理回路を備え、この出力端子に
   次のアルゴリズムによる論理値Ｗ即ち ｗ　−ｙｌｙ４＋ｙｌｙ、＋ｙ８ｙ６ 但しｙ工〜ｙ６はこのシフトレジスタの関連するセル２
   □〜ｚ６におけるチャンネルビットの論理値 を送出するよう前記論理回路を構成する特許請求の範囲
   第１０項記載の復号装置において、前記シフトレジスタ
   が９個の連続するチャンネルビットを格納する少なくと
   も９個のセルを備え、かつ前記同期ワード検出器が前記
   ９個のセルに結合した少なくとも９個の入力端子を有す
   る論理回路を備える復号装置。 １１Ｌ　伝送システム、特に記録担体上に記録信号を記
   録しこれを再生する記録・再生システムにおいて２進ソ
   一ス信号のデータビット列を２進チャンネル信号のチャ
   ンネルビット列に変換する方法であって、前記ソース信
   号のビット列を次表 ソースワード　チャンネルワード １０　０１００ １１　１０００ ０ＴＩＩ　００ ００（１１００００ ０００１００１００ による一連の５つの承認されたソースワードの系列に分
   割し、これら承認されたソースワードを上記表の関連す
   るチャンネルワードに変換するデータビット列−チャン
   ネルビット列変換方法において、この符号化動作に当り
   １６チヤンネルビツトで構成した同期１ワードを発生し
   、この同期ワードの初めの２チヤンネルビツト及び終り
   の２チヤンネルビツトを論理値１１０１１とし、かつそ
   の中間チャンネルビットパターンが９個の論理値″０”
   によって分離された２個の論理値゛１″だけ含み、同期
   ワードに先行する２個のソース信号データビットの不確
   定を伴わない変換を行うためソース信号のデータビット
   列における同期ワードの初めを、論理値°゛１”の形態
   の少なくとも１個のソースピットを挿入することによら
   て指示するデータビット列−チャンネルビット列変換方
   法によって得られる２進記録信号を含む記録担体におい
   て、記録された信号が５データビツトセルに等しい２個
   の連続する信号遷移の間の間隔によって特定される同期
   ワードを含む構成としたことを特徴とする記録担体。