JPS60169256A - 伝送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本兜明は複合コンピューターシステムに係り、特に、コ
ンピューターとコンピュータを通信回線で接続するネッ
トワークシステムにおけるデータ転送方向の制御装置に
関する。

〔発明の背景〕

コンピュータシステムは、全体の仕事を１台の処理装置
で行なう中央集中形のシステムから、複数台の処理装置
を通信Ｉ１ｇＩ線等の手段により相互に接続し、処理を
分散する分散形のシステムに変化してきた。こうするこ
とによシ、全体の処理性および信頼性を向上することが
できる。さらに、最近では、通信系のどこが故障しても
、冗長系の通信Ｗ６會用いて正常な通信を可能とし、超
高信頼度なシステムが可能となって来た。

８１８１図は、シリアルルーグバスをもつ超高信頼展ナ
ネソトワークシステムの一例である。１〜４は独立な処
理装置であシ、ユーザーのプログラムを火打する。５〜
８は処理装置と通信回線を接続する結合装置で回線側の
シリアルデータを計ｎ機側のパラレルデータに変える等
の機能を持つ。９〜１６はイ・ットワーク制御プロセッ
サ（ＮｅｔｗｏｒｋＣＯ旧ｒｏｌ　ｐｒｏｃｅｓｓｏｒ
：以下ＮＣＰと略す）でおシ、回線データのバッファリ
ンクや経路制御等を行なう。１７〜２３は光、或いは、
電気金媒体とする通信回線で、フレーム化されたシリア
ルデ−タを伝送する。

第２図社、フレームフォーマットを示したものである。

８ＹＮはフレーム同期のための同期コードである。ＰＣ
は機能コードでオシ、全ての結合装置５〜８は自系の処
理装置が受信すべきコードパターンを１個、或いは複数
個認識している。

ＳＡは送信元アドレスであり、データ送信元の処理装を
査号會示す。Ｃは回線の状態、或いは送信元で採番され
た通番でろる。■は情報フィールドで、送信すべきデー
タがセットされている。ＦＣ８はＦＣから工までの誤シ
チェックコードである。

第３図は、ＮＣＰ９のブロック図である。２５〜２７は
シリアル／パラレル変換器である。２８〜３０はデータ
バッファであり、多少通信が渋滞してもよいように十分
な容蓋を持っている。３１は既に１８．２０或いは２２
に対して送信したフレームを記憶するメモリ、３２〜３
４は回線１７゜１９或いは２１よシ受信したフレームの
ヘッダ部を記憶するレジスタである。３６は、データバ
ッファ２８〜３０の出力伝送別から一つの伝送路をマイ
クロコンピュータ３５の制御のもとに選択し、回線１８
．２０及び２２ヘブロードキヤスト転送するための伝送
路切換回路でおる。３７〜３９はパラレル／シリアル変
換器であり、所定のフレームに整えて回線にシリアルデ
ータ全送出する。

従来技術を第１図から第３図までを便って説明する。処
理装置１から処理装置４ヘデータを送信する場合を考え
る。

処理装置１が結合装置５に対してデータを送ると結合装
置５はＮＣＰ９とＮＣＰＩ　Ｏに同じフレームを込１ｔ
する。ＮＣＰ９では、回線１７からフレーム全党けると
シリアルノくラレノＫＫ換器２５を介してフレームフォ
ーマット中のＦＡ−Ｃのフレームへツタ部會レジスタ３
２に入れ、マイクロコンピュータ３５に割込＋全かける
。マイクロコンピュータ３５はメモリ３１を調べるが一
該当のフレームは初めて受信したものであるから、七の
フレームヘッダはメモリ３１に登録されていない。

マイクロコンピュータ３５はメモリ３１にそのフレーム
ヘッダが登録されていないことを確認の上、受信フレー
ム全体をデータバッファ２８に入れ、その後、伝送路選
択回路３６、パラレル／シリアル変換器３７〜３９を通
して、ＮＣＰ９の出力回＃１８．２０及び２２に同一フ
レームをブロードキャスト転送し、同時に、送信したフ
レームのフレームヘッダ部をメモリ３１に格納する。同
様に、ＮＣＰＩＯでも結合装置５から送信されたフレー
ムを、ＮＣＰ９とＮＣＰＩ２及び結合装置１５ヘブロー
ドキヤスト転送する。即ち、ＮＣＰ９．ＮＣＰｌｏ及び
結合装置５には、同一フレームが再度、転送されて米る
ことになる。これに対してもマイクロコンピュータ３５
に割込みがががυ、同様に受信フレームヘッダとメモリ
３１の内存を照合するが、今回は同じデータがメモリ３
１に入っているため、マイクロコンピュータ３５は回線
よｐ受信したデータを捨てて、出力回線にブロードキャ
スト転送しないように、同一フレームの消込み作用を行
なう。

ＮＣＰ９から回Ｉｔｉｉ２０ｆ介して転送されたフレー
ムはＮＣＰＩ３に転送され、同様に全ての回線に対して
ブロードキャスト転送を実施し、更に、ＮＣＰＩ５へ到
達する。ＮＣＰＩ５でも同様にブロードキャスト転送し
、結合装置８を介し、処理装置４ヘフレームが送信沁れ
る。結合装置７及び８では白糸処理装置へ送信すべき機
能コードＦ　Ｃを認識しているから、和合装［７ではフ
レームが捨てられ、結合装置８では処理装に４へ転送す
る。

このように、受信フレームケすべての出力回線に同一フ
レームとし１転込するブロードキャスト転送では、結合
装置からＮＣＰへ転送したフレームが再度結合装置へ、
或いは、対になっているＮＣＰへ転送したフレームが再
度、ＮＣＰへ転送されてしまうというように、伝送路上
で不快な転送が実施されて、（ロ）ＩｆＭ幼率を低下さ
せる欠点がおる。

なお、図中２４は伝送路である。

〔兄明の目的〕

本兄明の目的は、ＮＣＰが、受信データの入力方向、及
び機能コードに応じて、ブロードキャスト転送方向′５
ｃ選択制御することにより、伝送路上の不要な転送を回
避し回線効″４−を向上場せる伝゛込制御装置を提供す
るｒこある。

〔発明の実施例〕

第４図は本発明によるＮＣＰのブロック図を示す。

２５〜３９に示す賛素は、第３図における要素と同一機
能を有する。４０〜４２は、マイクロコンピュータ３５
の制御により、回線１８．２０及び２２へのフレーム送
信全可能にするケート回路である。

第１図、第２図及び第４図により本％明の実施例の動作
全説明する。

従来例と同様、処理装置１から処理装置４ヘデータ転送
する場合を考えて、ＮＣＰ９の動作を説明する。まず、
結合装置５はＮＣＰ９へ正常転送を示す機能コード（例
えはＦ”Ｃ＝Ｏ）を付加してデータ転送する。ＮＣＰ９
では、伝送路１７からのフレームがシリアル／パラレル
変換器２５を介し、レジスタ３２に転送すると同時に、
データバッファ２８へ受信フレームを転送する。レジス
タ３２は、マイクロコンピュータ３５へ割込みをかケ、
マイクロコンピュータ３５はレジスタ３２のフレームヘ
ッダ部と、メそり３１に格納されているフレームヘッダ
部と全照会するが、メモリ３１に登録されていない初め
てのデータであるため、伝送路切換回路３６を制御し、
データバッファ２８のフレーム全ブロードキャスト転送
する。同時に、マイクロコンピュータ３５は、レジスタ
３２からの割込であり、且つ、レジスタ３２のフレーム
ヘッダ部のＦ　Ｃによシ正常転送を示す機能コードであ
ること全認識して、ゲート回路４１のみケ開くことによ
り、フレームは、パラレル／シリアル震俣器３８（ｚ介
し、ループ回線２０へ送信される。

また、回線チェック全示″ｊ機能コード（例えはＦＣ＝
１）’に持ったフレームが回線２１を介してＮＣＰ９へ
転送された場合には、回線チェックであるために、結合
装置５、及び、回線２２を介し１ＮｃＰ１０ヘフレーム
を転送する心安はなく、マイクロコンピュータ３５は、
ゲート回路４１のみ全開いて回線２０ヘフレーム転送す
る。

〔発明の効果〕

本発明によれに、ＮＣＰが、受信データの機能コード及
び、受信データの入力方向を意識することによｐ１不賛
なフレームを伝送網に転送することが避けられ、回線効
率が向上する。

【図面の簡単な説明】

第１図は従来のネットワークシステムを示す系統図、第
２図は転送データのフレームフォーマット図、第３図は
従来のネットワーク制御プロセッサの系統図、第４図は
本発明の一実施例のネットワーク制御プロセッサのブロ
ック図である。 １７〜２４・・・伝送路、２５〜２７・・・シリアル／
パラレル変換器、２８〜３０・・・データバッファ、３
１・・・メモリ、３２〜３４・・・レジスタ、３５・・
・マイクロコンピュータ、３６・・・伝送路切換回路、
３７〜３９・・・パラレル／シリアル＆ｍｉ、４０〜４
２・・・ゲート回路。 代理人　弁理士　高倫明夫 第１頁の続き ［相］発　明　者　岡　１）　政　和　日立重大みか町
か工場内

Claims (1)

【特許請求の範囲】
1. １、　データをブロードキャスト転送する複数のネット
   ワーク制御プロセッサと、このネットワーク制御プロセ
   ッサとに会装置ｆｆｉ介して接続される処理装置とによ
   って構築されるデータ伝送網において、前記データのフ
   レームジオ−マットの中に、転送データの性質を示す機
   能コードを持ち、前記ネットワーク制御プロセッサの中
   に、機能コードの判読回路と、この判読回路に従って前
   記ブロードキャスト転送する方向を制御する制御回路と
   を設けたことを特徴とする伝送制御装置。