JPH0331027B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一方では多数の非同期コンピユータ
通信ターミナルと、他方ではパケツトデータの伝
送及び交換のための２方向コンピユータ通信チヤ
ネルとの間を接続することができるコンピユータ
通信集信装置に関する。

以下の記載では、特に、データパケツト交換及
び伝送ネツトワークがフランス公共ネツトワーク
“TRANSPAC”である場合について述べる。こ
のネツトワークは、特に、フランスの雑誌“テレ
コミユニカシオン（Te′le′comunication）”第30
号、1979年１月、第31頁から第37頁まで、及び
1976年９月に編集された小冊子“TRANSPAC”
に記載されている。そのほか、コンピユータ通信
集信装置とネツトワークのコンピユータ通信チヤ
ネルとの間のインターフエスは、データパケツト
交換を使用するデータ伝送サービスのための
CCITTによつて発行された暫定勧告X25に一致
すると仮定する。また、集信装置に接続されたコ
ンピユータ通信ターミナルは、非同期ターミナル
であつて、そのインターフエスがCCITTによつ
て発行されたＶシリーズ勧告に合致していると仮
定する。しかしながら、本発明によるコンピユー
タ通信集信装置は、他のパケツト交換ネツトワー
クや他の型のターミナルにも使用できるものと理
解されたい。

〔従来の技術〕

この種のコンピユータ通信集信装置は、既に、
エツチ・レイエツク（H.Layec）およびジエー・
シー・ロステイス（J.C.L′Hostis）によつて、
“マイクロプロセツサズ・アンド・パケツト・ス
イツチング・ネツトワークス（Microprocessors
and Packet Switching Networks）”と題する、
1977年10月に、オランダ、アムステルダムで開催
された“EUROMICRO”会議に提出された論文
中に記載されている。この集信装置には、一方
で、非同期ターミナルによる文字出力をもつパケ
ツトの建造またはその逆を可能として、他方で、
信号通信の解釈を可能とする、組立および分解プ
ログラムが備えられる。それは、信号データか
ら、ターミナルに関するあるパラメータ、即ち、
エコー、ラインリンク長、パリテイ等を修飾でき
るだけでなく、通信を確立したり切断することが
可能であることを思い出していただきたい。実際
に、この公知の集信装置は性能が制限される。何
故なら、それはマイクロプロセツサの使用をしば
しば必要とするプログラムされたモードでHDLC
（High Level Data Control ISO 3309）カプラ
を使用するからである。使用される非同期ターミ
ナルの数は、集信装置全体のためにただ一つのマ
イクロプロセツサの資源を利用するために、制限
される。カプラにおいて使用されるLSI（Large
Scale Integration）回路の数は少なく、ユニツ
ト当りの価格は高価である。また、１つのマイク
ロプロセツサによつて各種の端末からの処理を行
うので、複雑多量の処理を行なわなければなら
ず、柔軟性に欠け、性能を十分に発揮できない。

〔発明が解決しようとする課題〕

本発明の目的は、上述した公知の集信装置に較
べて、ユニツト当りの価格が低く、高い柔軟性と
性能をもつコンピユータ通信集信装置を提供する
ことにある。

〔課題を解決するための手段〕

本発明の一つの特徴によれば、コンピユータ通
信集信装置は、データパケツト伝送および交換ネ
ツトワークにおける、多数の非同期コンピユータ
通信ターミナルと２方向コンピユータ通信チヤネ
ルとの間の接続を確立するために提供される。１
つの非同期機能処理装置は、非同期に動作し、コ
ンピユータ通信ターミナルに接続される。１つの
X25標準機能処理装置は、２方向コンピユータ通
信チヤネルに接続される。２つの処理装置間の通
信システムは、１つの記憶装置を有し、その記憶
装置は、一方または他方の方向に伝送される各パ
ケツトげが格納される第１のメモリ領域をもつ。
第２のメモリ領域は発送及び返却セルの対からな
る。各セルは、、通信システムでの転送中、パケ
ツトの局部ヘツダを格納するために備えられてい
る。各局部ヘツダは、記憶装置の第１のメモリ領
域に格納されたパケツトのアドレス、その長さ、
およびパケツトの型に関する情報を含む。データ
のパケツトの解釈は、それを読み出す処理装置
と、そのパケツトに対してなされるべき適当な処
理を決定するために使用される。ターミナルと２
方向チヤネルとの間の各リンクは、一組の選択さ
れた対のセルを使用して行う。各パケツトは処理
装置から記憶装置の第１のメモリ領域の使用可能
な位置に格納され、その処理装置は、局部ヘツダ
を関連するセル対から対応する発送セルに挿入す
ることよつて、このパケツトを記憶装置に取り入
れる。それから、記憶装置からパケツトを出力す
るだろう装置に関する他の対の返却セルがパケツ
ト型情報の指示によつて使用可能なとき、この局
部ヘツダは、上記返却セルに転送される。

本発明の他の一つの特徴によれば、記憶装置
は、使用されるセルのセツト識別子が書き込まれ
る第３のメモリ領域を有し、各セツトは２対のセ
ル間の通信を指示し、第３のメモリ領域は通信行
列の役割を果たす。

本発明の他の一つの特徴によれば、各処理装置
は、コンピユータ通信ターミナルへまたは２方向
チヤネルへ、標準メツセージまたはパケツトを送
信するか、逆にそれらを受信することができるマ
イクロプロセツサをもつマイクロコンピユータで
あり、各マイクロプロセツサは、重ね書きを避け
る方法で、記憶装置に書き込んだり、それから読
み出したりすることができる。

〔実施例〕

以下、本発明について図面を参照して説明す
る。

第１図の構成によれば、集信装置は、“機能
X25”と呼ばれるものを実行する、すなわち、上
述したCCITTの勧告X25に記述されているよう
な手順を実行するマイクロコンピユータ１と、
“非同期機能”と呼ばれるものを実行する、すな
わち、非同期ターミナルの管理とターミナルから
来る命令の分析を引き受けるマイクロコンピユー
タ２と、マイクロコンピユータ１および２に情報
交換することを可能にする通信システム３を含
む。要素１、２、および３の間には、バス（母
線）４が備えられている。

マイクロコンピユータ１は、CCITT勧告V28
又はV35に従つた変復調器（モデム）６によつ
て、パケツト交換ネツトワークの２方向コンピユ
ータ通信チヤネル５に接続されている。このパケ
ツト交換ネツトワークは、以下では、前に定義し
たようなTRANSPACネツトワークであると仮
定する。マイクロコンピユータ２は、CCITTの
Ｖシリーズ勧告に従つた、非同期伝送変復調器８
によつて非同期コンピユータ通信ターミナル７に
接続される。

ここで、非同期コンピユータ通信ターミナル７
とは、非同期モードでデータを送信できるターミ
ナルをいう。このような非同期モードのデータ伝
送の例は、アメリカの技術本“データ・アンド・
コンピユータ・コミユニケーシヨンズ（DATA
AND COMPUTER COMMUNICATIONS）”
の第100〜102頁に記載されており、文字の前後に
文字の開始、終了ビツトを付加して送信する、所
謂、（調歩式データである。また、非同期コンピ
ユータ通信ターミナル７に適した非同期伝送変復
調器８の例は、上記アメリカの技術本の第113〜
124頁に記載されている。

第２図のマイクロコンピユータ１は、完全全二
重・モードで動作する非同期伝送カツプラ９、マ
イクロプログラムされたシステム１０、フレーム
メモリ１１、および局部バス１２を含み、バス１
２とバス４の間に接続システム１３を持つてい
る。カツプラ９は、メモリへの直接アクセス装置
１４、同期化装置１５、変復調器６に対するイン
ターフエス１６、および優先要求装置１７を有し
ている。カツプラ９はHDLCプロトコルまたは高
レベルチエーンコマンド手順に従つて動作する。
高レベルチエーンコマンド手順は、IS3309、
IS4335および承認された改訂（TC97／SC6／N1
300と１ 445）とDP6256の中で国際標準化機構
（ISO）によつて定義されている。同期化装置１
５は公知のHDLCボツクスで、それは下記の動作
を行つて、チヤネル５の同期化を保証する。すな
わち、フラグの送信および受信、メツセージ内へ
のゼロの挿入および除去、冗長および巡回符号で
あるフレーム・チエツク・シーケンス（FCS）の
計算および制御。

マイクロプログラムされたシステム１０は、プ
ロセツサ・プログラム・メモリ１８、クロツク１
９、および優先要求割込システム２０を有する。
それはX25手順を実行する。システム１０のプロ
グラムは、フランスにおけるTRANSPACネツ
トワーク、カナダにおけるDATAPACネツトワ
ーク、および米国におけるTELENETネツトワ
ークのような、パケツト交換ネツトワークにおい
て既に使用されている、周知の型のプログラムで
あると理解されたい。したがつて、このようプロ
グラムについてより詳細に説明する必要はない。

フレームメモリ１１は、フレームの番号づけお
よび解除に必要なすべてのパラメータを含んでい
る。これらパラメータは各フレームの送信または
受信毎に更新される。メモリ１１は、また、ある
数の固定フオーマツトのフレーム、即ち、
SARM（非同期平衡モード）、UA（同期確認）、
DISC（切断）等を含んでいる。それらの定義は、
CCITT勧告X25第2.3.4節において与えられる。

マイクロコンピユータ１において、エラーの検
出および回復がマイクロプログラムされたシステ
ム１０によつて保証される。そのシステムは、ま
た、パケツトの順序と密度の維持を保証する。

第３図のマイクロコンピユータ２は、バツフア
メモリ２１、非同期カツプラ２２、プログラムさ
れたシステム２３、および局部バス２４を有し、
バス２４とバス４の間に接続システム２５を備え
ている。記載された例において、マイクロコンピ
ユータ２は８個の非同期カツプラ２２をもち、そ
の各々は変復調器８によつてターミナルにアクセ
スする。

バツフアメモリ２１は、ターミナル７毎に２個
の環状バツフアを有する。

非同期カツプラ２２は、共通して、速度認識ロ
ジツク２６、変復調器監視ロジツク２７、および
優先要求ロジツク２８をもつている。各カツプラ
２２は、従来の非同期集積カツプラ２９と電気レ
ベル変換インターフエス回路３０によつて構成さ
れている。

プログラムされたシステム２３は、プロセツ
サ・プログラム・メモリ３１、クロツク３２、お
よび優先割込要求システム３３によつて構成され
ている。ターミナルの速度に対応する周波数で、
クロツク３２は、プロセツサ３１へ割込みをか
け、プロセツサ３１はそのとき関連するカツプラ
２９内に存在している文字を読み、それを対応す
る環状バツフアに格納する。それから、プロセツ
サ３１は、２環状バツフアメモリ２１に格納され
たすべての文字を分析して、ターミナルからの到
着順番と通信システム３による宛先に対応するパ
ケツトを決定する。これはターミナルからのデー
タの受信方向である。ターミナルへの伝送方向に
おいて、通信システム３から受けるパケツトは分
析され、これらの内容は対応する伝送環状バツフ
アに格納される。

局部バスとバス４の間の接続システム１３及び
２５は、良く知られている沢山のリンクモジユー
ルの１つで、それは、優先要求の適切な管理によ
つて、多数のマイクロコンピユータを共通のメモ
リに接続するのを可能にする。実例として、この
型のモジユールは、“バイポーラ・マイクロコン
ピユータ・バス・コントローラMCS−80アンド
MCS−85フアミリーズ（Bipolar
Microcomputer Bus Controller MCS−80and
MCS−85 Families）”という名称で米国の会社
インテル・コーポレーシヨン（INTEL
Corporation）によつて市販された番号8218／
8219のモジユールである。

通信システム３は実質的に１つの大容量記憶メ
モリ３４から成つている。

メモリ３４（第４図）において、番号
NUMRESおよび論理チヤネル識別表を含むリー
ド・オンリ・メモリである第１の領域３５、シス
テム接続行列が書き込まれるアクテイブ・メモリ
である第２の領域３６、論理チヤネルと同数の対
のセルで構成され、各セルがヘツダを格納できる
ようなアクテイブ・メモリである第３の領域３
７、およびパケツトの情報部分を記憶する第４の
領域３８を確認できる。

バス４は、マイクロコンピユータ１および２と
メモリ３４の間の接続を確立する。それは次の線
を含んでいる。

−データバスを形成するデータ線、 −メモリ３４をアドレス指定するために使用さ
れ、16本の線をもつアドレスバスを形成するア
ドレス線、 −マイクロコンピユータ１および２の制御線。

実際、メモリ３４とバス４はマイクロコンピユ
ータ１および２によつて同時に要求され、アクセ
ス衝突はシリアル優先順位システムによつて解決
され、バスクロツクは同時にすべての要求を分析
するために使用される。

必要なマイクロプロセツサ制御信号は次の通り
である。

−バスクロツク −バス要求 −バス使用中 −データ入力のためのバス空 −データ出力のためのバス空 例えば、10MHzで動作するクロツクと400ナノ
秒のアクセス時間をもつMOS型の従来の大容量
記憶メモリをもつと、通信システム３のスループ
ツトは約８Mb/sで、アクセス衝突は解決される。

バス４の前述の記載は、従来のコンピユータバ
スから周辺読出しおよび周辺書込み制御線が取り
除かれたことを示している。

機能X25マイクロコンピユータ１または非同期
機能マイクロコンピユータ２の各々は、通信中、
通信システム３によつてメモリ３４の領域３７の
セルを通して確かめられる。

“仮想回路”と呼ばれる通信は、２つの論理チ
ヤネル間、すなわち２対のセル３７間の交際であ
り、一方の論理チヤネルはマイクロコンピユータ
１用で、他方の論理チヤネルはマイクロコンピユ
ータ２用である。勿論、マイクロコンピユータ２
によつて取り扱われるターミナルと同じ数だけ
の、マイクロコンピユータ２と関連づけられた論
理チヤネルVLがある。

仮想回路において、情報の交換は、処理される
べき情報密度に関連する流れをもつ２方向伝送に
おいて２つの論理チヤネル間で可能である。通信
はいつでも自由に行われる。

情報の交換は、次の構成を有するパケツトの形
で行われる。

−選ばれた例において最大32オクテツトを含む情
報ブロツク、 −下記を含むヘツダ ●情報ブロツクのアドレス（２オクテツト） ●情報ブロツクの有効長（１オクテツト） ●パケツトの種類（１オクテツト） すなわち、ヘツダは全体で４オクテツトであ
る。

例えば、可能なパケツトの種類は次の通りであ
る。

−０：パケツト不存在 −１：データ・パケツト −２：仮想回路開設要求パケツト −３：仮想回路開設確認パケツト −４：仮想回路閉鎖または解放要求パケツト −５：仮想回路閉鎖確認パケツト 第５図は２つの論理チヤネルVL１とVL２間の
対話を表し、一方はゲートアセンブリ１３に対応
し、他方はゲートアセンブリ２５に対応する。各
論理チヤネルVL１またはVL２は２つのセルに永
久的にアクセスし、一方は書込みのためのPE１
またはPE２、他方は読出しのためのPL１または
PL２である。対応するマイクロコンピユータ１
または２は、情報をPE１またはPE２に書き込む
ことができ、情報をPL１またはPL２から読み出
すことができる。

その動作は次の通りである。論理チヤネルVL
１の管理を担当しているマイクロコンピユータ１
がパケツトをメモリ３４に伝送したと仮定する。
実際には、マイクロコンピユータ１からメモリ３
４への伝送は、メモリ３４の領域３８内のメモリ
位置にパケツトの情報ブロツクを記憶させ、セル
PE１にこの動作に関するパケツトに対応するヘ
ツダ記憶させることから成る。パケツトの型１が
ヘツダが存在するデータ・パケツトに関連してい
ることを示しているばかりでなく、このヘツダが
情報ブロツクが格納されるメモリ位置のアドレス
とその長さを含んでいることを思い起こそう。マ
イクロコンピユータ１（第１図）がパケツトをマ
イクロコンピユータ２へ供給することが有用であ
ると判断するとき、それは、セルPL２（第５図）
に格納されているヘツダ種類のオクテツトを読み
出す。このオクテツトの値が０なら、マイクロコ
ンピユータ１はセルPE１に格納されているヘツ
ダをセルPL２に書き換える。実際、０型のオク
テツトはパケツトの不存在を示している。もしこ
の型のオクテツトの値が１であるなら、これは、
セルPL２の管理を担当しているマイクロコンピ
ユータ２が前に伝送されたパケツトの処理を終了
していないことを示している。したがつて、マイ
クロコンピユータ１は、PL２内のオクテツト型
の値を時々チエツクしながら、他の仕事を実行す
ることができる。

PE１に格納されたヘツダをPL２に書換える動
作はオクテツトの型の書換えを行つて終了し、そ
れで、マイクロコンピユータ２によつてPL２に
格納されたヘツダの取得によつて、領域３８（第
４図）内の対応するブロツクアドレスおよび長さ
のような情報が得られるということが、重要であ
る。

VL２からVL１への逆の方向において、パケツ
トの交換は、マイクロコンピユータの役割を逆に
することによつて、同様にして行われる。

コンピユータ通信集信装置によつて果たされる
役割の一部は、それに取り付けられているターミ
ナルにTRANSPACネツトワークまたはこの種
のネツトワークへのアクセスを可能としたり、そ
の逆のアクセスを可能にすることであるので、こ
のネツトワークに接続されたすべての装置と同様
に、集信装置はネツトワーク番号NUMRESを受
ける。この集信装置に接続された各ターミナル
は、また、それ自身の固有番号を受け、この固有
番号は、集信装置のNUMRESに一般に１又は２
けたの副番号が加えられたものである。集信装置
において、副番号00がTRANSPACネツトワー
クに対してコンピユータ通信チヤネル５のために
取つておかれいると仮定することができる。

メモリ３４の領域３５に集信装置の構成、すな
わち、次のものが書き込まれる。

−集信装置のNUMRES番号、 −ターミナル線に割り当てられた論理チヤネル と、コンピユータ通信チヤネル５、すなわち、
TRANSPACネツトワークに割り当てられた論
理チヤネルを識別する表。

領域３６には接続行列が書き込まれており、接
続行列は常に通信している論理チヤネルVL間の
対応を与える。ここで、周知のように、あらゆる
電話システムには、仮想回路のルートがどうであ
るかを記憶する接続行列がある。

一つのターミナルに対応する一つの論理チヤネ
ルVL２の管理を担当しているマイクロコンピユ
ータ２（第２図）が、この一つのターミナルによ
つて要求された通信をNUMCO番号をもつ文通
者と確立したいとき、それは、呼出し論理チヤネ
ルVL２に関連する番号が後続する、要求された
文通者のNUMCO番号を情報ブロツク部分に書
き込み、型２のヘツダをPE１（第５図）に書き
込むことよつて呼出しパケツトを形成する。つい
で、マイクロコンピユータ２はNUMCO番号と
NUMRES番号とを比較する。もしこの２つの番
号が一致しないなら、呼出された文通者が集信装
置によつて取り扱われるターミナルと提携されて
ない。それから、マイクロコンピユータ２は、コ
ンピユータ通信チヤネル５（第１図）のために使
用されるものの中から空論理チヤネルVL１を探
す。もし、これに反して、NUMRES番号を構成
している全ての２進数字がNUMCO番号の中に
あるなら、NUMCO番号の残りの部分、すなわ
ち、副番号は、領域３５に格納された上記論理チ
ヤネルの識別表を参照して、要求文通者に割り当
てられた論理チヤネルVL１を決定する。何故な
ら、それは集信装置によつて取り扱われるターミ
ナルのメンバーであるからである。

そのとき、２つの場合が生じる。第１に、この
ように決定されたチヤネルVL１が空いている。
そのとき、マイクロコンピユータ２はそのチヤネ
ルのPL１の中にVL２のPE２に格納されたヘツ
ダを書き込み、領域３６の接続行列の中に接続
VL１−VL２の印をつける。もし、空の論理チヤ
ネルVL１が見つからないなら、呼出されたター
ミナルにチヤネルが既に接続されているか、チヤ
ネル５に割り当てられた全てのチヤネルが既に接
続されている。その時、マイクロコンピユータ２
（第１図）は呼出しターミナルへ“使用中”情報
“接続不能”を伝送する。

接続が確立される場合、それは接続行列を調べ
ることを示すが、マイクロコンピユータ１は、
PL１（第５図）の中に含まれるヘツダを読み出
し、かつ関連する情報ブロツクを読み出すことに
よつて、知る。それは、そのブロツクが
NUMCO番号を含んでいるので、要求された通
信を知る。従つて、それは、仮想回路の開設を確
認するパケツトをPE１（第５図）およびPL２に
よつてマイクロコンピユータ２へ送ることによつ
て、通信を引き受けることができる。このパケツ
トは“COM”と呼ばれ、値“３”のオクテツト
によつて特徴づけられ、または、それは、同様の
方法で、仮想回路の閉鎖を要求するパケツトを返
すことによつて、通信を拒絶することができる。
このパケツトは値“４”のオクテツトをもつ
“LIB”と呼ばれる。この最後の場合において、
マイクロコンピユータ２は、呼出しターミナルへ
使用中情報“接続不能”を伝送し、マイクロコン
ピユータ１へ値“５”の型のオクテツトをもつ
“CLIB”パケツトと呼ばれる、仮想回路閉鎖確認
パケツトを伝送する。

通信の終りには、２つの論理チヤネルVL１と
VL２の間に確立された仮想回路の切断が、単に
パケツトLIBとCLIBの交換によつて行われ、接
続行列の対応する更新によつて完了する。

集信装置の通信システム３（第１図）におい
て、領域３６（第４図）の接続行列はただ１つで
あり、２つのマイクロコンピユータのうちの１つ
のみが所定の時刻でそれをアクセスできる。従つ
て、接続行列の保護が良く知られた“テスト・ア
ンド・セツト（TEST and SET）”型の機構に
よつて保護されることが分かる。

通信のタイミング・ダイアグラムの一例を与え
る前に、機能X25および非同期機能マイクロコン
ピユータの動作について説明する。

周期的に、マイクロプログラムされたシステム
１０（第２図）は、各ヘツダ内のそのオクテツト
の型の値を読み出すことによつて異なつたPLセ
ルをテストする。もしオクテツトの型の値がゼロ
とは異なるなら、システム１０は直接アクセス装
置１４へ、装置１４がメモリ３４（第５図）の中
に直接読み出すことができる、送信しようとする
パケツトのアドレスと数を供給する。それは、そ
れから、HDLC同期化装置１５へ命令“伝送開
始”を与える。従つて、伝送は、X25手順に従つ
てチヤネル５の方向へ行われるが、X25手順につ
いてはここではもはや述べない。

関連するパケツトに対応するフレームX25がフ
レーム・チエツク・シーケンスFCSを含んで完全
に伝送されてしまつたとき、HDLC同期化装置１
５は、優先要求を、装置１７によつて、やがては
伝送すべき新しいフレームを供給するマイクロプ
ログラムされたシステム１０の割込システム２０
に向かつて引き起こす。

受信の方向では、マイクロプログラムされたシ
ステム１０は、直接アクセス装置１４へメモリ３
４中の最大長さをもつ書込みアドレスを供給す
る。フレーム・チエツク・シーケンスFCSを含ん
だフレームの受信が終了したとき、HDLC装置１
５は、優先要求回路１７とシステム２０によつ
て、マイクロプログラムされたシステム１０への
優先要求、すなわち、受信されたフレームのヘツ
ダ・オクテツトをアドレス指定する。

情報の移送とは独立して、マイクロプログラム
されたシステム１０は、インターフエス回路１６
に作用することによつて変復調器６の監視を保証
することができる。

非同期機能マイクロコンピユータにおいて、タ
ーミナルの速度による周波数で、クロツク３２
（第３図）は、プログラムされたシステム２３内
で割込みを発生し、プログラムされたシステムは
非同期カツプラ２９内に存在する文字を読み込
み、それをメモリ２１の環状バツフアに格納す
る。そのとき、プログラムされたシステム２３
は、メモリ２１内に収容されたすべての文字を分
析し、関連するターミナルから来た命令と通信シ
ステム３宛の対応するパケツトを発生する。

ターミナルに向かつての送信方向において、受
信されたパケツトは分析され、これらの内容はバ
ツフアメモリ２１に、特に、そのメモリの伝送バ
ツフアに格納される。

以上の記載では、通信システム３の動作原理、
それから機能X25マイクロコンピユータの原理、
最後に非同期機能マイクロコンピユータの原理に
ついて連続して明らかにした。

例として、通信の間、集信装置を介して交換さ
れる信号の正常の流れについて説明する。

呼出しが変復調器８（第３図）に接続された非
同期線に現れるとすぐに、変復調器の監視ロジツ
ク２７が搬送波の出現を検出し、優先要求ロジツ
ク２８によつて、プログラムされたシステム２３
の割込システム３３に向けて割込みを発生し、呼
出しターミナルのための速度認識ロジツク２６の
ための請求を要求する。速度認識ロジツク２６
は、指定された文字、標準的には文字Ｖ、上の２
つの下降するエツジ間の時間を決定し、従つて、
毎秒110−96002進ビツト間の８段の中から速度を
認識することができる。

速度が決定されるとすぐに、速度認識ロジツク
２６は、プログラムされたシステム２３へ信号
“速度認識の終了”を伝送する。この信号は、非
同期カツプラ２２のうちのただ１つである“速度
認識”ロジツク回路２６が他のターミナルのため
に使用できることを意味する。プログラムされた
システム２３は呼出しターミナルに、例えば、
“LIGNE ACTIVE BONJOUR”で呼出し受信
の認識を伝送する。さもなければ、システム２３
はクロツクの要求でこのターミナルを“スキヤ
ン”し、つかむ。

呼出しターミナルは呼び出されるNUMCO番
号を伝送し、X25マイクロコンピユータへの型２
のパケツトの発送について見たように、トリガ
し、通信を受け付けるとすると、非同期機能マイ
クロコンピユータへ型３のCOMパケツトを返す。
これらのパケツトの交換は通信システム３（第１
図）を介して行われる。

機能X25マイクロコンピユータは変復調器６お
よびチヤネル５によつてTRANSPACネツトワ
ークを介して呼出しパケツトを呼出された相手へ
伝送する。

後に、呼出された相手はメツセージを送ること
によつて応答し、このメツセージはマイクロコン
ピユータ１によつて受信され、マイクロコンピユ
ータ１はそれを通信システム３経由でマイクロコ
ンピユータ２へ再び送信し、マイクロコンピユー
タ２はそれを呼出しターミナルへ送る。通信シス
テム３を横切るパケツトは、型１のパケツトであ
る。

通信はこのようにして確立され、型１のパケツ
トは全二重で両方向に交換される。

通信の終りで、呼出しターミナルは通信を切断
し、これをするために切断メツセージを伝送し、
この切断メツセージは通信システム３によつて型
４のメツセージ（LIB）に翻訳される。

機能X25マイクロコンピユータはマイクロコン
ピユータ２へ型５のパケツト（CLIB）を送り返
し、他方、TRANSPACネツトワークを介して
呼出された相手へ切断メツセージを伝送する。

実際には、ターミナルからマイクロコンピユー
タ２への切断メツセージは搬送波の消失であり、
プログラムされたシステム２３（第３図）によつ
てこのターミナルの走査を終える。

他の変形において、速度認識ロジツク２６の代
わりに、同期チヤネルの各々に固定の速度を与え
るための固定の接続を用いる。

３９，４０、および４１で表されるプロセツ
サ、プログラム・メモリ、および周辺装置はバス
４へアクセスし、メモリ３４と関係づけられる論
理チヤネルが、ターミナル又はTRANSPACネ
ツトワークと通信するのをそれらに可能にする。

〔発明の効果〕

以上説明したように、本発明のコンピユータ通
信集信装置では、非同期処理装置を記憶装置を有
する通信システムに結合し、X25標準機能処理装
置もまた通信システムに接続し、非同期処理装置
は非同期コンピユータ通信ターミナルのみを処理
し、X25標準機能処理装置は２方向コンピユータ
通信チヤネルのみを処理し、通信システムの記憶
装置にはX25標準機能処理装置と非同期処理装置
間の通信情報を蓄積するのみであるので、各処理
装置の機能は単純となり、従来のコンピユータ通
信集信装置に比して、ユニツト当たりの価格が低
くなり、高い柔軟性の性能を有する。

【図面の簡単な説明】

第１図は本発明によるコンピユータ通信集信装
置の全体ブロツク図、第２図はパケツト通信ネツ
トワークの２方向コンピユータ通信チヤネルと関
連する集信装置インターフエスのより詳細なブロ
ツク図、第３図は非同期コンピユータ通信ターミ
ナルと関連する集信装置インターフエスのより詳
細なブロツク図、第４図は第２図および第３図の
インターフエス間の通信システムのブロツク図、
第５図は第４図の通信システムの入力と出力間の
対話を示す図である。 １…X25標準機能マイクロコンピユータ、２…
非同期マイクロコンピユータ、３…通信システ
ム、４…バス、５…２方向コンピユータ通信チヤ
ネル、６…変復調器、７…非同期コンピユータ通
信ターミナル、８…変復調器、９…非同期伝送カ
ツプラ、１０…マイクロプログラムされたシステ
ム、１１…フレームメモリ、１２…局部バス、１
３…接続システム（ゲートアセンブリ）、１４…
直接アクセス装置、１５…同期化装置、１６…イ
ンターフエス、１７…優先要求装置、１８…プロ
セツサ・プログラム・メモリ、１９…クロツク、
２０…優先要求割込装置、２１…バツフア・メモ
リ、２２…非同期カツプラ、２３…プログラムさ
れたシステム、２４…局部バス、２５…接続シス
テム（ゲートアセンブリ）、２６…速度認識ロジ
ツク、２７…変復調器監視ロジツク、２８…優先
要求ロジツク、２９…従来の非同期集積カツプ
ラ、３０…電気レベル変換インターフエス回路、
３１…プロセツサ・プログラム・メモリ、３２…
クロツク、３３…優先割込要求システム、３４…
大容量記憶メモリ、３５〜３８…領域。

Claims (1)

1. 【特許請求の範囲】 １ 多数の非同期コンピユータ通信ターミナル７
   とデータパケツト伝送及び交換ネツトワーク内の
   ２方向コンピユータ通信チヤネル５との間のデー
   タ通信を達成するために、前記非同期コンピユー
   タ通信ターミナル７に接続された非同期機能処理
   装置２と前記２方向コンピユータ通信チヤネル５
   に接続されたX25標準機能処理装置１とを有する
   コンピユータ通信集信装置に於いて、前記データ
   ネツトワーク集信装置は、前記２つの処理装置
   １，２の間に、記憶装置３４を有する通信システ
   ム３を有し、該記憶装置３４は処理装置１から処
   理装置２への方向又は処理装置２から処理装置１
   への方向に伝送される各パケツトが格納される第
   １のメモリ領域３８と、発送セルPEと返却セル
   PLの対からなる第２のメモリ領域３７とを含み、
   各セルPE又はPLは、通信システムを介しての転
   送中、パケツトの局部ヘツダを格納できるように
   配置され、各局部ヘツダは記憶装置の第１のメモ
   リ領域３８に格納されたパケツトのアドレス、そ
   の長さ、およびパケツト型情報を含み、格納され
   たパケツトの解釈は、それを読出す処理装置１又
   は２において対応するパケツトに加えられるべき
   適当な処理を決定するために使用され、ターミナ
   ル７と２方向チヤネル５との間の各通信は選択さ
   れた一組のセルを使用して行い、各パケツトは処
   理装置１又は２から記憶装置の第１のメモリ領域
   ３８の使用可能な位置に格納され、その処理装置
   は割り当てられた一組のセルの対の発送セルPE
   に対応する局部ヘツダを書き込むことによつて記
   憶装置にパケツトを取り入れ、それから、記憶装
   置からパケツトを読み出すために処理装置に割り
   当てられた一組の他の対の返却セルPLがパケツ
   ト型情報の指示によつて使用可能なとき、その局
   部ヘツダは前記返却セルPLへ転送されることを
   特徴とするコンピユータ通信集信装置。 ２ 前記記憶装置３４は使用された一組のセルの
   識別記号が書き込まれる第３のメモリ領域３６を
   有し、各組は２対のセルの間の通信を指示し、前
   記第３のメモリ領域３６は通信行列の役割を果た
   す特許請求の範囲第１項記載のコンピユータ通信
   集信装置。