JPS63234343A - 通信媒体に結合された複数のステーションからなるシステムのステーションとそれらステーション間の通信方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の背景） ［発明の属する技術分野］ 本発明は一般的にはプロセッサ間の通信に関し、とくに
はこのような通信のプロトコル（通信規約）に関する。

多重プロセッサ計算機システムにおいては、システム業
務遂行時に複数のプロセッサが相互に協働する。協働は
情報の交換を含む；したがって、プロセッサ・アクティ
ビティのかなりの部分はプロセッサ間の通信からなる。

通信が実行されるときの速度および効率はシステムの性
能に直接かつ大きな影響を及ぼす。したがって、あるプ
ロセッサから他のプロセッサへ通信を伝送してから返り
応答を受取るまでに必要な経過時間である待ち時間は、
できるだけ短くしなければならない。

［従来技術の説明コ 代表的な既存のプロトコルは待ち時間を最小にするもの
でない。たとえば現在量もよく使用されている大抵の通
信プロトコルにおいては、通信されるデータは複数のプ
ロトコル層を介して伝送される。データは、プロトコル
層を上昇および下降するときに何回も変換される。各変
換はプロトコルのオーバーヘッドに加えられて待ち時間
を増大しかつスルーブツトを低減する。他の例として、
既存の大抵のプロトコルは広範囲かつ複雑なエラー回復
方式と緩速の通信応答手順とを含み、これにより通信が
失われたり伝送中に加工されたりすることもある。エラ
ー回転方式を実行するためのコストを節減するために、
代表的なプロトコルはこれをソフトウェア内で実行する
。この方式の複雑さはソフトウェア実行の緩慢さと組合
わさってプロトコルのオーバーヘッドに付加されて待ち
時間を増大しこれによりスルーブツトが犠牲にされる。

肯定応答手順の実行に要する費用を節約するために、代
表的なプロトコルは複数の通信に応答を出すことが可能
なシングル応答方式を使用し、また他の通信への応答も
「負担してりる」。この効果は、応答に遅れが出るため
にこの場合もやはり待ち時間の問題を悪化させている。

したがって要約すると、この技術の問題点は待ち時間を
最小にする最適化通信プロトコルがないことである。

（発明の概要） 本発明は以上の種々の問題および従来技術の欠点を解決
することを目的とする。本発明によれば、通信媒体とこ
の媒体に通信結合された複数のステーションとからなる
通信システムにおいて、各ステーションには媒体へのア
クセスを探索するための；つの優先順位（プライオリテ
ィ）、すなわちレギュラ・タイプのメツセージを伝送す
るための低位の優先順位と肯定応答タイプの「クイック
」メツセージを伝送するための好意の優先順位とが割当
てられている。この構成においては肯定応答は最優先の
優先順位を有し、したがって遅れは最小となりこれによ
り待ち時間は最小となる。実施例によると、−「クイッ
ク」メツセージかまたはその他の信号か−についてのレ
ギニラ番メツセージの応答は、各レギュラー、パケット
の伝送中または伝送後に、受取側ステーションから送出
しステーションへ返されてくる。したがって応答は「負
担すべき」他の通信を待つ必要もなく、複数の応答を単
一の通信に保存し「集約した」ものでもない。むしろ応
答はできるだけ迅速に返されてくるのでこれにより待ち
時間を最小にできることは好ましい。さらに本発明によ
れば、受取側ステーションにおいて、肯定応答保有「ク
イック」メツセージはレギュラーメツセージとは分離し
てバッファされ、受取られて作業領域に記憶される。

したがって、「クイック」メツセージは受取り側ステー
ションにおいて他の到着レギュラ・メツセージとは独立
にアクセスされて処理され、このとき「クイック」メツ
セージがアクセスされる前に「クイック」メツセージよ
り先にバッファされたすべてのレギュラ・メツセージを
（たとえば代表的な先入れ先出しバッファ装置における
ように）処理する必要がないので有利である。このよう
に肯定応答に対しては他の通信に優先する優先順位が与
えられてできるだけ迅速な処理が可能なので、これによ
り待ち時間は最小になる。　肯定応答は転送データの正
確さの逐次確認を行う役をなす。

実施例によれば、高低応答は２つの別個の機構により行
われ、両方ともできるだけ迅速に肯定応答を与えるよう
に最適化される。メツセージが受取られている間に、エ
ラー条件がないか、または受取りバッファはオーバーフ
ローしていないかがモニタされる。いずれかが発生する
と、媒体コントロールがリリーズされる前に送出しステ
ーションに直ちに否定応答（ＲＮＡＣＫ）信号が送り返
される。したがって、受取りステーションは否定応答信
号を出す前に媒体アクセスの取合いをする必要はない。

メツセージの受取り中にもし否定応答信号が送られない
ならば、受取ら−れたメツセージの処理中に前記の「ク
イック」メツセージ機構により肯定応答または否定応答
が与えられる。「クイック」メツセージ機構は前記のよ
うに待ち時間を最小（ｉするばかりではなく、メツセー
ジが受取られてからそれが処理されるまでの間は媒体を
他の通信伝送に自由に開放することにより、他の「クイ
ック」メツセージを含めて「他の」通信の待ち時間も最
小にするので有利である。

さらに本発明によれば、レギュラ・メツセージ用に入力
キュー（待ち行列）と出力キューとが設けられる。キュ
ーは送出しメツセージおよび受取りメツセージの順序を
維持する単純な機構の役をなす。論理チャンネル付きで
ユーザ・キューが設けられる。チャネル付き人力キュー
は、受取られたれたパケットに含まれるデータを、実施
例ではステーションの主メモリに配置された最終行先へ
の移動を可能とし、受取られるデータをその空き時間に
要求する通信エンティティの作業を妨害したりその作業
を待つ必要がないので有利である。

チャンネル付き出力キューは、各通信エンティティに出
力キューへの出力要求を非同期式に出すことを可能とし
、他の通信エンティティや通信制御機構を妨害すること
もないので有利である。

入出力キューのエントリはパケットを保有せず単にパケ
ットの代表値のみを保有する。とくにパケットにより通
信を受けるユーザ・データは他の場所・実施例ではステ
ーションの主メモリ内に記憶され、エントリはデータに
対するポインタを記憶するにすぎない。伝送用のパケッ
トは送出しバッファ内にまとめられるのみで、パケット
はここから直接媒体上へ伝送され、受取リバッファによ
り受取られたパケットは受取りバッファから読取られた
後は直ちに取除かれる。したがって、プロトコル層間の
データの転換および複写が省かれるので有利であり、ま
たこれにより待ち時間は短縮される。

複雑なエラー回復方式も省かれる。たとえばパリティ・
エラー、受取りバッファのオーバーフロー、および入力
キュー・フル条件などの好ましくない条件により影響さ
れることが判明した受取りメツセージは受取側ステーシ
ョンで単に放棄され、否定応答「クイック」メツセージ
すなわちＲＮＡＣＫ信号によりおくり出しステーション
から再伝送するように指示される。この単純な方式によ
り他のエラー回復方式による複雑さおよび面倒さは回避
され、したがってこの方式は通信の待ち時間の短縮にも
有効である。この方式は、待ち時間の点からも故障回数
を少なくし再・伝送オーバーヘッドを小さくするのには
最適である。

特許請求の範囲に記載のように、本発明は前記の特徴を
有する系のためのステーションとこの系における通信方
法とに関する。概要的には、本発明によれば、ステーシ
ョンはステーションに付属の２つの優先順位に従って通
信媒体へのアクセスを探索するためのたとえばアービタ
のような第′１の装置と、および媒体上で他のステーシ
ョンから受取られた２つのタイプのメツセージ（実施例
ではレギュラーへおよび「クイック」メツセージ・パケ
ット）用の別々の記憶装置（実施例では受取りＦＩＦＯ
および「クイック」メツセージ・レジスタ）とを含む。

第２の装置（実施例では送出側ステーションの制御装置
）は第１の装置によるアクセス探求の成立に応答して媒
体を介して他のステーションにいずれかのタイプのメツ
セージを伝送する。第３の装置（実施例ではＭＳＢＩユ
ニットの出力処理部分）は、低位の優先順位に従って第
１の装置が媒体アクセスを探索することを行わせかつ第
２の装置が一つのタイプ（実施例ではレギュラ・タイプ
）のメツセージを伝送することを行わせる。第４の装置
（実施例ではＭＳＢＩユニットの入力処理部分）は、第
２のステーションから受取られかつレギュラ・メツセー
ジ用記憶装置（受取りＦＩＦＯ）内に記憶されたメツセ
ージに応答して、高位の優先順位に従って第１の装置が
媒体アクセスを探索することを行わせかつ第２の装置が
他のタイプ（実施例では「クイック」メツセージ）のメ
ツセージを伝送することを行わせる。

第５の装置（実施例では受取側ステーションの制御装置
内に含められる）は、レギュラ・メツセージ用の記憶装
置（受取りＦＩＦＯ）が第１のタイプの条件（実施例で
はパリティエラーまたは受取りＦＩＦＯのオーバーフロ
ー）により影響されるか否かを判定するので好ましい。

もし影響されるならば第６の装置！（実施例では同様に
制御装置内に含められる）が媒体上に信号（実施例では
ＲＮＡＣＫ）を送る。影響を受けたメツセージは結局放
棄される。第７の装置（実施例ではＭＳＢＩユニットの
入力処理部分に含められる）は、媒体上における信号の
受取りに応答して、このステーションから伝送されたメ
ツセージを、この信号が受取られたときに再伝送させる
。

またステーションは、受取られたレギュラ・メツセージ
用記憶装置（受取りＦＩＦＯ）から抜出されたメツセー
ジを表わす情報用の記憶装置（実施例では入力キュー）
を含むので好ましい。ある装置（実施例ではＭＳＢＩユ
ニットの入力処理部分）は、受取られたレギュラ・メツ
セージ用記憶装置から抜出されたメツセージが第２のタ
イプの条件（実施例ではパリティエラー・記憶装置のオ
ーバーフロー、または入力キュー・フル）により影響さ
れるか否かを判定する。もし影響されるならば、メツセ
ージは放棄され、またもし第６の装置（受取り側ステー
ション制御装置）がメツセージの受取り中に何も信号を
送らなかったならば、第４の装置に否定応答を保有する
「クイック」メツセージが送られてくる。もしメツセー
ジが第２のタイプの条件により影響されないならば、あ
る装置（ＭＳＢＩ入力処理部分）はメツセージ表示情報
用の記憶装置（入力キュー）内にメツセージを表示し、
また第４の装置に肯定応答を保有する「クイック」メツ
セージが送られて（る。

否定応答「クイック」メツセージが受取られると、その
結果応答されたメツセージが再伝送される。実施例によ
るとステーションは複数の出力キューを有し、各出力キ
ューは他のステーションの入力キューに伸長する異なる
論理通信経路に接続されている。各出力キューは、付属
の論理経路を介して経路の他端にある入力キューに伝送
するための、レギュラ・パケットを定義する各エントリ
を記憶する。第２の装置（送出側ステーション制御装置
）により伝送されたレギュラ・メツセージはこれらのエ
ントリにより形成され、付属の論理経路を識別する（実
施例ではその経路のボートを識別することによる）。実
施例において、受取られた「クイック」メツセージは応
答されたレギュラ・メツセージの特定の論理通信経路を
識別する。

否定応答が受取られるとその結果、応答パケットのエン
トリを含む出力キュー（その特定の論理通信経路に対応
する）のエントリからのパケットの形成および伝送は一
時停止される。肯定応答が受取られるとその結果、応答
パケットを示すエントリは出力キューから抹消される。

概要的には、本発明によれば、複数の前記ステーション
間の通信方法は下記のステップを有する。

第１のステーションはそのステーションに付属の低位の
第１の優先順位にしたがって媒体へのアクセスを探索し
、アクセスが成立した後に第１のタイプのメツセージを
媒体を介して第２のステーションへ伝送する。第２のス
テーションは伝送されたメツセージを第１のタイプのメ
ツセージ用記憶装置内に受取り、そのメツセージに応答
してそのステーションに付属の高位の第２の優先順位に
従って媒体へのアクセスを探索し、第２のタイプのメツ
セージを媒体を介して第１のステーションヘ伝送する。

第１のステーションはそのメツセージを第２のタイプの
メツセージ用の記憶装置内に受取る。さらに、もし第２
のタイプのメツセージが否定応答を保有するメツセージ
であるならばこれにより応答を受けた第１のタイプのメ
ツセージは第２のステーションで放棄され、したがって
第１のステーションは・・・実施例では第２のステーシ
ョンから受取られる他のメ・ツセージに続いて・・・第
１のタイプのメツセージを第２のステーションに再伝送
するために最初の二つのステップを反復する。

概要的に示したステーションおよびその方法、ならびに
前記および特許請求の範囲に示されたそれらの詳細は当
初に与えた特徴の中に列記された利点を提供している。

本発明のこれらの種々の利点ならびに長所は、本発明の
具体的な実施例に関する図を用いた説明からより明らか
になるのであろう。

（実施例の説明） ［システム構成］ 第１図は本発明の実施例を実行する多重プロセッサ系を
示す。多重プロセッサは複数のプロセッサ１０１を含み
、これらのプロセッサはこの実施例では同一のものを考
えているが必ずしも同一である必要はない。プロセッサ
ｌｏｔはバス１５０を介して相互間通信が可能なように
結合される。各プロセッサｌｏｔはそれ自身のバス・イ
ンターフェース回路（ＢＩＣ）ｌｌｏを介してバス１５
０に結合される。第１図に説明用にただ２台のプロセッ
サ１０１しか図示されていないが、たとえば１０台を超
える多数のプロセッサ１０１がバス１５０に結合されか
つ前記のようにバス１５０へのインターフェースとして
それ用のＢＩＧＩＩＧを用いてもよい。プロセッサｌｏ
ｔは、たとえばＷＥ　３２１００単一ボード・コンピュ
ータ、Ｍｏｔｏｒｏｌａ　６８０００　　単一ボート・
コンピュータ、ＡＴ＆Ｔ３Ｂ１５コンピュータ、または
ＢＩＣｌｌｏのような回路を介してバス１５０に結合可
能なその他のいずれのコンピュータのように異なるコン
ピュータでもよく、またそれが何台でもよい。

バス１５０はこの実施例においてはたとえば、ＩＥＥＥ
Ｊｏｕｒｎａｌ　ｏｎ　５ｅｌｅｃｔｅｄ　Ａｒｅａｓ
　ｏｆ　Ｃｏ＋ｕｕｎｉｃａｔ１ｏｎＶｏ１．５ＡＣ−
１、Ｎｏ、５　　（Ｎｏｖ、１９８３）の雑誌内のＳ、
Ｒ。

＾ｈｕｊａによるｕ　Ｓ／ＮＥＴ　：　Ａ　Ｈｌｇｈ−
９ｐｅａｄ　Ｉｎｔｅｒｃ。

ｎｎｅｃｔ　ｆｏｒ　Ｍｕｌｔｉｐｌｅ　Ｃｏｍｐｕｔ
ｅｒｓ（多重コンビエータ用高速中間結合器：　Ｓ／Ｎ
ＥＴ”という文献に記載のような高速パケット・バスで
ある。

各プロセッサ１０１は中央処理袋！　（ｃＰＵ）および
主記憶メモリ（図示なし）を含む。ＣＰＵおよびメモリ
は、オペレーティング−システムおよびアプリケーショ
ン・プロセス、以下一般にユーザ・プロセス１４０と呼
ぶ、を実行しかつ記憶する。

あるプロセッサｌｏｔのユーザ会プロセス１４０はＢＩ
ＣＩＩＧのバッファ１４７を介して他のプロセッサ１０
１のユーザプロセス１４０と通信連絡をする。しかしな
がらプロセス１４０はバッファ１４７と直接アクセスを
有さず、プロセッサ１０１のメモリ内に設けられたキュ
ー（待ち行列）構造１４５を介した間接アクセスのみを
有する。

プロセス１４０は、キュー構造１４５を直接アクセスし
てもよく、または共通のインターフェース・ファシリテ
ィ　１４１を介して間接アクセスしてもよい。実施例で
は、ファシリティ　１４１はデバイス・ドライバとして
プロセッサ１０１上に設けられる。

一方キュー構造１４５は、主記憶装置−ＢＩＣＩＣイン
ターフニスＳＢＩ）　　１４８を介してＢＩＣｌｌＧの
バッファ　１４７に結合される。ＭＳＢ１１４８は、デ
バイス参ドライバとしてプロセッサ１０１上に設けても
よく、またはプロセッサ１０１とは独立のハードウェア
・ユニットとして設けてもよい。

前記構造は、連係層１０と、パケット層１１と、および
ユーザ層１２とからなる三層通信プロトコルを形成する
。バス１５ＧとＢＩＣＩＩＯとで形成される連係層１Ｇ
は、プロセッサ１０１を物理的に相互結合する。この層
は送出しプロセッサ１１０と受取りプロセッサ１１Ｇと
の間の単純な先入れ先出しバイブである。これは、すべ
ての情報が他端に首尾よく受取られることは保証しない
。ＭＳＢ１１４Ｂと、キュー構造１４５と、およびイン
ターフェース、ファシリティ１４１とから形成されるパ
ケット層は、すべての情報が正確に送出側プロセッサ１
０１のメモリから受取側プロセッサ１０１のメモリに伝
送されるごとは保証しない。それは、送出側ユーザ・プ
ロセス１４０と受取り側ユーザープロセス１４０との間
の信頼性のある一方向仮想通信チヤンネルを提供する。

またユーザ・プロセス１４０で形成されるユーザ層１２
は通信データの生産者または消費者である。実施例では
、層１２はＡＴ＆ＴのＵＮＩＸオペレーティング・シス
テムと第１図の多重プロセッサに適用可能なすべてのプ
ロセスとからなる。

［パケット層］ キュー構造１４５は、ユーザ・プロセス１４０がそれを
介して他のプロセッサｌｏｔから通信を受取るところの
複数の入力キュー１４３と、ユーザ・プロセス１４０が
それを介して他のプロセッサ１０１に通信を送出すとこ
ろの複数の出力キュー１４４とを含む。ＭＳＢ１１４Ｂ
が分離型ハード°ウェア・ユニットの場合はキュー構造
１４５はまた応答キュー１４２も含む。ＭＳＢＩ１４６
はキュ１４２を利用してインターフェース・ファシリテ
ィ　１４１へ通信を送出す。

第２図はキュー構造１４５により構成されるプロセッサ
間論理通信構造を示す。各車−（一方向）仮想または論
理通信チャンネル２００は、異なるプロセッサ１０１上
に配置された２つのユーザ・プロセス１４０間の、物理
的にはバス１５０で構成された論理経路である。単一チ
ャンネル２００は、一端は送出側プロセッサ１０１の出
力キュー１４４により、また他端は受取側プロセッサ１
０１の入力キュー１４３により形成される。単一チャン
ネル２００は入力キュー１４３と出力キュー１４４とを
それに割当てることにより設定され、割付けられたキュ
ーはチャンネルが存在する間単−チヤンネル２００への
割当てが維持される。単一チャンネル２００が遮断され
ると、それに割当てられていたキｘ　　１４３．１４４
は新しいチャンネルの設定に利用可能となる。

チャンネル付き人力キューを有することにより、プロセ
ス１４０を妨害することなく、ＭＳＢＩ１４８を介して
入力データをＢＩＣＩＩＯからメモリのユーザ・アドレ
ス空間内の最終宛先バッファへ直接移動させることを可
能とする。またチャンネル付き出力キューを有すること
により、他のプロセス１４ＧまたはＭＳＢ１１４Ｂを妨
害することなく、各ユーザ・プロセス１４０を介してそ
の出力キューに非同期式に作業を行わせることを可能と
する。関連するエントリを私有キュー内に固定順序でグ
ループ化することにより、送出側プロセスと受取側プロ
セスとの間の一致不良は、送出側ＭＳＢＩＩ４６が「入
力キュー・フル」または「受取りバッファ・オーバーフ
ロー」の指示（後述する）を受取ったときに、特定出力
キュー内の残りのすべての出力キュー・エントリからの
送出しを遅らせることにより容易に処理される。

２つのプロセッサ１４０間の二重チャンネル（二方向プ
ロセッサ間通信連係）２０１は２つの逆方向単一チャン
ネル２００を含む。各二重チャンネル２０１は、プロセ
ッサｌｏｔ上で、二重チャンネルの構成単一チャンネル
２００の入力キュー１４３と出力キュー１４４とを含む
ポート２０２で終端する。

キュー構造１４５を第３図ないし第５図にさらに′詳細
に示す。各ポート２０２はそれに付属してポート構造３
８０を有する。ボート構造３８０は、付属ポート２０２
の出力キュー１４４の見出しくヘッダ）３４０を指示す
る出力キュー・ポインタ８８１と、付属ポート２０２の
入力キュー１４３の見出し３４１を指示する入力キュー
ポインタ３８２とを含む。エントリ３８１．３８２が協
働してポート２０２を構成する。

キュー構造１４５はブートストラップ時にシステムによ
り形成される。しかしながら、ユーザの非同期式チャン
ネルの入カキニーおよび出力キューは、ポートが実際に
チャンネルの割当てられるときにのみ割当てられかつ連
係される。

ボート構造３８０はまた、ポインタ８８１により指示さ
れる出カキ：Ｌ１４４にロードされる次のパケットのト
グル・ビット値を指定する出力キュー・トグル３８３と
、ポインタ３８２により指示される入力キュー１４３に
ロードされる次に受取られるパケットのトグル・ビット
の予想値を指定する入カキニー・トグル３８４とを含む
。トグル３８３、３８４は「ユーザ非同期式」チャンネ
ル２０１に対し１ビツトと、「カーネル同期式」および
「カーネル被同期成」チャンネル２０１に対し゛各プロ
セッサ１０１に対する１ビツトを含めて複数ビットと、
を含む（前記チャンネルタイプにづいてはさらに以下で
説明する）。トグル３８３．３８４はボート２０２に付
属の単一チャンネル２００上を流れるデータの一体性を
維持するのに使用される。単一チャンネル２００を介し
て順次に伝送されるパケットのトグル・ビットの値は入
替わる；もし順次に受取られるパケットのトグル・ビッ
ト値が入替らないならば、これは、伝送中の応答パケッ
トのロスのようなエラーの指示である。

ポート構造３８０はまた、ポート２０２が付属するチャ
ンネル・タイプ、すなわちカーネル同期式、カーネル非
同期式またはユーザ非同期式を指定するチャンネノシ・
タイプ・インディケータ３８５を含む。構造３８０はさ
らに、付属の二重チャンネル２０１の他端におけるボー
ト２０２を識別する他ボートＩＤ３８６を含む。もしイ
ンディケータ３８５が付属チャンネル２０１をユーザ非
同期式として識別したら、他ポートＩＤ３８８は他ポー
トの！Ｄを保有し、これにより他のポートを直接識別す
る。もしインディケータ３８５が付属チャンネルをカー
ネル・チャンネルとして識別したら、他ポートＩＤ３８
Ｂは、各プロセッサ１０１上の他ボートを指示するアレ
ー（図示なし）を指示することにより直接他のボートを
識別する。構造３８０はまた、付属ポート２０２のステ
ータス（状！り；すなわち、チャンネル２０１に割当て
；他ポート２０２に接続；切断、すなわち相手先プロセ
ッサが作動中止；フリー、すなわち使用されていない；
または「ゾンビ（ｚｏｆｆｉｂＩｅ：とんま）」を示す
。「ゾンビ」ポートは、それに対しフリーφステータス
が好ましいがそれに付属の出力キュー１４４が空きでは
ないのでポートはフリーになりえないようなボートであ
る。　出力キュー１４４には項目３０１−３０８からな
る出力キュー制御構造３００が付属される。カーネル同
期式出力キュー・ポインタ３０１は、ユーザ・プロセス
１４０のうちのカーネル同期式チャンネル用のオペレー
ティング・システム・カーネル・プロセスにより使用さ
れるポート２０２の出力キュー１４４の見出し３４０を
指示する。カーネル同期式チャンネルはプロセッサ１０
１のオペレーティング・システム・カーネル間のインタ
ーフェースのようなサブルーチン・コールをサポートす
る。カーネルが他のプロセッサにカーネル同期式リクエ
ストを一旦出すと、丁度サブルーチンのコールおよびリ
ターンのようにカーネルはその応答を待たなければなら
ない。

カーネルはそれがベンディング中のものを有する限り他
のカーネル同期式リクエストを出すことができない。し
かしながら、カーネルはそれがその応答を待っている間
それが受取るいかなるカーネル同期式リクエストに対し
て応答を出すことが可能である。プロセッサは、そのベ
ンディング中のリクエストが応答されるまでは新たなカ
ーネル同期式リクエストを発生することができないので
カーネル同期式二重チャンネル２０１はただ１つしかな
く、したがって各プロセッサ１０１上にはカーネル同期
式ポート２０２はただ１つしかない。同じ理由で、「入
力キュー・フル」条件はカーネル同期式チャンネル２０
１では起こり得ない。カーネル同期式チャンネル２０１
の入力キュー１４３および出力キュー１４４に各々、系
内の各プロセッサ１０１が利用可能な１データ・エント
リが割付けられる。これによりプロセッサ１０１は、そ
れがカーネル同期応答を待っている間にカーネル同期式
リクエストを受けることが可能になる。

出力キュー側御構造３００に戻ると、「最初の出力キュ
ー・ポインタ」３０２はボート　２０２の出力キュー１
４４の連係リスト上の最初の出力キュー１４４を指示す
る。使用されない出力キュー１４４はいかなるボート２
Ｇ２の部分ではなく、したがって出力キューの連係リス
ト上にはない。カーネル同期式以外のポート２０２は「
カーネル同期式」　および「カーネル非同期式」二重チ
ャンネル２０１に耐して使用される。カーネル非同期式
チャンネル２０１は、ユーザ層肯定応答を必要としない
。プロセッサ１０１のオペレーティング・システム・カ
ーネル間のメツセージ通過型インターフェースをサポー
トする。これらは、直ぐの応答を待つことを望まないか
、またはきわめて長いサービス時間を有するオペレーテ
ィング・システム・サービスを実行する。ユーザ非同期
式チャンネル２０１は異なるプロセス上に配置されたユ
ーザ◆プロセスの部分間のチャンネルである。

「送り出しＦＩＦＯ空きＪ　　（ＳＦＥ）タイムアウト
・インディケータ３０３はパケットのＢＩＣｌｌＯから
の伝送が必要とする最大時間を支持し、肯定応答タイム
アウト・インディケータ３０４はパケット肯定応答を受
取側プロセッサ１０１から受取るために必要な最大時間
を指示する。タスク・インディケータ３０５は一般処理
が行われるべきか否かをＭＳＢ１１４Ｂに指示し、パラ
メータ・インディケータ３０６はその処理のパラメータ
を指示する。

出力ペンディング・インディケータ３０７は出力キュー
１４４が処理されるべきエントリを有するか否かを指示
するフラッグである。構造３００は特定の実行に必要な
だけの他のエントリを含んでもよい。

各出力キュー１４４は、包括的な情報（キｘＬ４４のす
べてのデータ・エントリに共通な情報）を記憶する項目
３１１−３１６および３１８−３１９を含む見出し３４
０を有する。次の出力キュー・ポインタ３１１が連係リ
スト内の次の出力キューの見出し３４０を指示する。こ
のキュ−１４４は一般出力キュ一連係リスト上にないの
で、このポインタはカーネル同期式出力キュー１４４に
対しては空白である。スキップ・フラッグ３１２はＭＳ
Ｂ１１４Ｂにより操作され、ＭＳＢ１１４Ｂがこの出力
キューの処理を飛越すべきか否かを指示する。プロセス
待機中フラッグ３１３は、何かプロセスがとの出力キュ
ー１４４を待機内（「寝込み中」）であるか否かを支持
する。

エントリ数インディケータ３１４はこのキュー上に存在
するデータ・エントリの数を指示する；これはキュー割
付けおよび割付は解除の目的に使用される。ロード・ポ
インタ３１５は送出すパケットをロードするのに利用可
能な次のデータ・エントリ３１７を指示する。またアン
ロード・ポインタ３１８は送出されるべき次のデータ・
エントリ　３１７を支持する＝中断（ａｂｏｒｔｅｄ　
）フラッグ３１８はオペレーティング・システム・カー
ネルにより周期的にチェックされ、カーネル・ユーザ・
プロセスがこのキュー１４４上に寝込み中であった間の
このキュー１４４に付属するチャンネル２０１は中断さ
れるか否かを示す。またデアロケーション機能３１９は
、キュー１４４に割付けられた共有メモリの割付けを解
除するときに使用されるメモリ割付は解除（デアロケー
ション）機能を指定する任意のインディケータである；
もしキュー１４４がインターフェース・ファシリティ　
１４１の私有メモリから割付けられたメモリを有するな
らばそれは空白である。この場合も特定の実行により必
要なときは見出しは追加エントリを含めてもよい。

出力キュー１４４の各データ・エントリ　３１７は他の
プロセッサｌｏ１に送出されるべきパケットを示しかつ
定義する。データ・エントリ３１７は多重語エントリで
ある。パケット制御語（ＰＣＷ）　　３２Ｇは、トグル
−ビ・ソト拳フィールド３３１、バケ・ソトデータを含
むメモリ内のバッファ・サイズを指定するバッファ・サ
イズ・フィールド３３２、送出側ＢＩＣＩＤフィールド
３３３、および出力キュー１４４内で空きであるフィー
ルド３３４を含む。（パケット内では、フィールド３３
４はクイック・メツセージ・シーケンス番号を含む。）
バッファ・アドレス語３２１はバッファの開始アドレス
を指定する。相手先ボートＩＤ後３２２は相手先プロセ
ッサ１０１上の相手先ボート２０２のＩＤを指定する。

またＢＩＣ制御語３２３はとくに相手先プロセッサ１０
１を指定するＢＩＣＩＩＯ用の制御語である。実施例で
はエントリ　３１７は４つのユーザ制御語３２４−３２
７を含み、そのうちの１つはオペレーティング・システ
ムΦカーネルによりパケット・タイプを指定するために
フラッグとして使用され、あとの３つはユーザ指定であ
る。

データ・エントリは相互間および見出し３４０と物理的
に隣接している必要はない。実施例ではデータ・エント
リ　３１７は循環連係リストとして実行される。この場
合に見出し３４０もまたキューの最初のエントリ３１７
を示すポインタを含み、各エントリ　３１７は連係リス
ト上の次のエントリ　３１７を示すポインタを含む。

各入力キュー１４３は、包括的な情報を有する項目３４
８−３５３および３５Ｂ−３５８を含む見出し３４１を
有する。入力キュー・フル命フラッグ３４８はキューが
充満していると見なされるか否かを指示する。

低位マーク３４９は、充満されたキューがもはや充満と
はみなされなくなるまでにいくつのエントリ３５４が解
放されなければならないかを指示する。

プロセス待機中フラッグ３５０は、プロセス１４０がこ
の入力キュー１４３を待機中であるか否かを指示する。

エントリ数３５１はキュー１４３上に存在するデータ・
エントリ　３５４の数を指示する。ロード・ポインタ３
５２ははいってくるパケットで満たされるべく利用可能
な次のデータ・エントリ　３５４を指示する。またアン
ロードｉポインタ３５３はユーザ１４０に返される最終
データやエントリ・　３５４を指示する。中断フラッグ
３５６は出力キュー１４４の中断フラッグ３１８に相当
する入力キューのフラッグである。アロケーションかフ
ラッグ３５７は、キ−１４３に割付けられたメモリはイ
ンターフェースΦファシリティ　１４１の私有空間から
のメモリかまたはオペレーティング・システム・カーネ
ルにより割付けられた共有メモリかを指定する。またデ
キュー・タイプ・インディケータ３５８は、データ・エ
ントリ　３５４がどのようにキュ１４３から取外される
か：すなわち、割込みに応答してファンクション・コー
ルによる同期的か；またはユーザ・プロセス１４０によ
る直接的な非同期的か、を指定する。見出しは同様に追
加のエントリを含んでもよい。

データ・エントリ　３５４は多重語エントリである。

各データ・エントリ３５４は他のプロセッサ１０１から
受取られたパケットを示す。１つのデータ・エントリ　
３５４は、受取られたパケットから得られたパケット制
御語３２０と、パケットを介して受取られたデータが記
憶されているバッファの最初のメモリ内のアドレスを指
定するバッファ・アドレス語３５５と、を含む。データ
・エントリ　３５４は実施例では、受取られたパケット
から得られた４つのユーザ制御語３２４−３２７をも含
む。

出力キュー・データ・エントリ　３１７の場合と同様に
エントリ３５４は物理的に隣接している必要はなく、循
環連係リストとして実行可能である。この場合もまた、
見出し３４１はキューの最初のエントリ　３５４を示す
ポインタを含み、各エントリ　３５４は連係リスト上の
次のエントリ　３５４を示すポインタを含む。

応答キュー１４２は繰入れられるべき次の応答エントリ
３６２を示すロード・ポインタ３６０と、取外される最
後の応答エントリ　３６２を指すアンロード・ポインタ
３Ｂｌとを含むヘッダ３４３を有する。応答エントリ　
３６２は単一語エントリである。タグ・フラッグ３７０
はエントリの種類−たとえばこれは入力キューに関連す
るかまたは出力キューに関連するか−を識別し、これに
よりデータ・フィールド３７１が含むデータの種類を指
定する。また繰返しになるが、応答エントリ　３８２は
見出し３４３とまたは相互に隣接する必要はない。

第６図および第７図はパケットを他のプロセッサ１０１
に送出すときのインターフェース・ファシリティ　１４
１の作業をフローチャートにして、構造１４５の出力キ
ュー１４４の用法を示す。

パケットを他のプロセッサ１０１に送出すことを希望す
るユーザ・プロセス１４０は、出力キュー１４４の中の
利用可能なデータ・エントリ３１７を得るために、まず
ステップ４００でＧＥＴＰコールを介してファシリティ
　１４１を呼出す。呼出しの一部として呼出しプロセス
１４Ｇはパケットを取出したいボート２０２を指定する
。

呼出しに応答してファシリティ　１４１はステップ４０
１で、指定された送出側ポート２０２のロードポインタ
３１５を得る。ファシリティ　１４１は指定された送出
側ポート２０２のボート構造３８０にアクセスすること
によりそこから出力キュー・ロード・ポインタ３８１を
得、次にポインタ８８１により指示された出力キュー１
４４の見出し８４０をアクセスしてロード争ポテンタ３
１５を得る。インターフェース・ファシリティ　１４１
は次にチップ４０２で、キューのロードポインタ３１５
とアンロード・ポインタ３１Ｂとを比較することにより
、この出力キュー１４４上で空きのデータ・エントリ　
３１７が利用可能であるか否かをチェックする。もし両
ポインタが等しくなければエントリ３１７は利用可能で
、ファシリティ　１４１はステップ４０９で、ユーザ・
プロセス１４０を呼出すためにロード・ポインタ３１５
をリターンする。

もしロード・ポインタ３１５とアンロード・ポインタ３
１６とが等しければ、出力キュー１４４は充満している
。したがってファシリティ　１４１はステップ４０３で
プロセス待機中フラッグ３１３をセットしてプロセス１
４０がこのキューを待機中であることを指示する。次に
ファシリティ　１４１はステップ４０４でアンロード拳
ポインタ８１Ｂの値をチェックして、ステップ４０２で
のチェック以後その値が変ったかどうかを判定する。値
の変化はデータ・エントリ３１７に空きができたことを
示し、したがってファシリティ　１４１はステップ４０
５で、プロセス待機中フラッグ３１３をクリヤして、ス
テップ４０１へ戻る。

もしアンロード・ポインタ３１Ｂが変化しなかったなら
ば、出力キュー１４４はまだ充満のままである。したが
ってファシリティ　１４１はステップ４０６で、通常の
ＵＮＩＸシステムの方法でプロセス１４０にこの出力キ
ュー１４４上で寝込むことのリクエストを出す。プロセ
スを寝込ませることに含まれるアクティビティは、プロ
セスが寝込まされるときのプロセサ状態を保存すること
、およびこの出力キューのアドレスに付属の寝込み中プ
ロセス・リストにこのプロセスのＩＤを追記すること、
を含む。インターフェース・ファシリティ　１４１は次
にステップ４０７で、他のプロセス１４Ｇへの応答およ
び他のプロセス１４０からのその他の呼出しの処理など
の他の作業を継続する。

パケットを送出した結果、プロセス待機中フラッグ３１
３がセットされたままにある出力キュー１４４からＭＳ
Ｂ１１４６が１つのデータ・エントリ８１７を抜出した
とき、ＭＳＢ１１４Ｂは割込みを出す（第１１図のステ
ップ６２Ｂ−８２９を参照）。割込みはインターフェー
ス・ファシリティ　１４１で受取られ、第２４図に示す
方法および以下の説明のように処理される。この処理の
一部として、寝込み中のプロセスは呼び起される。寝込
みプロセスを呼び起こしてそのプロセスの実行を再開す
るときに、プロセスが寝込まされたときのプロセス状態
が回復される。この活動はステップ４０８でインターフ
ェース・ファシリティ　１４１の実行を再開させ、ファ
シリティ　１４１はステップ４０１に戻ってデータ・エ
ントリ　３１７の利用が可能かどうかを再びチェックす
る。

インターフェース拳ファシリティ　１４１はステップで
４０９で、出力キューロードポインタ３１５を戻してプ
ロセス１４０を呼び出すと、プロセス１４０はＢＩＣ内
に制御語３２３およびユーザ語３２４−８２７を入れる
。ユーザ同期式チャンネルのデータ・エントリ　３１７
の語３２０のフィールド３３１および語６２２３２３、
またカーネル同期式または非同期式チャンネルの語３２
０のフィールド３３３は、出力キュー１４４が割付けさ
れたときに、入れられている。もし語３２１で指示され
るようなデフォルト・バッファの使用を望まないならば
、プロセス１４０はまた他のバッファを指示するように
語３２１を変えてもよい。

プロセス１４０は、送出したいデータを語３２１で指示
されたバッファ内に記憶する。次にプロセス１４０ハ第
７図ノステップ５００テ、ＷＲＩＴＥＰ７−ルを介して
ファシリティ　１４１を呼出し、埋められたデータ・エ
ントリ３１７によって示されたパケットが送出されるこ
とをリクエストする。　ＶＲＩＴＥＰコールに付帯する
パラメータは、すべてのチャンネル・タイプ用の相手先
ボー）ＩＤおよびカーネル・チャンネル用の相手先ＢＩ
ＣＩＤを含む。

呼出しに応答してファシリティ　１４１はステップ５０
１で、相手先プロセッサ１０１がプロセッサ間通信の目
的のために活動状態とみなされるが否かをチェックする
。ファシリティ　１４１はこれを送出側ポート２０２の
ポート構造８８０のエントリ　３８５をアクセスするこ
とにより行ない、ステップ５００で呼出されることによ
り指定されたポート２ｏ２のチャンネル２０１がユーザ
・チャンネルであるがまたはカーネルチャンネルである
かを判定する。もしチャンネル２０１がユーザ・チャン
ネルならば、ファシリティ　１４１はポート構造３８０
のステータス・インディケータ３８７をアクセスし、ボ
ート２０２が割付けまたは結合されているか否かを判定
する。

もしそうであれば、相手先は活動状態であるとみなされ
る。

もしチャンネル２０１がカーネル・ボートであれば、フ
ァシリティ　１４１はボート構造３８０のエントリ　３
８Ｂにより指示されたアレーをアクセスし、相手先ポー
ト２０２は相手先プロセッサ１０１の中に識別されるか
否かを判定する。もし相手先ボート２０２が識別されな
いならば（たとえばそれ用に与えられた値が空白である
）、相手先プロセッサｌｏｔは活動状態ではないとみな
される。

もしステップ５０１で相手先が活動状態でないと判定さ
れたら、ファシリティ　１４１はステップ５０７でリタ
ーンし、ユーザ・プロセス１４０をリクエストしてその
ことを通知する。

もし相手先が活動状態であるとみなされたら、ファシリ
ティ　１４１はステップ５０２で、送出側ボート２０２
の出力キュー１４４の次に利用可能なデータ・エントリ
　３１７をアクセスする。ファシリティ１４１は送出側
ポート２０２のボート構造３８０の出力キュー・ポイン
タ３８１をフクセスしてどの出力キュー１４４が送出側
ボート２０２に対応するかを判定し、次に、識別された
出力キュー１４４のロード・ポインタ３１５をフクセス
して次に利用可能なデータ・エントリ　３１７を見出し
、そしてそのエントリ３１７をアクセスする。

ステップ５０３において、ファシリティ　１４１はアク
セスされたデータ・エントリ３１７のフィールド３３１
内にトグル・ビット値をセットする。ファシリティ　１
４１は送出側ボート２０２のボート構造３８０のエント
リ　３８３から固有のトグル・ビット値を得て、次にエ
ントリ　３８３内のトグルビット値を変更する。

ステップ５０４で、ファシリティ　１４１はアクセスさ
れたデータ・エントリ　３１７を完成する。ファシリテ
ィ　１４１はたとえば語３２１上でアドレス変換機能を
実行する。カーネル・チャンネル出力キュー・エントリ
　３１７に対しては、ファーシリティ　１４１はまた、
ステップ５０１で判定された相手先ポート２３０１Ｄを
語３２２内に記憶し、またステップ５００で受取られた
相手先プロセッサｌｏｔのＢＩＣｌｏｏのＩＤを３２３
に記憶する。ファシリティ　１４１は語３２３のビット
を指示する「クイック」メツセージはセットしない。

データ・エントリはこれで完成し、ステップ５０５で、
ファシリティ　１４１は出力キュー１４４のロード・ポ
インタ３１５を進めて次の空きデータ・エントリ　３１
７を指示する。次にステップ５０６で、ファシリティ　
１４１は、出力キュー制御構造３００の出力ペンディン
グ・フラッグ３０７をセットすることによりＭＳＢ１１
４Ｂを起動して出力キュー１４４を処理する。次に５０
７で、ファシリティ　１４１はリターンしてユーザ・プ
ロセス１４Ｇをリクエストして前記アクティビティの完
成を通知する。

第８図ないし第１１図はパケットを他のプロセッサ１０
１に送出すときのＭＳＢ！１４Ｂの作業をフローチャー
トにしたもので、これによりキュー構造１４５の出力キ
ュー１４４および応答キュー１４２の用法がわかる。

第１図の系がステップ５９７にて起動されると、ＭＳＢ
１１４Ｂは出力キュー制御構造３００の「受取りＦＩＦ
Ｏは空きでない」のイディケータおよび出力ペンディン
グ・フラッグ３０７のモニタを開始する。ステップ５９
８で、もし受取りＦＩＦＯが空きでないことがわかった
ら、ステップ６００でＭＳＢＩ１４［１は受取られたパ
ケットの処理を実行する。

受取られたパケットの処理は第１８図ないし第２０図に
フローチャートで示され。後に説明する。もし受取りＦ
ＩＦＯが空きであるならば、ステップ５９９でＭＳＢ１
１４Ｂはフラッグ３０７がセットされているか否かをチ
ェックする。もしフラッグ３０７がセットされていない
かまたは受取られたパケットの処理が終ったら、ＭＳＢ
１１４８はステップ５９８に戻る。

ステップ５９９で出力ベンデング・フラッグ３０７を検
知したことに応答して、ステップ６０１で、ＭＳＢＩ１
４６は送出すべき出力キュー・データ・エントリ　３１
７の探索を開始する。ＭＳＢ１１４Ｂは、構造３００の
ポインタ３０１．３０２および次の出力キニーポインタ
３１１を利用して処理すべき出力キュー１４４を見出す
。次にＭＳＢ１１４Ｂはその出力キュー１４４のエント
リ　３１２をチェックしてこのキュー１４４を飛び越す
べきか否かを判定する。セットされたスキップ・フラッ
グ３１２は、付属チャンネル２０１の他端におけるボー
ト２０２の入力キューは充満していて、したがってパケ
ットを受取ることができないことを示す。したがってス
テップ６０２でこの出力キュー１４４は送出し可能なデ
ータ・エントリ　３１７を有するとはみなされない。こ
の場合には、ステップ６０３の指示のように、ＭＳＢ１
１４Ｂはステップ６０１に戻って他の出力キュー１４４
を探索する。

もしスキップ・フラッグ３１２がセットされていなけれ
ば、ＭＳＢＩ１４８はポインタ３１５．３１８を比較し
て、両者が等しいか否かを判定する。もし等しければ出
力キュー１４４は空きであり、送出すべきデータ・エン
トリ　３１７を有しない。したがってステップ８０２で
は送出し可能なデータ・エントリ３１７は見出されず、
ステップＳｏｌの指示のようにＭＳＢ１１４Ｂはステッ
プ６０１に戻って他の出力キュー１４４を探索する。も
しポインタ３１５．３１６が等しくなければ、ステップ
６０２で出力キュー１４４は少なくとも１つの送出し可
能なデータ・エントリ　３１７を有し、ＭＳＢ１１４Ｂ
はアンロード・ポインタ３１Ｂにより指示されたデータ
・エントリ　３１７をアクセスし、そのエントリにより
示されるパケットをその相手先に送出す。　　　−パケ
ットを送出した（以下に説明）後に、ＭＢＳ１１４８は
ステップ８０１に戻って送出すべき次のデータ・エント
リ　３１７を求めてその出力キュー１４４を探索し、キ
ュー１４４のすべてのエントリが送出されるまでこの処
理を反復する。次にステップ６０３テ、ＭＳＢ１１４Ｂ
はステップｅ　ｏ　ｔ　＋、：戻ッテ他の出力キュー１
４４を探索する。

ＭＳＢ１１４Ｂは、カーネル同期式チャンネルの出力キ
ュー１４４で出力キュー処理を開始する。ステップ６０
１で、ＭＳＢ１１４６はまず出力キュー制御構造３００
のエントリ　３０１をアクセスし、カーネル同期式チャ
ンネルの出力キュー１４４を見出す。

カーネル同期式チャンネルの出力キュー１４４を処理し
た後に、ＭＳＢＩ１４８は構造３００に戻って出力キュ
ー制御構造３００のポインタ３０２をアクセスして出力
キューの連係リスト上の最初の出力キュー１４４を見出
す。次にＭＳＢ１１４８はこの出力キューをアクセスし
て、前記のようにそれを処理する。しかしながらステッ
プ６０３では、ＭＳＢ１１４Ｂは連係リスウ上の出力キ
ュー１４４から出力キューのポインタ３１１を用いて連
係リスト上で次の出力キュー１４４を見つけ出す。ＭＢ
Ｓ１１４８は連係リスト上で前記のような方法で各出力
キュー１４４を処理する。

連係リスト上の最終出力キュー１４４の欠番出力キュー
・ポインタ３１１は空白エントリを有する。

ステップ６０３でＭＳＢ１１４６がこの空白エントリ３
１１に遭遇したとき、それは、連係リストの最終端に到
達してそれまでの送出し可能なデータエントリ３１７は
すべて送出したことを指示する。その業務が完了すると
ＭＳＢ１１４６はステップ５９８に戻って新たな業務を
探求する。

ＭＳＢＩ１４８によるパケットの送出しならびにＭＳ８
１１４Ｂによるパケットの受取りは、ＭＳＢｊ　　１４
ＢによるＢ　Ｉ　Ｃ１１０のバッファ１４７との直接通
信を含む。したがって、パケットの送り出しに含まれる
ステップを説明するまえに、少し本題を離れて、第１２
図に示すようにバッファ　１４７とそのＭＳＢ１１４Ｂ
へのインターフェースとを考えるほうが有益である。

バッファ１４７は、他のプロセッサｌｏｔに送出される
パケットを一時的に保有するための送出しＦＩＦ０９２
１と；論理的ニハ送出しＦＩＦＯ９２１（７）延長部分
でありそのアドレスにはパケットの最後の語が書き込ま
れるところのパケット終端（ＥＯＰ）レジスタ９１７と
；他のプロセッサ１０１がら受取られたパケットを一時
的に保有するための受取りＦＩＦＯ９２３と；他のプロ
セッサ１０１がら受取られた特定の肯定応答パケットを
一時的に保有するための「クイック」メツセージ・レジ
スタ９１８と；パケットの相手先およびタイプならびに
これらに関係のないその他の種々の機能を指定するのに
使用されるＢＩＣ制御レジスタ９１３と；およびＢＩＣ
ＩＩＯと、ＦＩＦＯレジスタまたは「クイック」メツセ
ージ・レジスタから読取られたりあるいはそれに書込む
まれたりする最終パケットと、の両方の状態をＭＳＢ１
１４Ｂに送り返すのに使用される複数のシングル・ビッ
ト・インディケータからなるステータスψレジスタ９１
８と；を含む。

ステータスψレジスタ９１８インディケータは読取られ
るとクリヤされるという性質を有する。

ＦＩＦＯおよびレジスタは、プロセッサ１０１のメモリ
・アドレス空間９０１内へマツプ化されている。第１２
図に示すように、アドレス（Ｊ）への書込みは送出しＰ
ＩＦＯ９２１を書込むことになる。

アドレス（Ｊ）の読取りは受取りＰＩＦＯ９２３を読取
ることになる。アドレス（Ｋ）への書込みはＥＯＰレジ
スタ９１７を書込むことになる。アドレス（Ｋ）の読取
りは「クイック」メツセージレジスタ９１８を読取るこ
とになる。アドレス（Ｌ）への書込みは制御レジスタ９
１３に書込むことになる。

またアドレス（Ｍ）の読取りはレジスタ９１８を読取る
ことになる。前記のアドレスは、メモリ・ス゛　ベクト
ル内で隣接してアドレス番号が付けられる必要はない。

ここで第８図のステップ６０２に戻るが、送出すべきデ
ータ・エントリ　３１７を出力キュー１４４内に見出す
と、第９図のステップ８０８でＭＳＢ１１４Ｂは、ＢＩ
ＣＩＩＯの送出しＰＩＦＯ９２１に空きであるか否かを
チェックする。ＭＳＢ１１４Ｂは、ステータス・レジス
タ９１８を読取ることおよびその５ＦＥ（送出しＦＩＦ
Ｏ空き）ビットの状態をチェックすることにより判定を
する。

もし送出しＦＩＦＯ９２１が空きでないことがわかると
、ＭＳＢ１１４Ｂは出力キュー制御構造３００のインデ
ィケータ３０３をアクセスしてＳＦＨのタイムアウト期
間を求め、ステップ８０９でその期間をかぞえはじめる
。ステップ８１０でＭＳＢ１１４６は、ＳＦＨのタイム
アウト期間を数えながらステータス・レジスタ９１８の
ＳＦＥビットのチェックを継続する。送出しＦＩＦＯ９
２１が空きになるまえにもし期間がタイムアウトしたな
らば、これはＢＩＣＩＩＯのトラブル発生を意味する。

したがってＭＳＢ１１４８はステップ６１９でＢＩＣＬ
ＩＯをリセットしてそれを初期化する。次にＭＳＢ１１
４８は応答キュー１４２を介してトラブルをインターフ
ェース・ファシリティ　１４１に通知する。ステップ６
０４で、ＭＳＢＩは応答キュー１４２内でロード・ポイ
ンタ３６０により指示された応答エントリにアクセスし
、タグ・フィールド３７０をセットしてエラー状態を識
別し、データ・フィールド３７１内にエラー状態により
影響されるキｓ　　１４４の識別ラベルを記憶する。次
にステップ６０５でＭＳＢ１１４Ｂはロードポインタ３
６０を進めて、次の自由な応答エントリ３６２を指示し
、ステップ６０６でプロセッサ１０１のファシリティ　
１４１に割込みを出す。次にステップ６４０でＭＳＢ１
１４Ｂは非作動状態となり、このときＭＳＢＩはタスク
・フラッグ３０５をモニタする；タスク・フラッグ３０
５がインターフェース拳ファシリティ　１４１によりセ
ットされるとき、ＭＳＢ１１４Ｂはパラメータ３０Ｂに
より指定されたタスクを実行する。タスクはステップ５
９８へのリターンを含んでもよい。

ファシリテ１４１は第２４図に示すように割込みに応答
する。

もしステップ６０８で送出しＦＩＦＯ９２１が空きであ
ることがわかるか、またはステップ６１０でＳＦＥタイ
ムアウト期間がくるまえに空きになったとしたら、ＭＳ
Ｂ１１４８は送出されるべきデータ・エントリ　３１７
のＢＩＣ制御語３２３をアクセスし、ステップ８１２で
その相手先ＩＤとパケット・タイプの内容をＢＩＧ制御
レジスタ９１３に書込む。次にステップ６３１で、ＭＳ
Ｂ１１４Ｂは送出されるべきデータ争エントリ　３１７
のパケット制御語３２０にアクセスしてクイック・メツ
セージ・シーケンス番号をパケット制御語のフィールド
３３４内に入れる。シーケンス番号は丁度ＭＳＢ１１４
６により保持されたシーケンス・カウントであり、返り
肯定応答メツセージをパケットに付属されるのに使用さ
れる。次にステップ８３２でＭＳＢ１１４６はこのカウ
ントを１つ増す。次にステップ８１３でＭＳＢＩ１４Ｂ
はパケット制御語３２０を「送出しＰＩＦＯＪ９２１に
書込む。ＭＳＢ１１４Ｂはまたステップ６３３で、送出
されるべきデータ・エントリ　３１７の相手先ポートＩ
Ｄ３２２をアクセスしてそれを「送出しＦＩＦＯＪ　　
９２１に書込む。次にＭＳＢ１１４Ｂは送出されるべき
データ・エントリ　３１７の語３２１をアクセスして、
パケットにより転送されることをユーザが希望するデー
タをホールドするバッファの位置を決定し、ステップ６
１４でデータを「送出しＦＩＦＯＪ　　９２１のメモリ
・マツプ化アドレスに書込むことによりデータの「送出
しＦＩＦＯＪ　　９２１へのＤＭＡ転送を実行する。

バッファからＢＩＣｒ送出しＦＩＦＯＪ　　９２１への
データ語のＤＭＡ転送の完了に続いて、ＭＳ８１　１４
Ｂはユーザ制御語３２４−３２７にアクセスして、第１
０図のステラｉ　６’０７でそれらを「送出しＦＩＦＯ
Ｊ　　９２１に書込む。ＭＳＢＩ１４１３はまたプロセ
ッサ１０１が知っている現在時刻をプロセッサ１０１か
ら得て、ステップ６１５で、その時刻をパケットに対す
るタイム・スタンプとしてＥＯＰレジスタ９１７のアド
レスに書込む。ＥＯＰレジスタ９１７のアドレスに書込
む。ＥＯＰレジスタ９１７のアドレスに書込むことは結
局タイムφスタンプを「送出しＦＩＦＯＪ　　９２１に
書込むことになるが、これはその時刻が全パケットの所
有であることをＢＩＣ１１０に合図し、パケットにバス
１５Ｇの取合いをさせ、バス１５０を介してパケットを
その相手先まで伝送させる。

ＭＳＢ１１４ＢがＢＩＣＩＩＯに送出したパケットを第
１３図に示す。これは、出力キュー・データ・エントリ
　３１７の語３２０．３２２、および３２４−３２７と
、ＤＭＡ転送によりバッファからプロセッサ１０１のメ
モリ内に転送されるデータ語１０２３と、およびタイム
・スタンプを保有する語３２８とからなる。

第１θ図に戻って、ＥＯＰレジスタ９１７に書込むと、
ＭＳＢ１１４Ｂはステップ６１８で出力キュー制御構造
３００のインディケータ３０３により指定されたＳＦＥ
タイムアウト期間を数えはじめる。次にＭＳＢ１１４８
はステップ６１７で、ステータス・レジスタ９１８をモ
ニタして反復チェックし、ステップ６１ｇに支持される
ように、ＳＦＥビットおよびＲＮＡＣＫ　（否定応答）
を読取る。

ステップ６１８で、もし「送出しＦＩＦＯＪ　　９２１
が空きである（全パケットが送出された結果として）こ
とをＳＦＥビットが指示するまえにＳＦＥタイムアウト
期間が満了したならば、これは連係層１０におけるハー
ドウェアφトラブルの指示である。したがって、ＭＳＢ
１１４Ｂは第９図のステップ６１９でＢＩＣＩＩＯにリ
セット信号を送り応答キュー１４２エントリを形成して
ファシリティ　１１４に通知する。

第１０図のステップ６１ｇで、もしパケットの送り出し
が完了するまえに相手先のプロセッサ１０１のＢＩＣＩ
ＩＯからＲＮＡＣＫ　（否寓応答）信号を受けたことを
ステータス・レジスタ９１６のＲＮＡＣＫビットが指示
したならば、これはたとえば相手先の受取りＦＩＦＯ９
２３のオーバーフローの理由で相手先プロセッサ１０１
のＢ　Ｉ　Ｇ　１１Ｇが全パケットを受取り損ったこと
の指示である。相手先プロセッサ１０１のＢＩＣＩＩＯ
に回復時間を与えるために、ＭＳＢ１１４６はステップ
６２０で、−出力キュ−１４４のデータ・エントリ３１
７の処理を中止して−出力キュー１４４をバイパスし、
第８図のステップ６０１に戻って送出されるべき他の出
力キュー１４４のデータエントリ　３１７を探索する。

第１０図のステップ８１８で、もしＳＦＥタイムアウト
期間が満了となるまえに、またはＲＮＡＣＫ信号が受取
られるまえに全パケットが送出されたことをＭＳＢ１１
４Ｂが検出したら、これは相手先プロセッサ１０１のＢ
ＩＣＩＩＯへのパケット転送が成功したことの指示であ
る。ステップ８８０で、ＭＳＢ１１４Ｂは構造３００の
インディケータ３０４で指定されたＡＣＫ　（肯定応答
）期間を数えはじめる。

次にＭＳＢ１１４Ｂはステータス・レジスタ９１８をモ
ニタして、ステップ６２１で指示されるようにそのＱＭ
ＮＥ（ｒクイック」メツセージ・レジスタは空白でない
）ビットをチェックする。ＱＭＮＥビットが相手先プロ
セッサ１０１のＭＳＢＩ１４８から「クイック」メツセ
ージの受取りを指示するまえにもしＡＣＫタイムアウト
期間が満了となったならば、これは相手先プロセッサｌ
ｏｔのＭＳＢＩ　　１４Ｂによる送出しパケットの受取
りが不成功に終ったことの指示である。相手先ＭＳＢ１
１４Ｂに回復時間を与えるために、ＭＳＢ１１４Ｂはス
テップ８２Ｇで、現在処理中の出力キュー１４４のデー
タ・エントリ３１７の処理を中止して、第８図のステッ
プＢＱＩに戻り、送るべき他の出力キュー１４４のデー
タ・エントリ　３１７を探索する。

第１０図のステップ６２１で、もし前記期間内にＭＳＢ
１１４６が相手先ＭＳＢ１１４Ｂから「クイック」メツ
セージの受取りを検出したならば、ＭＳＢ１１４Ｂは第
１１図のステップ６２２でＢ　Ｉ　Ｃ１１０の「クイッ
ク」メツセージ・レジスタ９１８を読取って「クイック
」メツセージを得る。

「クイック」メツセージは第１４図に線図で示す。

これは、このクイック・メッセー゛ジによる応答を受け
たパケットのクイック・メツセージ・シーケンス番号フ
ィールド３３４と、そのメツセージの発生元を識別する
「送出しＢＩＣＩＤＪフィールド１１０１と、およびこ
のメツセージは応答されたパケットの肯定応答（Ａ　Ｃ
Ｋ）であるか否定応答（ＮＡＣＫ）であるかを支持する
タイプ・フィールド１１０２とからなる単一語パケット
である。

第１１図のステップ６２２で「クイック」メツセージを
読取った後に、ＭＳＢ１１４８はステップ６２３で受取
られた「クイック」メツセージのタイプ・フィールド１
１０２を調査してメツセージ・タイプを判定する。もし
「クイック」メツセージがＮＡＣＫ（否定応答）であれ
ば、これは、入力キュー１４３オーバーフローが発生し
たのでパケットは相手先ＭＳＢ１１４Ｂにより適切に受
取られなかったことを指示する。トラブル発生状態を相
手先プロセッサ１０１で回復するための時間を与えるた
めに、送出側ＭＳＢ１１４Ｇはステップ６２４で、それ
が現在処理中の出力キュー１４４にスキップ・フラッグ
３１２をセットする。エントリ　３１２がセットされて
いる間は、ＭＳＢ１１４Ｂはその出力キュー１４４のい
かなるデータ・エントリ　８１７も処理ないし送出しを
しないであろう。次にＭＳＢ１１４Ｂは第８図のステッ
プ６０１に戻って送出されるべき他の出力キュー１４４
のデータ・エントリ　３１７を探索する。

第１１図のステップ６２３で検査された「クイック」メ
ツセージがもしＡＣＫ　（肯定応答）であれば、これは
相手先プロセッサ１０１によるパケットの受取りが成功
したことを指示する。したがってＭＳＢ１１４Ｂは出力
キュー１４４のアンロード・ポインタ３１Ｂをアクセス
してステップ６２５でアンロード・ポインタ進め、これ
により送出されたエントリ３１７を出力キュー１４４か
ら有効に削除可能である。

次にステップ８２ＢでＭＳＢ１１４Ｂはフラッグ３１３
をチェックして、この出力キュ１４４をいずれかのプロ
セス１４０が待機中であるかを判定する。もし待機中で
なければ、ＭＳＢＩは第８図のステップ６０１に戻って
送られるべき他の出力キュー・データ・エントリ　３１
７を探索する。

もしあるプロセス１４０がこの出力キュー１４４を待機
中であれば、ＭＳＢ１１４Ｂはパケットの転送の成功を
ファシリティ　１４１に通知する。第１１図のステップ
６２７で、ＭＳＢ１１４８は応答キュー１４２内にロー
ド・ポインタ３６０により指示された応答エントリ　３
６２をアクセスし、出力キュ一応答を識別するためにタ
グ・フラッグ３７０をセットし、データ・フィールド３
７１内に出力キューの見出し３４０のアドレスを記憶す
る。次にＭＳＢ１１４Ｂはステップ６２８で、次に自由
な応答エントリ　３６２を指示するためにポインタ３６
０を進め、ステップ６２９でプロセッサ１０１のファシ
リティ　１４１に割込みを出す。次にＭＳＢＩは第８図
のステップ６０１に戻って送出すべき他の出力キューデ
ータ・エントリ３１７を探索する。

ファシリティ　１４１は割込みの受取りに対し第２４図
に示すように応答する。

［連係層］ 第１図のＢＩＣＩＩＯおよびパス１５０を第１５図に示
す。ＢＩＣｌｌｏは、［受取りＦＩＦＯＪ９２３と、「
送出しＦＩＦＯＪ　　９２１と、および「クイック」メ
ツセージレジスタ９１８と、からなるデータ・バッファ
装置１２２０を含む。ＢＩＣＩＩＯはまた、制御装置１
２１４と、制御レジスタ９１３と、ステータス・レジス
タ９１８と、およびパケット終端（Ｅ　ＯＰ）レジスタ
９１７をも含む。これらの装置は、プロセッサ１０１と
ＢＩＣＩＩＯとの間、およびプロセッサ１０１間の通信
内に含められる。「受取りＦＩＦＯＪ９２３ははいって
くるパケットの貯蔵所であり、一方「送出しＦＩＦＯＪ
　　９２１は出て行くパケットの貯蔵所である。「クイ
ック」メツセージ・レジスタ９１８は、受取られた「ク
イック」メツセージ用の貯蔵所であって、単一語高優先
順位パケットである。制御レジスタ９１３は送出される
べきパケットの相手先の識別ラベルを指定するのに使用
され、またプロセッサ１０１がＢ　Ｉ　Ｃ１１０のアク
ティビティを制御するための手段も備えている。ステー
タス・レジスタ９１８は、ＢＩＣＩＩＯの状態およびＦ
ＩＦＯ９２１および９２３から読取られたりまたはそれ
らに書込まれたりする最終パケットに関する情報をプロ
セッサ１０１に送り返すた′めに使用される。

またＥＯＰレジスタ９１７はＢＩＣＩＩＯのバス１５０
へのアクセスの取合いを開始させるために使用される。

ＥＯＰレジスタ９１７は機能的には「送出しＦＩＦＯＪ
　　９２１の延長部であり；ＥσＰレジスタ９１７のア
ドレスに書込まれるデータは実際にはＦＩ　Ｆ　Ｏ９２
１１，：書込まれ、またＥｏＰレジスタ９１７は、最終
パケット後を添付するために「送出しＦＩＦＯＪ　　９
２１に送出す追加のパケット終端ビットを発生する。

プロセッサ１０１は、「送出しＦＩＦＯＪ　　９２１゜
制御レジスタ９１３、およびＥＯＰレジスタ９１７に対
する書込みアクセスを有し、またステータス・レジスタ
９１８、「受取りＦＩＦＯＪ９２３、および「クイック
」メツセージ・レジスタ９１８に対する読取りアクセス
を有する。実施例では、これらの装置はプロセッサ１０
１のアドレス空間内にマツプ化され（第１２図参照）、
そのメモリ・アドレス・バスを介してアドレスされる。

この場合に、プロセッサ・バス１２（１３はプロセッサ
１０１のメモリ・バスの単なる延長部である。たとえば
プロセッサの周辺バスを使用するような代替バス装置は
同様に容易に考案可能である。

装置９１３−９１８．９２１および９２３のいずれかが
プロセッサ１０１によりアドレスされると、制御装置１
２１４はバス１２１５を介してプロセッサ１０１から読
取りまたは書込み信号を受取る。制御装置１２１４は、
アドレスおよび特定操作・・・読取りかまたは書込みか
・・・の２つの特定ビットを調査して、４つにアドレス
可能なこれら装置のいずれかを選択し、またプロセッサ
１０１からアドレス可能装置へのアクセスをよく知られ
た標準方法により制御する。バッファ　１４７のＦＩＦ
Ｏおよびレジスタへの読取りおよび書込みアクセスの個
別制御を実行するために、有限状態マシンまたは類似の
論理を使用可能である。これらの操作を実行するための
回路および論理は当業者には既知であるので、ここでは
詳細には説明しない。

制御装置１２１４は、アドレス情報を復号するために必
要な復号器と、有限状態マシンを実行するための「フィ
ード・プログラム可能論理配列（ＦＰＬＡｓ）Ｊおよび
「フィールド・プログラム可能論理シーケンサ（ＦＰＬ
Ｓｓ）Ｊと、からなる。

これらの装置はすべて市販され、所定機能を実行するた
めのこれらの使用法は周知である。

プロセッサ１０１は、メモリーマツプ化ＦＩＦＯアドレ
スに反復書込みを実行することにより、パケットを一時
に一語ずつ「送出しＦＩＦＯＪ　　９２１にロードする
。ＦＩＦＯ９２１内には一時に一つのパケットしか入れ
られない。実施例では、プロセッサ１０１がパケットの
語を「送出しＦＩＦＯＪ９２１に書込むときに、パリテ
ィ・ジェネレータ１２２７が各データ語に対するパリテ
ィ・コードを自動的に計算し、Ｆ　Ｉ　ＦＯ９２１内に
語と一緒にパリティ・コードも記憶する。

ＦＩＦＯ９２１は、制御装置１２１４によりモニタされ
る通常の「バッファ空き」指示を備えた標準市販のＦＩ
ＦＯである。ＦＩＦＯ９２Ｌ内に記憶される最初の語は
、「バッファ空き」の指示を否定し、制御装置１２１４
によりステータス・レジスタ９１６のＳＦＥビットをク
リヤさせる。

プロセッサｌｏｔはパケットの最後の一語のみをＥＯＰ
レジスタ９１７のアドレスに書込んでパケットの終端を
指示する。パリティ・ジェネレータ１２１７は同様にこ
の語に対するパリティ・コードも計算し、それを「送出
しＦＩＦＯＪ　　９２１に送出す。

「送出しＦＩＦＯＪ９２１に伝送するパケットのデータ
語と共に、プロセッサｌＯ１はまた制御レジスタ９１３
にＢＩＣ制御語３２３も伝送する。ＢＩＣ制御後は、７
ビツトの相手先識別コード（Ｄ　Ｉ　Ｄ）と１ビツトの
パケット・タイプ・コードとからなる。相手先コードは
、パケットが伝送されるべき相手先プロセッサ１０１の
ＢＩＧＩＩＯそのものまたはそのアドレスである。パケ
ット・タイプ・コードは、パケットがレギュラー舎パケ
ットかまたは「クイック」メツセージかを指示する。

この実施例の系においては、データ語は３２ビトからな
り、各々パリティ・ジェネレータ１２２７により発生さ
れる４つのパリティ・ビットが付加される。「送出しＦ
ＩＦＯＪ９２１は、前記の３６ビツトとＥＯＰレジスタ
９１７により発生されるパケット終端ビットを収容する
ように３７ビツトの幅を有する。さらにＥＯＰレジスタ
９１７ちまた、パケットの最終の語が受取られたことを
制御装置１２１４に指示するＥＯＰＷ（パケット終端語
）出力信号を発生する。ＥＯＰＷ信号は制御装置１２１
４に対し相互連結バス１５０に対する取合いを行わせる
。

相互連結バス１５０は平行バスで、これはアービタ回路
１２１１が結合されている多重ビット「プライオリティ
」バス１２５１を含む。バス選択は、バス・アクセスを
プライオリティ（優先順位）ベースで行なう多数の既知
のバス選択方法のいずれかで実行可能である。最もよく
知られたバス装置は、選択プロトコルが定義されている
標準５−ｔｏｏバスである。アービタ回路１２１１はＳ
−１００バスに対する指定品のような周知のアービタ回
路または多数の取合物の中から選択しかつ高優先順位取
合物に許可信号を与えるところの類似回路でよい。この
実施例の系においては、ある１つのバス拳サイクルにバ
ス１５０を取合うすべてのアービタ１２１１はそれに続
くバス・サイクルで活性化されるアービタ１２１１がバ
ス１５０を捕獲することを許可されるまえにサービスを
受けるようにバス１５Ｇに対し「公正な」アクセスを与
えるように設けられている。このようなバス割付けを実
行する装置は、「記憶装置グループ・バス割付はシステ
ム」という名称の米国特許第４．５１４．７２５号およ
び第４．１８４，３２３号に開示されている。いわゆる
「公正アクセス」体系を用いてバス１５Ｇを取合う一群
のＢＩＣＩＩＯはバス１５０のＢＳＴリード１２８０を
指定する。取合いはいくつかのバス・サイクルの間継続
されるが、ＢＳＴリード１２６０が指定されている限り
他のＢＩＣｌｌｏはバス１５０を取合うことを試みない
。あるＢＩＣＩＩＯが取合いプロセスにあるとき、それ
は「コンテントＪ　　（ｃＯＮＴＥＮＤ　）リード１２
６１を指定する。ＢＩＣｌｌＯがバス１５０を捕獲する
と、それはリード１２Ｂ１を開放して「ホールドＪ　　
（ＨＯＬＤ）リード１２５９を指定し、パケット転送期
間中それを指定したまま保持する。

「プライオリティＪ　　（ＰＲＩＯＲＩＴＶ）バス１２
５１は８本の優先順位リードを有する８ビツト・バスで
ある。このような装置は理論的には、Ｓ−１００アービ
タ回路を用いて２５５種類の優先順位を形成するのに使
用可能である。アービタ１２１１は「プライオリティ」
バス１２５１の８本のリードのすべてに接続される。ア
ービタ１２１１はＩＤレジスタ１２１２から独自の７ビ
ツト識別語を受取る。この識別語はプロセッサ１０１と
ＢＩＣＩＩＯとの一致を定義し、これはまたバス１５０
のアクセスのためのプロセッサｌＯ１の優先順位として
も利用される。アービタ１２１１はまた制御レジスタ９
１３から、送出されるパケットは、通常のデータ争パケ
ットかまたは優先順位の高い「クイック」メツセージか
を示す単一ビットの識別ラベルを受ける。アービタ１２
１１は開放コレクタ論理ゲートなどを使用して、付属の
プロセッサＩＱｌの優先順位を定義するように指定され
た「プライオリティ」バス１２５１のうちの７本の低位
優先順位リードのいくつかを保持する。受取られた単一
ビット識別ラベルがパケットを「クイック」メツセージ
として識別した場合のみ、アービタ１２１１は「プライ
オリティ」バス１２５１の最高位の８番目のリードを保
持する。このバス１２５１の最高位リードの値により識
別された送出すべき「クイック」メツセージを有するプ
ロセッサ１０１は、送出すべきレギュラ・パケットのみ
を有するプロセッサｌＯ１より高位の優先順位を有する
。８本の優先順位リードの状態により定義される高位の
優先順位を有するプロセッサ１０１が存在しない場合の
み、アービタ１２１１ハ制御装ｆｔ１２１４にＷＯＮ信
号をｍ供し、これにより制御装置にバス１５０の残りの
部分をアクセスするように許可する。

各ＢＩＣＩＩＯの制御装置１２１４は、「データ」（Ｄ
ＡＴＡ）バス１２５２からのデータの読取りまたは受取
りを制御するための有限状態マシンと、データ・バス１
２５２へのデータの書込みまたは送出しを制御するため
の有限状態マシンとを含む。「バス送出し有限状態マシ
ン」を第１６図に示す。第１６図に示すシーケンスは「
送出しＦＩＦＯＪ　　９２１からバス１２５２ヘデータ
を転送するのに使用される。

ＥＯＰレジスタ９１７によりＥＯＰＷ信号が発生された
後に、有限状態マシンは「アイドル」（！ＤＬＥ）状態
１ａｏｉから「準備完了Ｊ　　（ＲＥＡＤＹ）状！！１
３０２へ移動する。ＥＯＰＷ信号はバス１５０と同期化
されないので、この後者の状態が同期化状態として使用
される。もう１つ以上の他のアービタがバス１５０を取
合い中であることを指示するＢＳＴリード１２６０が指
定されたならば、「準備完了」状態１３０２カラｒ待ち
−１（ＷＡＩＴ−１）　Ｊ状１！１３０３へ移動が行わ
れる。有限状態マシンが「準備完了」状５ｌａｏｚ＊タ
ハｒ待ち−１」状！！１３０１１．：あルトきにもしＢ
ＳＴリード１２６０が指定されないならば、「取合い−
１（ｃＯＮＴＥＮＤ−１）　Ｊ　１３Ｇ４へ移動が行わ
れる。

バス１５０に接続されてアービタ１２１１は「プライオ
リティ」バス１２５１への一致を与えて、より高位の優
先順位をもつアービタが「プライオリティ」バス１２５
１上にあるときは引下がることによって優先順位を決定
する。このような装置においては、物理的な回路の電気
的遅延に応じて、バス１５０への取合いを解決するため
に１以上のバス・サイクル・・・できれば３ないし５バ
ス・サイクル・・・を採用してもよい。第１６図では、
これが「取合い−１」状態１３０４と「取合い−Ｎ」状
！！１３１４との間の点線で表わされている。「取合い
」状態の実際の数は系の物理的パラメータに依存する設
計選択事項である。いずれにしても、バス１５０への取
合いを解決するために通常必要な時間によりアクセスが
与えられることを指示すべくもしアービタ１２１１が制
御装置１２１４のＷＯＮ信号を伝送したならば、「待ち
−２（ＷＡＩＴ−２）　Ｊ状態１３０５へ移動カ行ワレ
ル。

この状態１３０５で制御装置１２１４はバス１５０の「
コンテント」リーダ１２６１をモニタし、このリードが
もはや指定されていないときは、「待ち−２」状態１３
０５から「取合い−１」状態１３０４へ移動が行われる
。「取合い」状態と「待ち−２」状態１３０５とを介し
ての順序づけは、アーとり１２１１が制御装置１２１４
にＷＯＮ信号を与えるまで反復される。

制御装置１２１４はまたバス１５０の「ホールド」リー
ド１２５９もモニタする。このリードはバス１５Ｇへの
アクセスを得たＢＩＣＩＩＯにより指定されてデータを
送出し中である。制御装置１２１４がＷＯＮ信号を受取
った後に「ホールド」リード１２５９が指定され続ける
限り、「バス送出し有限状態マシン」は「取合い−Ｎ」
状°態１３１４を継続する。「ホールド」リード１２５
９が放棄されたとき「送出し」状態１３０８へ移動が行
われる。この状態において制御装置１２１４はバス１５
０の「ホールド」リード１２５９を指定してバスの占有
を支持する。

制御信号１２１４は、「送出し」状態１３０８にある間
「送出しＦＩＦＯＪ　　９２１からのデータ語およびそ
の他情報を「データ」バス１２５２に転送する。ＦＩＦ
Ｏ９２１とバス１２５２との間の時間差を修正するため
に、「送出しＦＩＦＯＪ９２１と「データ」バス１２５
２との間に周知のデーターラッチ１２３０が設けられる
。「送出し」状態１３０６において、データをＦＩＦＯ
９２１からバス１２５２へ転送させるようにラッチ１２
３０が制御装置１２１４により可能化される。

「送出しＦＩＦＯＪ９２１から得られたパケット語は、
−回に１つずつ３２ビツトの「データ」バス１２５２上
に伝送される。バス１２５２上の各語には、制御レジス
タ９１３から得られかつ７ビツトの「相手先１．Ｄ、Ｊ
バス１２５３上に伝送される相手先アドレス（Ｄ　Ｉ　
Ｄ）と、１．Ｄ、　　レジセスタ１２１２から得られか
つ７ビツトのｒＦＯＲＭＪバス１２５６上１：伝送され
る送出元アドレスと、が付記され、これらのバスはすべ
てバス１５０の一部である。メツセージ・タイプ・・・
レギュラ・メツセージかまたは「クイック」メツセージ
か・・・を指定する１ビツト・コードおよび相手先ＢＩ
Ｃリセットのようなメツセージの可能な副効果が制御ラ
インであるＱＭＯＵ　Ｔ　１２６２および「リセットＪ
　１２１１３上に１ライン１ビツトで伝送され、これら
のラインもまたバス１５０の一部である。

「送出し」状態１３０６にあるとき、制御装置１２１４
ハｔ＜ス１５０（７）ＲＮＡＣＫリード１２５５および
ＩＡＭＡＬＩＶＥリード１２５７をモニタする。相手先
プロセッサ１０１のＢＩＣＩＩＯは伝送の受取りの応答
を送出側制御装置１２１４ニ伝送するためニＩＡＭＡＬ
ＩＶＥリード１２５７を使用し、また「受取りＦＩＦＯ
Ｊ９２３または「クイック」メツセージ・レジスタ９１
８のパリティ・エラーまたはオーバーフローの検出とい
うような伝送トラブルを送出側制御装置１２１４に伝送
するためにＲＮＡＣにリード１２５５を使用する。送出
側ＢＩＣ１１０がリード１２５５を指定したりまたはリ
ード１２５７を指定しそこなったときは、送出側制御装
置１２１４の「バス送出し有限状態マシン」は「送出し
」状態１３０６からＲＮＡＣＫ状態１３０７に変る。状
態１３０７の状態においては、「バス送出し有限状態マ
シン」はさらに、「送出しＦＩＦＯＪ　　９２１からの
データおよびその他情報のバス１５０への転送を停止し
、「送出しＦＩＦＯＪ　　９２１をクリヤし、かつステ
ータス・レジスタ９１８のＲＮＡＣＫビットを指定して
トラブルをプロセッサｌｏｔに通知する。次に「最終」
状態１３０８において、伝送があたかも通常のように完
成したかのごとく「送出し有限状態マシン」の作業が継
続される。

「データ」バス１２５２上で伝送されるパケットの最終
語のみに、ＥＯＰリード１２５４を介して伝送されたＥ
ＯＰビットが付記される。このＥＯＰビットが制御装置
１２１４により検出されたときに、「最終」状態１３０
８に転送が行われる。「最終」状態１３０８において、
「送出しＦＩＦＯＪ９２１およびデータ・ラッチ１２３
０は制御装置１２１４から不能化にされる。「最終」状
態１３０８からは「アイドル」状態１３０１ヘリターン
が行われる。

１？ＮＡｃＫ状態１３０７における「送出しＦＩＦＯＪ
９２１のクリヤまたは「送出し」状態１３０６における
最終語のＦＩＦＯ９２１からの伝送により「バッファ空
き」の指示が出され、これにより制御装置１２１４はス
テータス・レジスタ９１６のＳＦＥビットをセットする
。

次にバス１５０を介しての相手先プロセッサＬｏｔのＢ
ＩＣＬＩＧによるパケットの受取りを考える。

ＢＩＣＩＩＯ内の１．Ｄ、一致回路１２２２は「相手先
１．Ｄ、バス１２５３をモニタし、その内容をＩ。

Ｄ、レジスタ１２１２内で指定されたアドレスと比較す
る。送出側プロセッサ１０１のＢＩＣＩＩＯが前記のよ
うにパケットを相手先プロセッサ１０１に伝送するとき
、１．Ｄ、一致回路１２２２がそれ自身のプロセッサ１
０１のアドレスを確認し、一致したら「一致」信号を発
生してそれを制御装置１２１４およびデータ・ラッチ１
２２５に送る。データ・ラッチ１２２５は一致回路１２
２２からの「一致」信号と制御装置１２２４からの「可
能化」信号とにより可能化されて、「データ」バス１２
５２からのデータを、「受取りＦＩＦＯＪ　　９２３と
、「クイック」メツセージ・レジスタ９１８と、および
パリティ・チェッカ１２２８とに転送する。

パリティ・チェッカ１２２８はデータ語と付属のパリテ
ィ・ビットとをラッチ１２２５から受取り、自動的にパ
リティをチェックする。不正パリティを検出したときは
、チェッカ１２２８は１ビツトのパリティ・エラー信号
を発生してそのパリティが欠けた語に付属させる。

第１７図は、バス１５０に接続された各ＢＩＣＩＩＯの
制御装置１２１４内にて行われるバス１５０受取り作業
を制御するための有限状態マシンの状態を示す。

「受取り有限状態マシン」の初期状態は「アイドル」状
態１４１０である。回路１２２２からの「一致」信号の
受取りに応答して制御装置１２１４は「開放受取り」状
態１４１１に移動し、ただちにＩＡＭＡＬＩＶＢリード
１２５７上に信号を発生しはじめる。またこの状態にお
いては「可能化」信号がデータ・ラッチ１２２５に与え
られ、バス１２５２から「受取りＦＩＦＯＪ　　９２３
または「クイック」メツセージ・レジスタ９１８へのデ
ータ転送が行われる。制御装置１２１４はバス１５０の
ＱＭＯＵＴリード１２６２を調査する。もし「クイック
」メツセージが検出されたら、制御装置１２１４は「ク
イック」メツセージ・レジスタ９１８に「可能化」信号
を出す。もし「クイック」メツセージが検出されなけれ
ば、制御装置１２１４は受取りＦＩＦＯ９２３に「可能
化」′信号を出す。バッファ・オーバーフローがない条
件で１．Ｄ、バス１２５３上のアドレスが１．Ｄ、　　
レジスタ１２１２の内容と一致する限り、「開放受取り
」状態１４１１か°ら代る必要はない。

制御装置１２１４から「可能化」信号を受取る「クイッ
ク」メツセージ・レジスタ９１８およｑ「受取りＦＩＦ
ＯＪ９２３のいずれかはこれにより可能化されて受取ら
れたデータを記憶する。「受取りＦＩＦＯＪ　　９２３
は、「バッファ・フル」および「バッファ空き」の通常
の指示を出す標準市販ＦＩＦＯであるが単一のインディ
ケータを介してこれを行う；レジスタ９１８は１語分し
かないので、空きでないときはフルであり、またはその
逆となる。

［受取りＦＩＦＯＪ　　９２３内に最初の語が記憶され
ると「バッファ空き」の指示は打消され、これにより制
御装置１２１４はステータス・レジスタ９１６内のＲＦ
ＮＥビットをセットする。レジスタ９１８内に語が記憶
されると「バッファ空き」の指示は打消され、これによ
り制御装置１２１４のステータス・レジスタ９１ｅ内に
Ｑ　Ｍ　Ｎ　Ｅビットをセットする。

「受取りＦＩＦＯＪおよび「クイック」メツセージ・レ
ジスタ９１８は３９ビツトの幅を有する。３２ビツトは
し受取られたデータ語を保有し、４ビツトは付属のパリ
ティビットを保有する。１ビツトは、パリティ・エラー
があったときにパリテ・チェッカ１２２８から発生され
たパリティ・エラー信号を保有する。１ビツトは、「オ
ーバーフロー壷エラー」があったときに制御装置１２１
４から発生された「オーバーフロー」エラー信号を保有
する。パケットの最終の語だけにはバス１５ＧのＥＯＰ
リード１２５４上の１ビツトのＥＯＰ信号が付記され、
このビットは付属のパケット語の３９番目のビットに記
憶される。

パケット終端（Ｅ　ＯＰ）信号の受取りのまえに形成さ
れた「受取りＦＩＦＯＪ９２３の「バッファ・フル」条
件はオーバーフロー条件と解釈される。

同様に、単一語「クイック」メツセージの受取りの間に
おける「クイック」メツセージ・レジスタ９１８の「バ
ッファは空きでない」条件はオーバーフロー条件と解釈
される。通常作業においては、プロセッサ１０１はデー
タ・バス１２５２の転送速度より遅い速度で「受取りＦ
ＩＦＯＪ９２３または「クイック」メツセージ・レジス
タ９１８からデータ語を読取るので、相手プロセッサ１
０１内に異常状態が存在しないときでもバッファ・オー
バーフロー条件が起こる可能性があることは考慮してお
かなければならない。図を簡単にするために、図におい
てはバッファ状態信号を制御信号１２１４に与えるリー
ドはバッファ装置１２２０からの出力として示されてい
る。

「開放受取り」状態１４１１においては、制御装置１２
１４は、「受取りＦＩＦＯＪ９２３の「バッファーフル
」の指示と、レジスタ９１８の「バッファ空き」の指示
と、およびバス１５０のＥＯＰリード１２５４とをモニ
タする。付属パケットに対するＥＯＰ信号がＥＯＰリー
ド１２５４上で受取られるまえにおける「バッファ・フ
ル」の発生は、「受取りＦＩＦＯＪ９２３内にはパケッ
トがうまく記憶されなかったかまたは一部のみしか記憶
されなかったことを示す、同様に、レジスタ９１８が空
きでない間の「クイック」メツセージの受取りはレジス
タ９１８のオーバーフローを示す。いずれの条件も、「
受取り有限状態マシン」をＲＮＡＣＫ状態１４１２へ移
動させる。

「開放受取り」状態１４１１においてもまた制御装置１
２１４はパリティ・チェツ゛力１２２８の出力をモニタ
する。チェッカ１２２Ｂが受取られた語について不正パ
リティを検出してその指示を出すと、それは制御装置１
２１４により検出され、「受取り有限状態マシン」はＲ
ＮＡＣＫ状態１４１２へ移動させられる。ＲＮＡＣＫ状
態１４１２ニオイテハ、制御装置１２１４ハＩＡＭＡＬ
ＩＶＥリード１２５７の指定を解き、ＲＮＡＣＫ　リー
ド１２５５を指定する。制御装置１２１４はまた「デー
タ」ラッチ１２２５からの「可能化」信号を取除き、「
受取りＦＩＦＯＪ　　９２３またはレジスタ９１８への
これ以後の書込みを遮断する。バッファ・オーバーフロ
ーのときは、制御装置１２１４は受取りＰＩＦ０９２３
またはレジスタ９１８内に最後に受取られた語に付属さ
せてオーバーフローＱビットをセットする。制御装置１
ｉ１２１４はまたＥＯＰビットを発生して最後に記憶す
べく受取られた語にそれを付記する。最後に制御装置１
２１４は、パケットを受取りつつあった「受取りＦＩＦ
ＯＪ９２３およびレジスタ９１８のいずれかから「可能
化」信号を取除く。

ＲＮＡＣＫ状態１４１２における前記のアクティビティ
に続いてか、または「開放受取り」状態１４１１におい
てバッファΦオーバーフロー・エラーおよびパリティ・
エラーのいずれも検出することなしにＥＯＰリード１２
５４上にＥＯＰ信号を検出したとき、「受取り有限状態
マシン」は「アイドル」状態１４１Ｏに戻り、系内の「
データ」ラッチ１２２５、ｒ受取りＦＩＦＯＪ９２３、
および「クイック」メツセージ・レジスタ９１８から「
可能化」信号を取除く。

ステータス・レジスタ９１８内にセットされたＲＦＮＥ
ビットを検出するとその結果実施例においては、メモリ
・マツプ化ＦＩＦＯアドレスを反復して読取ることによ
り、ＭＳＢ１１４Ｂを介して一回に一語ずつデータを「
受取りＦＩＦＯＪ９２３から読取らせる。パケットの最
終語が読取られると、制御装置１２１４は、一定時間後
に次のパケットを読みたいためにプロセッサｌｏｔが命
令で指定した時間が満了するまで、制御装置１２１４は
「受取りＦＩＦＯＪ　　９２３からの読取りを以後中止
する。プロセッサ１０Ｈｔ　Ｆ　Ｉ　Ｆ　Ｏ９２３カ空
きになル＊テＦ　Ｉ　Ｆ０９２３からのパケットの読取
りを継続する。この条件により「バッファ空き」の指示
を掲げ、これにより制御装置１２１４を介してステータ
ス・レジスタ９１６内のＲＦＮＥをリセットさせる。

同様に、ステータス・レジスタ９１８内にセットされた
ＱＭＮＥビットを検出するとその結果、ＭＳＢＩ１４８
を介してレジスタ９１８から「クイック」メツセージを
読取らせ、これによりレジスタ９１８を空きにする。こ
の条件により「バッファ空き」の指示を掲げ、これによ
り制御装置１２１４を介してステータスφレジスタ９１
８内のＱ　Ｍ　Ｎ　Ｅ’ビットをリセットさせる。

［パケット層（つづき）］ 第１８図ないし第２０図はＢＩＣＩＩＯを介してパケッ
トを送出側プロセッサｌＯ１から受取るときのＭＳＢＩ
１４６の作業をフローチャートにして、構造１４５の入
力キュー１４３および応答キュー１４２の用法を示す。

第１図の系がステップ５９７にて起動されると、ＭＳＢ
Ｉ１４８は出力キュー構造３００のＢＩＣステータス・
レジスタ９１６のＲＦＮＥ　（受取りＦＩＦＯは空きで
ない）ビットおよび出力ペンディング・フラッグ３０７
のモニタを開始する。ステップ５９８で、ＭＳＢ１１４
６はＲＦＮＥビットがセットされているか否かをチェッ
クする。ＲＦＮＥがセットされていない間は、それは「
受取りＦＩＦＯＪ９２３が空きであることを示し、ステ
ップ５９９でＭＳＢＩＬ４８はフラッグ３０７をチェッ
クする。ステップ５９９でもしフラッグ３０７がセット
されていることがわかれば、ステップ１５０３でＭＳＢ
１１４Ｂは出カキｓ　　１４４を処理し、次にステップ
５９８へ戻る。出力キューの処理は第８図ないし第１１
図にフローチャートで示され、これは既に説明したとお
りである。ステップ５９８でＲＦＮＥビットが「受取り
ＰＩＦＯ９２３は空きではない」ことを指示すると、そ
れは、１つ以上のパケットがＢＩＣＩＩＯにより受取ら
れたかまたは受取られつつあることを意味する。したが
ってステップ１５０４で、ＭＳ８１　１４６は「受取り
ＦＩＦＯＪ９２３に対応するメモリ・アドレスを反復し
て読取ることにより、受取られたパケットの「受取りＦ
ＩＦＯＪ９２３からの読取りを開始する。

ステップ１５０４で、「受取りＦＩＦＯＪ　　９２３で
最初の読取り作業が行われるとその結果、ＭＳＢ１１４
６はパケット制御語８２０および相手先ボートＩＤ語３
２２（第１３図参照）を取得し、ＭＳＢ１１４Ｂはステ
ップ１５１５で語３２０を作業記憶領域に記憶する。

もし読取られた語のいずれかに、パケットの最後に受取
られた語であることを示すＥＯＰ　（パケットの終端）
ビット、パケットの受取り中に「受取りＦＩＦＯＪ９２
３のオーバーフロー条件が発生したことを示すビット、
またはその語にパリティ・ビット・エラーが検出された
ことを示すビットが付記されたならば、これらの語を読
取るとその結果、ステータス・レジスタ９１８のそれぞ
れＥＯＰビット、５ＦＥＲＲビツト、または５ＰＥＲＲ
ビツトがセットされる。これら２つの語のみはパケット
を形成することができないので、ＥＯＰのセットもまた
パケット受取りおけるエラーを示す。したがってステッ
プ１５０５で、ＭＳＢ１１４ＢはステータスΦレジスタ
９１６を読取り、ＥＯＰビット、５ＰＥＲＲビツト、お
よび５ＰＥＲＲをチェックする。もしこれらのビットの
１つ以上がセットされていれば、パケット受取りにおけ
るエラーが示され、ステップ１５０５でＭＳＢ１１４Ｂ
は受取られたパケットを「受取りＦＩＦＯＪ　　９２３
から削除しそれを放棄する。もしＥＯＰビットがセット
されていれば、ＭＳＢ１１４Ｂは、「受取りＦＩＦＯＪ
９２３から読取った１つまたは複数の語を単に廃棄する
だけである。もしＥＯＰビットがセットされていなけれ
ば、ＭＳＢ１１４８は「受取りＦＩＦＯＪ９２３を読取
って、ステータス・レジスタ９１８のＥＯＰビットがセ
ットされるまで読取られたすべての語を放棄する。

ＭＳＢＩ１４８は次にステップ５９８に戻る。

ステップ１５０５で、もしＥＯＰビットまたはＥＲＲビ
ットのいずれがセットされていなければ、ステップ１５
０７でＭＳＢ１１４Ｂは受取られたパケットが「再スタ
ート」パケットが否かをチェックする。

再スタート・パケットとは、ＭＳＢ１１４８によりある
出力キュー１４４の処理を再スタートするために、その
出力キュー１４４のスキップ・フラッグ３１２をクリヤ
することを目的とするパケットである。

再スタート拳パケットはパケットの相手先ボートＩＤ語
３２２内の特殊コードにより識別される。これは、それ
に付属する出カキｓ　　１４４が「呼起される」べきで
ある相手先プロセッサ１０１上のボート２０２を識別す
る語以外はデータを有していない。

したがってステップ１５０７で、ＭＳＢ１１４８は語３
２２をチェックしてそれがこの特殊コードを含むか否か
を判定する。もし含んでいれば、ＭＳＢＩは第２０図の
ステップ１５０８で、ＦＩＦＯ９２３がマツプ化されて
いるメモリ・アドレス上で５語の読取り作業を行うこと
により、語３２４−３２８からなるパケットの残り部を
「受取りＦＩＦＯＪ　　９２３から読取る。

前記のように、パケットの中で最後に受取られる語には
ＥＯＰビットが付記され、また受取られた語の中でＢＩ
ＣＬＬ（ｌによりＲＮＡＣＫ信号が送出される語には５
ＰＥＲＲビツトまたは５ＰＥＲＲビツトが付記される。

これら３つのビットのいずれかが付記された語を「受取
りＦＩＦＯＪ　　９２３から読取るとその結果、ステー
タス・レジスタ９１８の対応ビットがセットされる。Ｅ
ＯＰビットが付記された語の先を読もうとしても、ステ
ータス・レジスタ９１８のＥＯＰＥＲＲビットがセット
されているので、パケット制御語３２０のフィールド３
３２は実際のパケット長さに対応しないことをこれは示
している。したがってＭＳＢ１１４Ｂはステータスφレ
ジスタ９１６を読取って３ＥＯＰビツトがセットされて
いないかどうか、または５ＰＥＲＲビツト、５ＦＥＲＩ
？ビツト、あるいはＥＯＰＥＲＲビットがセットされて
いるか否かを判定する。もしそうであるなら、パケット
の受取りにエラーが指示され、ＭＳＢ１１４Ｂはステッ
プ１５１０でパケットを放棄し、次にステップ５９８に
戻る。

ステップ１５０９で、もし受取り中にエラーが指示され
なければ、ＭＳＢＩ　１″４Ｂは、パケットはどのボー
ト２０２にアドレスされかをそのパケットから判定し、
そのボートのボート構造３８０をアクセスしてどの出力
キュー１４４がそのボートに対応するかをその出力キュ
ー・ポインタ３８１から判定し、そして次にステップ１
５１１でその出力キュー１４４のスキップ・フラッグ３
１２をクリヤする。次にＭＳ８１１４Ｂはステップ１５
１２で、出力キュー制御構造３００の出力ペンディング
・フラッグ３０７をセットすることにより、第８図ない
し第１１図の出力キュー処理を起動する。再スタート・
パケットの適切な受取りを肯定応答するために、ＭＳＢ
１１４Ｂはステップ１５４７で第２１図のルーチンを呼
出して再スタート・パケットの送出元に「クイック」メ
ツセージを送る。次にＭＳＢ１１４６はステップ５９８
に戻る。

第１８図のステップ１５０７で、受取られたパケットが
もし再スタート・パケットでないと判定されたら、ステ
ップ１５１３でＭＳ８１１４Ｂは、受取られたパケット
のパケット制御語３２０のトグル・ビット・フィールド
３３１をチェックしてその値が適切であるか否かを判定
する。ＭＳＢ１１４Ｂは、受取られたパケットの「相手
先ポートＪＩＤ語３２２を利用してそのパケットに対す
る相手先ボート２０２はどれかを判定し、またそのボー
ト２０２のボート構造３８０のチャンネル・タイプ・イ
ンディケータ３８５をアクセスしてそのボート２０２が
付属するチャンネル２０１はカーネル・チャンネルかま
たはユーザ・チャンネルであれば、ＭＳＢｒ１４Ｂはポ
ート構造３８０の入力キュー争トグル３８４をアクセス
してこれにより記憶された１つのトグル・ビット値を読
む。もしチャンネル２旧がカーネルチャンネルであれば
、ＭＳＢ１１４Ｂはポート構造３８０の入力キュー・ト
グル３８４をアクセスしてこれにより記憶されている複
数のトグル・ビット値の中からパケットの送出元である
プロセッサ１０１に対応するものを読取る。ＭＳＢ１１
４Ｂは、パケット制御語３２０の送出側ＢＩＣＩＤフィ
ールド３３３が送出側プロセッサ１０１を決定する。次
にＭＳＢ１１４Ｂは、アクセスされた構造３８０の入力
キュー・トグル３８４から得られたトグル・ビットの値
を受取られたパケット制御語８２０のトグル・ビット・
フィールド３３１の値と比較して、それらが等しいかど
うかを判定する。もしそれらが等しくなければ、トグル
・ビット・フィールド３３１の値は不適切である。

不適切なトグル・ビット・フィールド３３１の値は、パ
ケットの受取りを応答するためにこのプロセッサ１０１
から送出側プロセッサ１０１に送られたＡＣＫ　（肯定
応答）「クイック」メツセージが送出側プロセッサｌｏ
ｔにより受取られなかったことの指示であり、その結果
、送出側プロセッサ１０１はパケットを再伝送してしま
う。したがってこのパケットはここでＭＳＢ１１４Ｂに
より２回送られたことになり、その必要はない。したが
ってステップ１５２６でＭＳＢ１１４Ｂは［受取りＦＩ
ＦＯＪ９２３から受取られたパケットを削除する。ＭＳ
Ｂ１１４６は「受取りＦＩＦＯＪ９２３を読取り、かつ
ステータス・レジスタ９１８のＥＯＰビットがセットさ
れるまで読取られた語はすべて放棄することによりこれ
を実行する。次にＭＳＢ１１４Ｂは、ステータス・レジ
スタ９１８の５ＦＥＲＲ５ＳＰＥＲＲ、およびＥＯＰＥ
ＲＲビットをチェックして、ＢＩＣＩＩＯがこのパケッ
トの受取り後に送出側プロセッサ１０１１．：ＲＮＡＣ
Ｋ信号を送ったか否かを判定する。もしこれらのビット
の少なくとも１つがセットされていれば、ＲＮＡＣＫ信
号が送られて、送出側ＭＳＢ１１４Ｂに、・・・「受取
りＦＩＦＯＪ９２３のオーバーフロー、受取られたパケ
ット上のパリティ・エラーの検出、または最終パケット
語を過ぎた読取り試み・・・という受取り上のトラブル
を通知したはずであり、ま送出側ＭＳＢ１１４Ｂはこれ
らのパケットを将来のいつかに再伝送するであろう。こ
れ以上の情報は送出側プロセッサ１０１には与えられず
、ＭＳＢ１１４Ｂはステップ５９８に戻る。

ステップ１５２７でもし５ＰＥＲＲビツト、５ＰＥＲＲ
ビツト、またはＥＯＰＥＲＲビットのいずれもセットさ
れていないとわかれば、送出側プロセッサｌｏｔのＭＳ
ＢＩ１４６にＲＮＡＣＫ信号は送られていないはずであ
る。したがって、受取側プロセッサｌｏｔのＭＳＢ１１
４Ｂはステップ１５０２で第２１図のルーチンを呼出し
て送出側プロセッサ１０１にＡＣＫ　ｒクイック」メツ
セージを送り、前のパケットの受取りが成功したことを
通知する。次にＭＳＢ１１４Ｂはステップ５９８に戻る
。

第１８図のステップ１５１３に戻って、チェックの結果
受取られたトグル・ビットの値がもし不適切であれば、
ステップ１５１４でＭＳ８１１４Ｂは、受取られたパケ
ットの相手側ボートＩＤ語３２２により識別されたボー
ト２０２の入力キュー１４３がフルであるか否かをチェ
ックする。ＭＳＢ１１４６は相手先ポート２０２のポー
ト構造３８０の入力キュー・ポインタ３８２をアクセス
して、どれがこのポート２ｏ２の入力キュー１４３であ
るかを判定する。次にＭＳＢＩ１４６はその入力キュー
１４３のポインタ３５２および３５３の値を比較し、そ
れらが等しいか否かを判定する。もし等しければ入力キ
ュー１４３はフルである。したがってＭＳＢ１１４Ｂは
第１９図のステップ１５３０でステップ１５２６と同様
に、受取られたパケットを「受取りＦＩＦＯＪ　　９２
３から削除する。

次にＭＳＢ１１４Ｂは、ステップ１５３１でステップ１
５２７と同様に、このパケットの受取りに関連してＲＮ
ＡＣＫが送られたか否かをチェックする。もし送られて
いればＭＳＢ１１４Ｂは単にステップ５９８に戻るだけ
である。しかし、もしＲＮＡＣＫが送られていなければ
ＭＳ８１１４８はステップ１９２９で、キュー１４３の
入力キュー・フル争フラッ？　３４８をセットして、フ
ルであることをキュー１４３にマーキングする。フラッ
グ３４８はカラトン・フラッグであり、ＭＳＢ１１４Ｂ
はそれを低位マーク・インディケータ３４９に保有され
た値にセットする。ＭＳＢＩＩ４６はまたステップ１５
３２で第２１図のルーチンを呼出して、丁度処理中のパ
ケットの送出元へ否定応答（ＮＡＣＫ）を送る。次にＭ
ＳＢ１１４Ｂはステップ５９８にもどる。

第１８図のステップ１５１４に戻って、もし入力キュー
１４３がフルではないと判定されれば、ＭＳＢ１１４Ｂ
はステップ１５１Ｂで、受取られたパケットのバッファ
・データ語１０２３を「受取るＦＩＦＯＪ９２３からプ
ロセッサ１０１のメモリ内のバッファへＤＭＡ転送を利
用して転送する。バッファは、キューのロード・ポイン
タ３５２で指示された入力キュー・データ・エントリ　
３５４のバッファ・アドレス３５５により識別される。

ＭＳＢ１１４Ｂは、パケット制御語３２０のバッファ・
サイズ・フィールド３３２により指定された数の語につ
いてＤＭＡ転送を実行する。次１．：Ｍｓ　Ｂ　！　　
１４Ｂハｒ受取りＦＩＦＯＪ９２３からユーザ制御語３
２４−３２７を読取り、ステップ１５１７でこれらを入
力キュー・エントリ　３５４の対応する語内に記憶する
。ＭＳＢ１１４Ｂはまた「受取りＦＩＦＯ９２３からタ
イム・スタンプ語３２８も読取り、ステップ１５０１で
それを作業領域内に記憶する。

ここでＭＳＢ１１４６はステップ１５１８で、ステータ
ス・レジスタ９１６のＥ　ＯＰ　５ＳＦＥＲＲ５ＳＰＥ
ＲＲおよびＥＯＰＥＲＲビットをチェックして、ＥＲＲ
ビットのいずれかがセットされているか、またはＥＯＰ
ビットがセットされないでいるかを判定する。いずれの
条件も、第２０図のステップ１５０９で説明したように
、パケットの受取りにおけるエラーを示し、これらに応
答してＭＳＢ１１４Ｂはステップ１５５０で、受章られ
たパケットを放棄する。ステップ１５５０の活動は、も
しレジスタ９１８のＥＯＰビットがステップ１５１８で
セットされていないことがわかれば、ＥＯＰに遭遇する
まで受取りＦＩＦＯ９２３を読取ることを含む。次にＭ
ＳＢ１１４Ｂはステップ５９８に戻る。

ＭＳＢ１１４Ｂは入力キュー１４３のロード・ポインタ
３５２を進めなかったので、入力キュー１４３のデータ
・エントリ　３５４の削除もまたはバッファ・アドレス
語３５５により指示されたバッファの削除も必要ではな
い。さらに、もしステータス・レジスタ９１８の５ＰＥ
ＲＩ？または５ＰＥＲＲビツトがセットさてれいたら、
ＢＩＣＩＩＯにより送られたＩ？ＮＡＣＫ信号は、パケ
ットの送出元であるプロセッサｌｏｔを介してパケット
を再送させるであろう。もしＥＯＰビットがセットされ
ないかまたはＥＯＰＥＲＲビットがセットされたならば
、「クイック」メツセージが受取られないと、パケット
の送出元であるプロセッサ１０１を介してパケットを再
送させるであろう。いずれの場合も結局パケットはこの
相手先プロセッサ１０１に再送されるであろう。

もし、ステップ１５１８におけるチェックにより受取り
時にエラーが示されなければ、ステップ１５１９で、Ｍ
ｓＢ１１４Ｂは作業領域からパケット制御語を抽出して
それを入力キュー・データ・エントリ３５４の語３２０
内に記憶する。次にステップ１５２ｏで、ＭＳＢ１１４
Ｂは入力キュー１４３のロード・ポインタ３５２を進め
、たった今挿入されたデータ・エントリ　３５４の内容
を入力キュー１４３上に機能的に置く、次にＭＳＢ１１
４Ｂは入力キュー１４３のプロセス待機中フラッグ３５
０およびデキュー・タイプ・インディケータ３５８をチ
ェックし、ステップ１５２１で、プロセスまたは割込み
ハンドラのいずれかがそれぞれこの入力キュー１４３上
で待機中かどうかを判定する。もし待機中であれば第２
０図のステップ１５２２でフラッグ３５Ｇをクリヤし、
次にステップ１５２３−１５２５で第９図のステップ６
０４−６０６の説明のように、応答キュー１４２により
ファシリティ　１４１にパケットの受取りを通知する。

第１９図のステップ１５２１でもしこの入力キュー１４
３を待機するプロセスがないことが判定されたとき、ま
たは第２０図のステップ１５２５に続いて、ＭＳＢＩ１
４６はステップ１５４５で第２１図のルーチンを呼出し
、受取られたパケットの送出元であるプロセッサｌｏｔ
に肯定応答（ＡＣＫ）ｒクイック」メツセージを送る。

次にＭＳＢ１１４６１よステップ１５４Ｂで第２２図の
ルーチンを呼び出し、第１９図のステップ１５０１で一
時記憶されたタイム・スタンプを処理する。最後にＭＳ
Ｂ１１４６はステップ５９８に戻る。

第２１図は、それから受取られたパケットに応答して送
出側プロセッサ１０１にクイック・メツセージを送るた
めにＭＳＢ１１４８により使用されるルーチンをフロー
チャートで示す。ルーチン呼出しの一部として、ＭＳＢ
１１４Ｂはステップ１５４４で、受取られたパケットの
パケット制御語３２０のフィールド３３４からそれが取
得すクイック・メツセージ・シーケンス番号と、受取ら
れたパケットの語３２０のフィールド３３３から得られ
た送出側ＢＩＣＩＤと、およびパケット・は肯定応答（
Ａ　ＣＫ）かまたは否定応答（ＮＡＣＫ）かと、を指定
する。

呼出しに応答してルーチンはステップ１５２８で、出力
キュー・データ・エントリ３１７の制御１１語３２０に
類似の制御語を形成する。ルーチンは相手先ＢＩＣＩＤ
として、受取られた送出側ＢＩＣＩＤと「クイック」メ
ツセージを指示するフラッグとを語３２３に挿入する。

ステップ１５２８ではルーチンはまた第１４図に示すよ
うな「クイック」メツセージを形成し、その中に受取ら
れるクイック・メツセージのシーケンス番号と、このプ
ロセッサ１０１のＢＩＣｌｌｏのＩＤと、および指定さ
れたクイック・メツセージ・タイプと、を挿入する。次
にルーチンはステップ１５３３−１５３８で第９図のス
テップ８０８−８１１と同様に、「送出しＦＩＦＯＪ　
　９２１が空きになるのを待機する。「送出しＦＩＦＯ
Ｊ　　９２１が空きになるまえにもしＳＦＥタイムアウ
ト期間が満了になると、ルーチンはステップ１５３７−
１５４２で第９図のステップ６１９および８０４−８０
８の説明と同様に、ＢＩＣＩＩＯをリセットし、応答キ
ュー１４２エントリ　３６２を形成し、かつインターフ
ェース・ファシリティ　１４１に割込みを出してそれに
タイムアウトを通知する。次にルーチンはステップ１５
４４で、第９図のステップ８４０の状態と同等の非作動
状態にはいる。

「送出しＦＩＦＯＪ９２１が空きになると、第２１図ノ
ステップ１５３８で、ルーチンは制御語をＢＩＣ制御レ
ジスタ９１３に書込む。次にステップ１５３９で、ルー
チンは「クイック」メツセージをＢＩＣＥＯＰレジスタ
９１７に書込む。次にステップ１５４３で、ルーチンは
呼出しを受けた点へ戻る。

第２２図は、タイム・スタンプを処理するためにＭＳＢ
１１４Ｂにより使用されるコード部分をフローチャート
で示す。タイム・スタンプ語３２８は、タイム・データ
を有する複数ビットと、同一「エポック（時期）」かま
たは異なる「エポック」かを示す単一ビットとを含む。

タイム値は同一エポック内ではそれ自身を反復せず、異
なるエポック内で反復してもよい。第１図の系内のタイ
ム１つのプロセッサ１０１から流される。あるプロセッ
サ１０１はその現在タイムを他のプロセッサ１０１から
受取られたタイム・スタンプ値と置き換えば可能である
が、「ホスト」プロセッサ１０１だけは第１図の系内の
タイムを１つずつ進めることが可能である。タイム・ス
タンプを他のプロセッサから受けている間は非ホスト・
プロセッサ１０１に対してはタイムは「停止する」。

ステップ２２００で、ＭＳＢ１１４６は、このコード部
分に対し、タイム・スタンプ３２８が一時的に記憶され
る、作業領域のアドレスと、受取られるパケットの語３
２０のフィールド３３３から得られる送出側ＢＩＣＩＤ
と、を指定する。呼出しに応答してルーチンはステップ
２２０１で、語３２８のエポック・ビット値をプロセッ
サ１０１が現在使用中のタイムのエポック・ビット値と
比較して両方のタイムは同一エポックに属するか否かを
判定する。もしエポック・ビット値が同一であればエポ
ックは同一であることを意味し、ステップ２２０４で、
ルーチンは語３２８のタイム・データ・フィールドの値
をプロセッサ１０１が現在使用中のタイム値と比較する
。　語３２Ｂのタイム・データ・フィールドの値が現在
使用されているタイム値よりもし大きければ、ステップ
２２０５で、ルーチンは現在使用されている値を放棄し
てそれを語３２Ｂのタイム・データ・フィールドの値と
置換え、これによりプロセッサのタイムを更新する。次
にステップ２２０．８でルーチンは呼出しを受けた点に
戻る。語３２８のタイム・データ・フィールドの値が現
在使用されているタイム値よりもし大きくなければ、ス
テップ２２０Ｂ　　で、ルーチンは単に呼出しを受けた
点に戻るだけで、これにより語３２８を介して受取られ
たタイム値を有効に放棄する。

ステップ２２０１でもしエポックが異なると判定された
ならば、ステップ２２０２でルーチンは呼出しの一部と
して受取られた送出側ＢＩＣＩＤをチェ・ツクして、タ
イム拳スタンプが「ホスト」プロセッサ１０１から得ら
れたものかどうかが判定される。

もしそうでなければ、ステップ２２０Ｂで、コードは単
に呼出しを受けた点に戻るだけで、これにより語３２８
を介して受取られたタイム値を有効に放棄する。もしタ
イム・スタンプが「ホステ」プロセッサ１０１から受取
られたものであれば、ステップ２２０３で、コードは現
在使用されているタイムおよびエポックを放棄してこれ
らを「ホスト」プロセッサから得られた値と置換える。

次にステップ２２０Ｂで、コードは呼出しを受けた点に
戻る。

第２３図は、他のプロセッサ１０１からパケットを受取
るときのインターフェース・ファシリティ　１４１の作
業をフローチャートで示し、これによりキュー構造１４
５の入力キュー１４３の用法を示す。

他のプロセッサ１０１から受取られたバケットからデー
タを取得することを望むユーザ・プロセス１４Ｇは、ス
テップ１９００で、ＲＥＡＤＰコールを介してファシリ
ティ　１４１を呼出す。呼出しの一部として、ユーザ・
プロセス１４０はそれからデータを取得したいボート２
０２を指定し、またカーネル・チャンネルのボート２０
２に対しては送出外ＢＩＣＩＩＯのＩＤも指定する。呼
出しに応答してステップ■９０１で、インターフェース
・ファシリティ　１４１は、そのボートの入力キュー１
４３は空きであるか否か、またはそれはこの呼出しを満
足させる何らかの受は取り情報を含むかどうかをまずチ
ェックする。

インターフェース・ファシリティ　１４１は指定された
ボート２０２のボート構造３８０の入力キュー・ポイン
タ３８２にアクセスし、指定されたボート２０２にどの
人カキニーが付属されるかを判定する。

次にインターフェース・ファシリティ　１４１は入力キ
ュー１４３のポインタ３５２．３５３をアクセスしてこ
れらを比較する。もしアンロード・ポインタ３５３がロ
ード・ポインタ３５２により指示されたエントリ　３５
４の直前のエントリ　３５４を指示するならば、入力キ
ュー１４３は空きであり、ステップ１９０２で、ボート
のポート構造３８０の、ステータス・インディケータ３
８７をチェックすることにより、インターフェース・フ
ァシリティ　１４１は付属のボート２０２が切断されて
いるか否かをチェックする。ボート２０２が切断されて
いることをもしエントリ　３８７が指示するならば、ス
テップ１９０Ｂで、インターフェース・ファシリティ　
１４１はエラー指示を有しなから呼出側プロセス１４０
に戻る。

ステップ１９０２でもしボート２０２が切断されている
との指示がなければ、ステップ１９０３で、インターフ
ェース・ファシリティはステップ１９００で受取った呼
出しのパラメータをチェックして、呼出し側プロセス１
４０がキュー上で寝込んで入力への繰入れ待機を希望す
るか否かを判定する。もし希望しなければ、ステップ１
９０８で、インターフェース・ファシリティ　１４１は
エラー支持を有しながら呼出側プロセス１４０に戻る。

呼出側プロセス１４０がもし待機を希望すれば、ステッ
プ１９０４で、インターフェース・ファシリティ　１４
１は入力キュー１４３のプロセス待機中フラッグ３５０
をセットして、プロセスがこの入力キュー１４３で寝込
み中であることを指示する。次にステップ１９１８で、
インターフェース・ファシリティ　１４１は呼出し側プ
ロセスを通常のＵＮＩＸシステムの方法で寝込ませる。

プロセスを寝込ませることの中に含まれる活動は、プロ
セッサが寝込みにはいるときのプロセッサ状態を保存す
ること、およびこの入力キュー１４３のアドレスに付属
された寝込み中プロセス・リストにプロセスＩＤを追加
すること、を含む。次に１９０５で、インターフェース
・ファシリティ　１４１は、応答、処理、および他のプ
ロセス１４Ｑからの別の呼出しというような他の作業を
継続する。

パケットを受取り、その結果、プロセスが待機中であっ
た入カキニー１４３内にＭＳ　Ｂ　Ｉ　　ｔ４ａ７５＜
データ・エントリ　３５４を形成すると、ＭＳＢ１１４
８は割込みを出す（第２０図のステップ１５２５）。割
込みはインターフェース・ファシリティ　１４１により
受取られ、第２４図に示しかつ後に説明するように処理
される。処理の一部として、寝込み中のプロセスが呼起
こされる。寝込み中のプロセスの予呼起しおよび実行再
開の中には、そのプロセスが寝込みにはいったときのプ
ロセッサ状態の回復が含まれる。この活動はステップ１
９０６でインターフェース・ファシリティ　１４１の実
行を再開させる。ステップ１９０７で、インターフェー
ス・ファシリティ１４１は入力キューが付属されている
ボート２０２のポート構造３８０のステータス・インデ
ィケータ３８７を再びチェックし、ボートが切断されて
いるとのマークが付記されてい毬か否かを判定する。

もしそうであるならば、ステップ１９０８で、インター
フェース令ファシリティ　１４１はエラー指示を保有し
ながら呼起こされたプロセス１４０に戻る。

ステップ１９０７でもしボート２０２が切断されていな
いか、またはステップ１９０１で入力キュー１４３が空
きでなければ、インターフェース−ファシリティ　１４
１は入力キューのアンローダ・ポインタ３５３で指示さ
れた入力キュー・データ・エントリ３５４を読取り、次
にステップ１９０９でポインタ３５３を進めて次のエン
トリ　３５４を指示する。次にステップ１９１０でイン
ターフェースｅファシリティ　１４１は入力キュー・フ
ル・フラグ３４Ｂをチェックして入力キューがフルのフ
ラッグ表示がなさせているか否かを判定する。フラッグ
３４８はカウント・フラッグであり、インターフェース
・ファシリティ　１４１はステップ１９１０で、フラッ
グ３４８がゼロ以外の値を有するか否かをチェックする
。もしそうであればフラグ３４８はセットされていると
みなされ、ステップ１９１１で、インターフェース・フ
ァシリティ１４１はフラッグ３４８のカウントを減じて
ステップ１９０９でデータ・エントリ　３５４が入力キ
ュー１４３から削除されたという事実を反映させる。次
にステップ１９１２で、インターフェース舎ファシリテ
ィはフラッグ３４８を再チェックし、それがゼロまで減
じられたか否かを判定する。もしそうであれば、これは
、十分に多くのエントリ　８５４が入力キュー１４３か
ら削除されかつキュー１４３は新たなエントリ３５４を
受入れる準備が完了していることの支持である。したが
ってステップ１９１３で、ボートのボート構造３８０の
出力キュー・ポインタ３８１により識別された出力キュ
ー１４４のデーターエントリ　３１７内に、インターフ
ェース・ファシリティ　１４１は前に説明のような「再
スタート」メツセージを構成する。次にステップ１９１
４でＭＳＢ１１４Ｂは出力キュー制御構造３００のタス
ク・フラッグ３０５をセットして出力キュー　１４４の
処理を起動し、これによりそのボートに付属されたチャ
ンネル２０１の他端部にあるプロセッサ１０１に再スタ
ートメツセージを送る。

ステップ１９１４に続いて、または入力キュー１４３の
フラッグ３４８の値が減じられてステップ１９１２では
ゼロ以外の値であるかあるいはステップ１９１ｏではゼ
ロである場合には、ステップ１９１５でインター曹 フェース・ファシリティ　１４１は、ステップ１９０９
で読取った入力キュー１４３データ・エントリ　３５４
のバッファ・アドレス語３５５を有して呼出し側プロセ
ッサ１４０に戻る。

ＭＳＢ１１４Ｂからの割込みを受取ったことに対するイ
ンターフェース・ファシリティ　１４１の割込みハンド
ラによる応答を第２４図に示す。前に説明したように、
割込みを出すまえに応答キュー１４２内にユーザ・エン
トリ　３６２が構成される。ステップ２０００で割込み
を受けたことに応答して、割込みハンドラはステップ２
００１で、ロード・ポインタ３８０をアンロード・ポイ
ンタ３８１と比較することにより、応答キュー１４２が
空きであるか否かをチェックする。もしアンロード・ポ
インタ３８１がロード・ポインタ３８０により指示され
たエントリ　３６２の直前のエントリ　３６２を指示す
るならば、キュー１４２は空きであり、割込みハシドラ
はステップ２００２で、割込みを受けたインターフェー
ス・ファシリティ　１４１のアクティビティへ戻る。も
しキュー１４２が空きでない（これは割込みの受取り直
後ではないが）ならば、ステップ２００３で割込みノ１
ンドラは、アンロード・ポインタ３６１により指示され
た応答キュー・ユーザ・エントリ３６２を読取り、次に
ステップ２００４でポインタ３６１を進めて次の応答エ
ントリ　３８２を指示する。次にステップ２００５で、
割込みハンドラは読取られた応答エントリ　３６２のタ
グ語３７０を調査してエントリ・タイプを判定する。

もしエントリ・タイプが入力であれば、これは、そのプ
ロセス待機中インディケータ３５０がセットされている
かまたは入力を同期的に割込みハンドラ内にデキュー（
ｄｅｑｕｅ；待ち行列から外す）するかしている入力キ
ュー１４３に対してパケットを受取ったことを示してい
る。入力キュー１４３は、入カバンドラが直接呼出すと
ころのこれに付属のサービス・ルーチン・・・プロセス
ではない・・・を入力キューが有したときに同期式にデ
キューされる。ステップ２００６で、割込みハンドラは
応答エントリ　３８２のデータ語３７１を調査して該当
の入力キュー１４３を識別し、識別された入力キュー１
４３に付属されたボートのボート構造３８０のチャンネ
ル−タイプ・インディケータ３８５をアクセスし、イン
ディケータ３８５を調査してボート　２０２に付属する
チャンネル２０１は同期式にデキューされる非同期式チ
ャンネルであるか否かを判定する。もしそうであれば、
ステップ２００７で割込みハンドラは待機中のルーチン
を呼出し、次にステップ２００１に戻る。もしそうでな
ければ、ステップ２００８で割込みハンドラは、入力キ
ュー１４３上で寝込み中であって人力キュー１４３に付
属のプロセスＩＤのリストで識別された一つ以上のプロ
セスを呼び起こす。割込みハンドラは次にステップ２０
０１に戻る。

ステップ２００５でエントリ・タイプが出力であると判
定されれば、応答エントリ　３８２は、そのプロセス待
機中フラッグ３１３がセットされている出力キュー１４
４のデーターエントリ　３１７に対応するパケットを送
出したことの合図である。次にステップ２００８で割込
みハンドラは、応答エントリ　３６２のデータ語３７１
を調査してその出力キュー１４４を識別し、その出力キ
ュー１４４で寝込み中のプロセス１４０を呼び起こす。

割込みハンドラは次にステップ２００１に戻る。

ステップ２００５でもしエントリ・タイプが入力または
出力以外のものであると判定されたら、ステップ２００
９で割込みハンドラは、そのエントリ・タイプに適切で
あるようなエントリ　３６２を処理する。

実施例では、割込みハンドラは応答エントリ３６２をプ
ロセッサ１０１の端末上にプリントさせる。割込みハン
ドラは次にステップ２００１に戻る。

前記の実施例に種々の変更または修正が可能であること
は当業者には明らかであることは当然理解すべきである
。これらの変更および修正は、発明の精神および範囲を
逸脱することなく、またその付帯の利点を減することな
〈実施可能である。

したがって、このような変更および修正はすべて本発明
の特許請求の範囲内に含まれるものであることは意図さ
れている。

【図面の簡単な説明】

第１図は本発明の実施例を態様化した多重プロセッサ系
のブロック図； 第２図は第１図の系のプロセッサ間通信論理構造を示す
ブロック型式図 第３図ないし第５図は第１図の糸のキュー構造のブロッ
ク図； 第６図は第１図の系のインターフェース・ファシリティ
　１４１がＧＥＴＰコールに応答したときに行なう作業
の流れ図； 第７図は第１図の系のインターフェース・ファシリティ
　１４１がＷＲＩＴＥＰコールに応答したときに行なう
作業の流れ図； 第８図ないし第１１図は第１図のＭＳＢＩがパケットを
送り出すときに行なう作業の流れ図；第１２図は第１図
の系のプロセッサのアドレス空間へのＢＩＣバッファの
マツプ化を示すブロック形式図； 第１３図はレギュラ・パケットの構成を示すブロック形
式図； 第１４図は「クイック」メツセージ・パケットの構成を
示すブロック形式図； 第１５図は第１図の系のＢＩＣおよびバスのブロック図
； 第１６図は第１５図のＢＩＣの制御装置の「送出し有限
状態マシン」の状態図； 第１７図は第１５図のＢＩＣの制御装置の「受取り有限
状態マシン」の状態図； 第１８図ないし第２０図は第１図の系のＭＳＢＩがパケ
ットを受取るときに行なう作業の流れ図；第２１図は第
１図の系のＭＳＢＩの「送出しクイック・メツセージ」
ルーチンの流れ図；第２２図は第１図の系のＭＳＢＩの
「プロセス・タイム・スタンプ」の流れ図； 第２３図は第１図の系のインターフェース・ファシリテ
ィ　１４１がＲＥＡＤＰコールに応答したときに行う作
業の流れ図； 第２４図は第１図の系のインターフェース拳ファシリテ
ィ　１４１の割込み処理ルーチンの流れ図；および 第２５図は単−図を形成するために第３図ないし第５図
の配置を示す構成図である。 ＦＩＧ、６ ＦＩ（３，７ ＦＩＧ、８ ＦＩＧ、９ ＦＩＧ、１０ ＦＩＧ、１１ ハｌｌ′ｒヴト ＦＩＧ、　　　１３ りネック・メツセージ゛ Ｆｌｑ、　　１４ ＦＩＧ、　　２５ ＦＩｏ、　　１５ １１”１ｆｆイ・−ラー ＦＩ（３，２０ ＦＩＧ、２１ ＦＩＧ、２２ ＦＩＧ、２４−

Claims (13)

【特許請求の範囲】
1. （１）通信媒体（たとえば１５０）とこの媒体に通信結
   合された複数のプロセッサとを有する系（たとえば第１
   図）のステーション（たとえば１０１）において： ステーションに付属の第１の優先順位および第１の優先
   順位より高位の第２の優先順位のいずれか一方に応じて
   媒体へのアクセスを探索するための第１の手段（たとえ
   ば１１０：１３０１−１３０５および１３１４）と； 第１の手段によるアクセス探索の結果に応答して媒体上
   の第１および第２のタイプのいずれかのメッセージを他
   のステーションに伝送するための第２の手段（たとえば
   １１０：１３０６−１３０８）と；媒体上で他のステー
   ションから受取られた第１のタイプのメッセージを記憶
   するための第３の手段（たとえば１１０：９２３および
   １４１０−１４１２）と；媒体上で池のステーションか
   ら受取られた第２のタイプのメッセージを第１のタイプ
   のメッセージから分離して記憶するための第４の手段（
   たとえば１１０：９１８および１４１０−１４１２）と
   ；第１の優先順位に応じて第１の手段が媒体アクセスを
   探索するように行わせかつ第２の手段が第１のタイプの
   メッセージを伝送するように行わせるための第５の手段
   （たとえば１４４、第８図ないし第１１図）と；および 第３の手段内に記憶されている第２のステーションから
   のメッセージに応答して、第２の優先順位に応じて第１
   の手段が媒体アクセスを探索するように行わせかつ第２
   の手段が第２のタイプのメッセージを第２のステーショ
   ンに伝送するように行わせるための第６の手段（たとえ
   ば１４３、第１８図ないし第２ａ図）と； を特徴とする通信媒体に結合された複数プロセッサの系
   のステーション。
2. （２）第３の手段は： 第３の手段内に記憶されているメッセージは第１のタイ
   プの条件により影響されるか否かを判定するための第７
   の手段（１２１４：１４１１）と；および第７の手段と
   協働し、メッセージが第１のタイプの条件により影響さ
   れると判定されたとき第１の信号を送るための第８の手
   段（たとえば１２１４：１４１２）と； を含み、また第５の手段は： 媒体上における第１の信号の受取りに応答に応答して、
   第１の信号の受取り中に第２の手段により第１のタイプ
   のメッセージの再伝送を行わせるための第９の手段（た
   とえば６１８、６２０）；を含むことを特徴とする特許
   請求の範囲第１項に記載のステーション。
3. （３）第６の手段は： 第３の手段から抜出されたメッセージを示す情報を記憶
   するための第１０の手段（たとえば１４３）と； 第３の手段内に記憶されている第２のステーションから
   のメッセージを第３の手段から抜出すための第１１の手
   段（たとえば１５０４、１５１５、第１９図）と； 抜出されたメッセージは第２のタイプの条件により影響
   されるか否かを判定するための第１２の手段（たとえば
   １５１４）と； 抜出されたメッセージが第２のタイプの条件により影響
   されないないと判定されたら抜出されたメッセージを示
   す情報を第１０の手段内に選択的に記憶し、またそれが
   第２のタイプの条件により影響されると判定されたら抜
   出されたメッセージを放棄するための第１３の手段（第
   １９図）と；および抜出されたメッセージが第２の条件
   により影響されないと判定されたら第２の優先順位に応
   じて第１の手段が媒体アクセスを探索するように行わせ
   かつ第２の手段が抜出されたメッセージの肯定応答を有
   する第２のタイプのメッセージを第２のステーションに
   伝送するように行わせ、また抜出されたメッセージが第
   ２の条件により影響されると判定されかつ影響されるメ
   ッセージの受取り中に第８の手段が第１の信号を媒体中
   に送らなかったら第２の優先順位に応じて第１の手段が
   媒体アクセスを探索するように行わせかつ第２の手段が
   抜出されたメッセージの否定応答を有する第２のタイプ
   のメッセージを第２のステーションに伝送するように行
   わせるための第１４の手段（１５３２、１５４５、１５
   ４７）と； を含むことを特徴とする特許請求の範囲第１項に記載の
   ステーション。
4. （４）第６の手段は： 第３の手段から抜出るされたメッセージを示す情報を記
   憶するための第１０の手段（たとえば１４３）と； 第３の手段内に記憶されている第２のステーションから
   のメッセージを第３の手段から抜出すための第１１の手
   段（たとえば１５０４、１５１５、第１９図と）と； 抜出されたメッセージは第１のタイプを含む第２のタイ
   プの条件により影響されるか否かを判定するための第１
   ２の手段（たとえば１５０５、１５０９、１５１４、１
   ５１８）と； 抜出されたメッセージが第２のタイプの条件により影響
   されないと判定されたら抜出されたメッセージを示す情
   報を第１０の手段内に記憶し、またそれが第２のタイプ
   の条件により影響されると判定されたら抜出されたメッ
   セージを放棄するための第１３の手段（たとえば１５０
   ４、１５１５、１５０６、１５２６、１５０８、１５１
   ０、１５１６、１５１７、１５０１、１５５０、１５１
   ９、１５２０、１５０８、１５３０）と；および 抜出されたメッセージが第１のタイプの条件により影響
   されないと判定されたら第２の優先順位に応じて第１の
   手段が媒体アクセスを探索するように行わせるための第
   １４の手段（１５０２、１５３２、１５４５、１５４７
   ）と； を含むことを特徴とする特許請求の範囲第１項に記載の
   ステーション。
5. （５）第５の手段は： 各々他のステーションの異なる第１０の手段と結合され
   、付属の第１０の手段へ第２の手段により伝送されるメ
   ッセージを示す情報を記憶するための複数の第１５の手
   段（たとえば１４４）と；第４の手段によるメッセージ
   の記憶に応答していずれの応答タイプが保有されている
   かを判定するために、記憶されているメッセージを第４
   の手段から抜出すための第１６の手段（たとえば６２１
   −６２３）と；および 第１６の手段と協働し、応答が肯定応答であると判定さ
   れたら第４の手段から抜出されたメッセージにより応答
   されたメッセージを示す情報を第１０の手段から抹消し
   、また応答が否定応答であると判定されたら第４の手段
   から抜出されたメッセージにより応答されたメッセージ
   を示す情報を記憶する第１０の手段により記憶された情
   報によって示されるメッセージの伝送を遅らせるための
   第１７の手段（たとえば６２４、６２５）と； を含むことを特徴とする特許請求の範囲第３項記載のス
   テーション。
6. （６）第６の手段は； 第３の手段に記憶されている第２のステーションから受
   取られたメッセージは第１のタイプの条件により影響さ
   れるか否かを判定するための第７の手段（たとえば１５
   ０４、１５１４、１５１５、第１９図）と；および 第７の手段と協働し、応答されたメッセージが第１のタ
   イプの条件により影響されないと判定されたら第２の優
   先順位に応じて第１の手段が媒体アクセスを探索するよ
   うに行わせかつ第２の手段が抜出されたメッセージの肯
   定応答を有する第２のタイプのメッセージを第２のステ
   ーションに伝送するように行わせ、またさらに応答され
   たメッセージが第１の条件により影響されると判定され
   たら第２の優先順位に応じて第１の手段が媒体アクセス
   を探索するように行わせかつ第２の手段が第３の手段内
   に記憶されている第２のステーションからのメッセージ
   の否定応答を有する第２のタイプのメッセージを第２の
   ステーションに送るように行わせるための第８の手段（
   たとえば１５０２、１５３２、１５４５、１５４７）と
   ； を含み、また第５の手段は： 第４の手段により記憶されかつメッセージの否定応答を
   有するメッセージに応答して否定応答メッセージの再伝
   送を行わせるための第９の手段（たとえば６２１−６２
   ５）； を含むことを特徴とする特許請求の範囲第１項に記載の
   ステーション。
7. （７）第６の手段は： 第３の手段から抜出されたメッセージを示す情報を記憶
   するための第１０の手段（たとえば１４３）；を含み、
   また第７の手段は： 第３の手段内に記憶されているメッセージを第３の手段
   から抜出すための第１１の手段（たとえば１５０４、１
   ５１５、第１９図）と； 抜出されたメッセージは第１のタイプの条件により影響
   されるか否かを判定するための第１２の手段（たとえば
   １５１４）と；および 抜出されたメッセージが第１のタイプの条件により影響
   されないと判定されたら抜出されたメッセージを示す情
   報を第１０の手段内に選択的に記憶し、またさらに抜出
   されたメッセージが第１のタイプの条件により影響され
   ると判定されたら抜出されたメッセージを放棄するため
   の第１４の手段（たとえば第１９図）と； を含むことを特徴とする第６項に記載のステーション。
8. （８）第５の手段は； 各々他のステーションの異なる第１０の手段と結合され
   、付属の第８の手段へ第２の手段により伝送されるメッ
   セージを示す情報を記憶するための複数の第１５の手段
   （たとえば１４２）； を含み、第９の手段は： 第４の手段によるメッセージの記憶に応答していずれの
   応答タイプがそれにより保有されているかを判定するた
   めに、記憶されているメッセージを第４の手段から抜出
   すための第１６の手段（たとえば６２１−６２３）と；
   および 第１６の手段と協働し、応答が肯定応答であると判定さ
   れたら第４の手段から抜出されたメッセージにより応答
   されたメッセージを示す情報を第１５の手段から抹消し
   、また応答が否定応答であると判定されたら、第４の手
   段から抜出されたメッセージにより応答されたメッセー
   ジを示す情報を記憶する第１５の手段により記憶された
   情報によって示されるメッセージの伝送を送らせるため
   の第１７の手段（たとえば６２４、６２５）と； を含むことを特徴とする特許請求の範囲第６項に記載の
   ステーション。
9. （９）第５の手段は、各々通信系の複数のステーション
   の他のステーションに伸長する異なる論理経路に結合さ
   れ、付属の論理経路を介して伝送するための、各々が第
   １のタイプのパケットを形成するエントリ（たとえば３
   １７）を記憶するための複数の出力キュー（待ち行列）
   （たとえば１４４）を含み； 第６の手段は、各々通信系の複数のステーションの他の
   ステーションに伸長する異なる論理経路に結合され、付
   属の論理経路を介して伝送するための、各々が第１のタ
   イプのパケットを示すエントリ（たとえば３５４）を記
   憶するための複数の入力キュー（たとえば１４３）を含
   み； 第２の手段は、媒体上へ伝送するためのパケットをバッ
   ファするための第１のメモリ手段（たとえば９２１）を
   含み； 第３の手段は、媒体上で受取られる第１のタイプのパケ
   ットをバッファするための第２のメモリ手段（たとえば
   ９２３）を含み； 第４の手段は、媒体上で受取られる第２のタイプのパケ
   ットをバッファするための第３のメモリ手段（たとえば
   ９１８）を含み； 第５の手段は、出力キューのエントリで形成されるパケ
   ットを第１のメモリ手段内に記憶しかつ出力キューの付
   属の論理経路を識別するための第７の手段（たとえば大
   ８図ないし大１図）をさらに含み； 第１の手段は、第１のタイプのパケットの第１のメモリ
   手段内への記憶に応答してそのステーションに付属の第
   １の優先順位に応じて媒体へのアクセスの取合いをなし
   、またさらに第２のタイプのパケットの第１のメモリ手
   段への記憶に応答してそのステーションに付属しかつ第
   １の優先順位より高位の大２の優先順位に応じて媒体へ
   のアクセスの取合いをするための第８の手段（たとえば
   １２１１、１２１２、１２１４；１３０１−１３０５お
   よび１３１４）を含み； 第２の手段は、第２の作業手段による媒体へのアクセス
   の成立に応答して第１のメモリ手段内に記憶されている
   パケットを媒体上に伝送するための第９の手段（たとえ
   ば１２１４；１３０６−１３０８）をさらに含み； 第３の手段は、媒体上での第１のタイプのパケットの受
   取りに応答して受取られたパケットを第２のメモリ手段
   内に記憶し、また媒体上での第２のタイプのパケットの
   受取りに応答して受取られたパケットを第３のメモリ手
   段内に記憶するための第１０の手段（たとえば１２１４
   ；１４１０−１４１２）をさらに含み；および 大６の手段は、受取られたパケットを第２のメモリ手段
   から抜出し、抜出されたパケットに応答して抜出された
   パケットにより識別された論理経路に付属の入力キュー
   内において抜出されたパケットを示すエントリを形成す
   るための第１１の手段（たとえば第１８図ないし第２０
   図）と、および第１１の手段と協働し、抜出されたパケ
   ットに応答する第２のタイプのパケットを第１のメモリ
   に記憶するための第１２の手段（たとえば１５０２、１
   ５３２、１５４５−１５４７、第２１図）と、を含む；
   ことを特徴とする、媒体が複数の論理通信経路（たとえ
   ば２００、２０１）を形成することを特徴とする特許請
   求の範囲第１項記載のステーション。
10. （１０）第１１の手段は； 抜出されたパケットが第１の条件の発生により影響され
    るか否かを判定するための第１３の手段（たとえば１５
    １４）と；および 第１３の手段と協働し、抜出されたパケットが第１の条
    件の発生により影響されないと判定されたら抜出された
    パケットにより識別された論理経路に付属の入力キュー
    内に抜出されたパケットを定義する１エントリを記憶し
    、また抜出されたパケットが第１の条件の発生により影
    響されると判定されたら抜出されたパケットを放棄する
    ための第１４の手段（たとえば第１９図）と； を含み、第１２の手段は： 第１３手段と協働し、抜出されたパケットが第１の条件
    の発生により影響されないと判定されたら抜出されたパ
    ケットの肯定応答を保有する第２のタイプのパケットを
    第１のメモリ手段内に記憶し、また抜出されたパケット
    が第１の条件の発生により影響されると判定されたら抜
    出されたパケットの否定応答を保有する第２のタイプの
    パケットを第１のメモリ手段内に記憶するための第１５
    の手段（たとえば１５３２、１５４５−１５４７、第２
    １図）；を含み、第５の手段は： 抜出されるパケットが肯定応答を保有するならば受取ら
    れた第２のタイプのパケットを第３のメモリ手段から抜
    出しかつ抜出されたパケットに応答して第１のタイプの
    肯定応答パケットを定義する１エントリを出力キューか
    ら抹消し、またさらに抜出されるパケットが否定応答を
    保有するならば、抜出されたパケットに応答して出力キ
    ューのエントリにより形成されたパケットの伝送を遅ら
    せるための第１６の手段（たとえば６２２−６２５）；
    を含むことを特徴とする特許請求の範囲第９項記載のス
    テーション。
11. （１１）（ａ）第１のステーションに付属の第１の優先
    順位とそれより高位の第２の優先順位とのうちの第１の
    優先順位に従って第１のステーションから媒体へのアク
    セスを探索すること（たとえば１３０１−１３０５、第
    ９図ないし第１０図）；（ｂ）媒体へのアクセスが成立
    した後に第１のタイプのメッセージを第１のステーショ
    ンから媒体を介して第２のステーションへ伝送すること
    （たとえば１３０６−１３０８第１０図）；（ｃ）第１
    のタイプのメッセージを受取るための第１の記憶手段（
    たとえば９２３）と第２のタイプのメッセージを分離し
    て受取るための第２の記憶手段（たとえば９１８）とを
    有する第２のステーションにおいて、伝送された第１の
    タイプのメッセージを第１の記憶手段（たとえば９２３
    ）内に受取ること（たとえば第１７図および第１９図）
    ；（ｄ）第１のタイプのメッセージの受取りに応答して
    、第２のステーションに付属された低位の第１の優先順
    位と第２の優先順位とのうちの第２の優先順位に従って
    第２のステーションから媒体へのアクセスを探索するこ
    と（たとえば１３０１−１３０５、１３１４、第２１図
    ）； （ｅ）媒体へのアクセスが成立した後、第２のタイプの
    メッセージを第２のステーションから媒体を介して第１
    のステーションへ伝送すること（たとえば１３０６−１
    ３０８、第１８図ないし第２１図）；および （ｆ）第１のタイプのメッセージを受取るための第１の
    記憶手段（たとえば９２３）と第２のタイプのメッセー
    ジを分離して受取るための第２の記憶手段（たとえば９
    １８）とを有する第１のステーションにおいて、伝送さ
    れた第２のタイプのメッセージを第２の記憶手段（たと
    えば９１８）内に受取ること（たとえば第８図ないし第
    １１図および第１７図）； のステップからなることを特徴とする、通信媒体（たと
    えば１５０）に結合され、各々第１および第２のタイプ
    のメッセージを伝送したり受取ったりするための複数の
    ステーション（たとえば１０１）間の通信方法。
12. （１２）（ｅ）のステップは： （ｇ）第２のステーションの第１の記憶手段により受取
    られたメッセージは第１のタイプの条件により影響され
    るか否かを判定すること（たとえば１５１４）、 （ｈ）受取られたメッセージが影響されるというステッ
    プ（ｇ）の判定に応答して第２のステーションにおいて
    この影響されるメッセージを抹消すること（たとえば１
    ５３０）、 （ｉ）媒体へのアクセスが成立した後、受取られたメッ
    セージが第１のタイプの条件により影響されないと判定
    されたら受取られた第１のタイプのメッセージの肯定応
    答を保有する第２のタイプのメッセージを第２のステー
    ションから第１のステーションへ伝送すること（たとえ
    ば１５４５、１５４７、第２１図）、および （ｊ）媒体へのアクセスが成立した後、受取られたメッ
    セージが第１のタイプの条件により影響されると判定さ
    れたら受取られた第１のタイプのメッセージの否定応答
    を保有する第２のタイプのメッセージを第２のステーシ
    ョンから第１の伝送すること（たとえば１５３２、第２
    １図）、を含み；またステップ（ｆ）は： （ｋ）否定応答を保有する第２のタイプのメッセージの
    受取りに応答して、否定応答伝送されたメッセージを第
    ２のステーションに再伝送するために第１のステーショ
    ンにおいてステップ（ａ）および（ｂ）を反復すること
    （たとえば第８図ないし第１１図＠）； を含むことを特徴とする特許請求の範囲第１１項に記載
    の方法。
13. （１３）ステップ（ａ）は、 第１のステーションの第１の記憶手段（たとえば９２１
    ）において複数の出力キューのうちの１つの出力キュー
    （たとえば１４４）のエントリからの第１のタイプのパ
    ケットを形成すること（たとえば第９図ないし第１０図
    ）、ここでエントリを記憶するための各出力キューは各
    々付属の論理経路を介して伝送するための第１のタイプ
    のパケットを定義し、またパケットはキューに付属の論
    理経路を識別するものであり、および第１の記憶手段に
    おけるパケットの形成に応答して、第１のステーション
    に付属の第１の優先順位と高位の第２の優先順位とのう
    ちの第１の優先順位に従って第１のステーションにおい
    て媒体へのアクセスを探索すること（たとえば１３０１
    ないし１３０５、１３１４）、を含み；ステップ（ｂ）
    は： 媒体へのアクセスが成立後、形成されたパケットを第１
    のステーションから媒体を介して第２のステーションへ
    伝送すること（たとえば１３０６ないし１３０８）、を
    含み； ステップ（ｃ）は： 第１のタイプのパケットを受取るための第２の記憶手段
    と第２のタイプのパケットを分離して受取るための第３
    の記憶手段とを有する第２のステーションにおいて伝送
    された第１のタイプのパケットを第２の記憶手段（たと
    えば第１７図）、および 受取られたパケットにより識別された論理経路に付属の
    入力キュー（たとえば１４３）内に第２の記憶手段内に
    受取られた第１のタイプのパケットを示すエントリを形
    成すること（たとえば第１９図）、ここで入力キューは
    各々他のステーションの出力キューから第２のステーシ
    ョンに伸長する異なる通信経路に付属する複数の入力キ
    ューからなり、各入力キューは付属の論理経路を介して
    受取られた第１のタイプのパケットを示す各エントリを
    記憶するためのものである、を含み； ステップ（ｄ）は： 第２の記憶手段内に受取られた第１のタイプのパケット
    に肯定応答する第２のタイプのパケットを第２のステー
    ションの第１の記憶手段内に形成すること（たとえば第
    ２１図）、および 第１の記憶手段内におけるパケットの形成に応答して、
    第２のステーションに付属の低位の第１の優先順位およ
    び第２の優先順位のうちの第２の優先順位に従って第２
    のステーションにおいて媒体へのアクセスを探索するこ
    と（たとえば１３０１−１３０５、１３１４）； ステップ（ｅ）は： 媒体へのアクセスが成立した後、形成されたパケットを
    第１の記憶手段から媒体を介して第１のステーションに
    伝送すること（たとえば１３０６−１３０８）を含み、
    および ステップ（ｆ）は： 第１のタイプのパケットを分離して受取るための第２の
    記憶手段と第２のタイプのパケットを受取るための第３
    の記憶手段とを有する第１のステーションにおいて、伝
    送された第２のタイプのパケットを第３の記憶手段（た
    とえば９１８）内に受取ること（たとえば第１７図）、
    および 第２のタイプのパケットの受取りに応答して、第１のタ
    イプの肯定応答パケットを示すエントリを出力キューか
    ら抹消すること（たとえば第１０図ないし第１１図）、
    を含む； ことを特徴とする、複数のステーションが記憶手段（た
    とえば９１８、９２１、９２３）と入出力キュー（たと
    えば１４３、１４４）とを有し、また通信媒体は複数の
    論理通信経路（たとえば２００、２０１）を形成すると
    ころの特許請求の範囲第１１項に記載の方法。