JPS63501755A - パケット交換方式 - Google Patents
パケット交換方式Info
- Publication number
- JPS63501755A JPS63501755A JP61505049A JP50504986A JPS63501755A JP S63501755 A JPS63501755 A JP S63501755A JP 61505049 A JP61505049 A JP 61505049A JP 50504986 A JP50504986 A JP 50504986A JP S63501755 A JPS63501755 A JP S63501755A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- data
- storage means
- signal
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
パケット交換方式
本発明はパケット交換方式、特に国際電信電話諮問委員会(C。
C,1,T、T、)のX、25勧告に準拠する回線を高速にパケット交換を行い
、かつ大容量のパケット交換ヲ行うためのパケット交換方式に関する。
背景技術
パケット交換方式は、データ通信方式の1つとしてその重要性が一般に認識され
でおり、特に短バーストトラヒックに対して有効である。またパケット交羨は論
理多重の概念を持ち、実際にデータが存在する時にのみ回Miを使用するので回
線が有効に利用できる。菫たパケット交換はざらに誤シ訂正ffl能およびフロ
ー制御機能を持っているので信頼性のあるデータの送受および異速度端末間同志
の通信が可能である、
上記の各種の特徴にもかかわらす、現在の商用パケット交換システムはせいぜい
64Kbps程度の回線速度迄しか扱えず、またパケット処理能力はシステム全
体で数千パケット7秒(pps)、回線あたシでは数10 ppsにさどまって
いる々いう欠点がある。このためローカルエリアネットワーク(LAN )で用
いられている1、〜10メガビット/秒(Mbps)の高速の短バーストトラヒ
ックを現在の商用パケット交換機は扱う事ができす、ローカルエリア内のバース
ト性を広域に拡張できないという欠点があった。
この欠点を除くためにはメガビット/秒程度の回線速度を扱う事が可能なパケッ
ト交換システムが必要である。パケット交換の高速化の方法として米国特許第4
,491,945および4,494.230が提案されている、これらの方法は
パケット交換で用いているプロトコルを簡略化し、フロー制御機能とエラーリカ
バリー機能をパケット交換機内から取り除き、こわらの機能を端末間で行わせる
という方法であるが、こわらの方法は次に示T問題を内蔵しておシ商用データ通
信用パケット交換システムとしては採用し四い。
即ちパケット端末間の通信は一般に複数の論理チャネルを用いて複数の端末間と
同時にデータ通信を行っているので端末間のエラーリカバリー機能は即ち複数の
端末間とのエラーリカバリー機能を同時に笑現せねばならす、端末側のエラーリ
カバリー機能。
CRC(サイクリックリダンダンシーチェック)および再送機能、は論理チャネ
ル毎に独立して行わねばならない。その結果。
端末側の複雑化それに伴う高cost化、及び低速化を招来することになる。
しかるにC,C,I 、T、T、勧告X、25に規定されたプロトコルにおいて
はエラーリカバリー機能はX、25レベル2(データ リンクプロシージャ)に
委ねている。こねは端末と交換機間でのリンク−バイ−リンクのデータ転送の正
常性を確保Tるものであシ、端末はCRCチェックや再送機能において論理チャ
ネルを意識する必要がなく、端末側の負荷が端末一端末のプロトコルに比べて軽
くなる。上記考察により、端末のプロトコル負荷を軽くTべきであるという観点
から端末間にエラーリカバリー機能を委ねる方式は問題がある。
さらに、データ通信においては送信側パケット端末は、データフレーム(パケッ
ト)全送信後、パケット交換機又は相手端末から「確認」を受信Tる迄、エラー
があった場合の再送に備えて該送信データフレームを保持しておく必要がある。
−万、受信側のパケットバッファ数の制限によシ「確認」が来ないうちに送出で
きるパケットの数(Kと表記)は制限されでいる。ところでKの値、回縁遅延d
(see)、データフレーム長l (bits)、データ転送K
速lf、V (bps )、回腸使用効率ξとの間には概ねξ=5・■の関係が
ある。回線遅延dは地上回線の場合は10m5程度であるに対して衛星回線の場
合は250m5程度である。さて端末一端末間で70−制御を行う場合、中継回
線として地上回線が用いられるか又は衛星回線が用いられるかは交換機が決定し
、端末が決定できるものではないのでdの値が10m5程度であるか又は250
ms程度であるかは端末にとって呼毎及び論理チャネル毎に不定である。従っ
てdの値が] Omsの時も250m5の時もいすねでもξの値が大缶くなるよ
うにするためには端末のKの値はd=250ms程度を前提として設計しなはわ
はならない。丁なわちパケットバッファ数をξ= 10 ms程度を前提とした
場合に比し25倍程度多く用意しなければならない。こねは端末の高価裕化と複
雑化を招くことになる。Cの観点からも端末間でフロー制御を行う事を前提とし
てパケット交換機全設計する事は好ましくない。
上記で論述した如く、高速パケット交換機としてめられているのはリンク−バイ
−リンクのフロー制御機能とエラーリカバリーa能を待ち、かつ従来よりも格段
の高速回@鷺扱えるパケット交換機である。Tなわちプロトコルとして従来のc
、C,I 、T、T、X。
25プロトコルヲ待ちかつ1.5 Mbps程度の高速回@を扱える高速パケッ
ト交換機がめられている。
発明の開示
本発明は上記で述べたX、25プロトコルを持ったパケット交換書を実現Tるた
め下記の*孕を含んでいる。
@1に本発明はデータパケット転送制御と呼接続制御とを分離Tることを特徴と
する〇
従来のパケット交換機はデータパケット転送処理とパケットのべ一千ヤル コー
ル コントロールを同一の制御装置のソフトウェアにより行っていたたぬ、その
処理能力はソフトウェアの処理能力に依存していた。本発明ではデータパケット
転送制御とバー千ヤル コール コントロール処理を分離し、データパケット転
送処理はI・−ドウエア及びファームウェアによシデータパケット専用通信路を
介し、てパケット転送Tる事により憂速化をはかシ、バーチャル コール コン
トロール処理は呼接続fltlJ御パケットヲ呼接続制御パケット専用通信路を
介して接続制御用プロセッサに送り、該プロセッサのソフトウェアによシ行わし
めるように構成している。
第2に本発明はパケットバッファにファースト・イン・ランダム・アウト型(F
IRO)メモリ制御方式を採用することを特徴とTる。従来のパケット交換機は
パケットバッファメモリの管理をソフトウェアがソフトウェアのメモリ上で行っ
ていたが本発明においては、バケットバッファメモリの管理’t−F I RO
メそりによりハードウェアにより行わしめる。このFIRQメモリはローからの
受信パケットを受信パケットバッファにシーケンシャル(又は連続的)に書き込
みデータパケット専用通信路に送出する時は受信バケットバッファの任意の位置
から送出し、逆にデータパケット専用通信路から受信する時には送信パケットバ
ッファにシーケンシャルに書き込み1回線に送出Tる時には原則としてデータパ
ケット専用通信路から受信した順に送出するが、同順から再送要求があった時は
任意の位置からパケットを回昶に送出し、また相手から受信確認を受けたならば
FIROメそりに格納されているパケットをデキユーする。
第3に1本発明はパケットヘッダー賽き換え手段を備えることを特徴とする。前
記FIROメモリは回線とデータパケット専用通信路からのアクセス以外に第3
のアクセスポートを持っておシここからバケットバッファを読み出し/薔き込み
可能となるように構成している、このホートラ用いてパケットヘッダの内容を薔
き換える事が可能である◎
本発明は、上記特徴を実現するため1本のデータ回線ごとに。
フレームレベル処理回路と;FIROメそりで構成された受信パケット蓄槽手段
と;FIROメモリで構成された送信パケット蓄積手段と;受信パケットのうち
の呼接続制御用のパケットt−11情するFIROメモリでmwされた受信呼接
続制御パケット蓄積手段と;呼接続制御用の送信パケットを蓄積するFIFOメ
モリで構成さ力た送信接続制御パケット蓄積手段と;論理チャネル番号ごとの呼
の状態を保持する記憶手段と;データ転送制御用プロセッサとを含んでデータ回
線装ftiヰをW1成し、この複数のデータ回#a装置のそわぞわに設けられた
前記データ転送制御用プロセッサ間をパケットバッファ状態情報転送バスにより
接続し、前記受信パケット蓄積手段とボ信パケット蓄積手股と全データパケット
専用転送バスによ多接続し、前記受信接続制御パケット蓄積手段と送信接続制御
パケット蓄積手段と別に設けた接続制御用プロセッサとの闇を呼接続制御情報専
用転送用スによ多接続された構成を有する。
図面の簡単な説明
第1図は本発明の一夾施例のブロック図;第2A図8よび第2B図は呼制御パケ
ットの流わを示すフローチャート;
第3図はデータパケットの流11ヲ示すフローチャート;第4図はデータバスの
信号?Rt示すブロック図;第5図は第4図の信号線のタイミング千ヤード;I
E6図はFIROメモリの全体構成を示Tブロック図;第7図はFIROメそり
を構成しているランダムアクセスメモリ(RAM)のメモリマツプ;
第8図はFIROコントローラの内部構造を示すブロック図:および
篇9図はFIROC内の物理ブロック番号と論理ブロック番号との変換機構を示
Tブロック図。
図面中肉−参照符号は各々同一の麿成喪素を表わT0好葦しい実施例の説明
第1図を参照″rt′Iは、本発明の一実施例は複数のデータ回縁装置(DLC
’8) ] 0 、1 ] 、・・・INと、前記複数のDLClo、1]、・
・・INに共通に接続された呼接続制御情報専用転送用バス(CB)2と。
このCB2に接続された呼接続制御用プロセッサ(CP)3と、前記DLCI0
,11.・・・INに共通に設けられたデータパケット専用のデータ転送バス(
DB)4と、このDB4に接続されバス使用を制御するデータ転送バス制#装置
(DMA)5と、前記DCLI0,11. ・・・INに共通に接続され、呼の
状態清報を送受するバケットバッファ状態情報転送バス(SB)6と、このSB
6の使用を制御する呼状態転送バス制御装#(SBA)7を備えている。
前記複数のDLCIo、11.・・INは各々は同一の81成全備えているので
、以下DLCIOを例にとって説明する。DLCIOは回線に接続されたフレー
ムレベル処理回路(L2C)]01と、このL2C】01からの受信パケットヲ
蓄積するFIROメモIJ 1jll成の受信パケット蓄積回路(DTRQ)1
02と、このDTRQ102に蓄積された呼接続制御用のパケットをW槓TるF
IFOメモリを有Tる受信#研制御パケット蓄積回路(CPRQ)103と、前
記CBI介して転送さね、て来る送信用の接続制御パケットt−蚕積するFIF
Oメモリを有する送信接続制御パケット蓄積回路(CPSQ)104と。
前記DB4およびCPSQI04に接続さね、FIROメそりを有Tる送信デー
タパケット蓄積回路(DTSQ)105と、前記SB6 に接続され該DLCI
o内の上記各機能回路を制御し、必要に応じ受信可パケットならびに受信不可パ
ケッt−’1作成して前記DTSQ105に送出するデータ転送制御用プロセッ
サ(DTP)106と、このDTP106に:#続されていて論理チャネル番号
をキー語として呼の状態を記憶保持する呼状態記憶装置(LCM)107とから
撰成されている。
次に與1図、第2A図および第2B図とを併せ参照して本実施例の動作を説明す
る、なおこの露?明では前記複数のDLCI O、] 1゜・・INのうちDL
CIOを発呼側、DLCIIを着呼側と仮定する。
回線からDLCIOのL2C]01へ入力されるパケットは1晒次DTRQ]0
2に蓄積される(ステップ])、各パケットの蓄積と七にDTP106に割込み
が掛られパケットの基本情報部が読取らねて。
パケットタイプ識別子から従続制御パケットか否かが判断される(ステップ2)
。襟続制御パケットであわはLCM]07の該当論理チャネルエリアに基本情報
の必要部(例えはパケットヘッダ)が書込まわる(スナップ3)。CPRQI0
3は送出先CP3のみの待ち行列回路で、該CPRQ103へ前記Wニー制御パ
ケットが積み込まれる(スナップ4)。前記CP3が空き次側接続制御パケット
は前記CBZを介し前記CP3に転送される(ステップ5)6該CP3は入力さ
れた倫吠制御パケットについて1通常のパケットw続制御処理を行なう(ステッ
プ6)。このとき+Ij絖制御パケットが着呼パケットであわは、該CP3にお
いて管理している論理千ヤ不ル番号ナープルから、N信側のDLC】1の論理チ
ャネル番号の一つが選ばれこの番号が与えられる。前記CP3から前記CB2を
介して込まわる(ステップ7.8)。この着呼側DLCIIのCPSQI ]
4に蓄積された該パケットは、DTSQ]]5に転送される(ステップ9)。D
TP116は前記DTSQ115に積込まれたパケットの基本情@邪をモニタし
、このときの論理チャネル番号を読取シLCM]]7に必要情報(例えは相手論
理チャネル番号)を書込む(スナップ10)と共に、L2C]]lを経由して回
線にパケットを送出する(ステップ11)。前記着呼DLC11は相手回置から
のコールアクセット パケット(PKT)t−待ち、相手面−からコール アク
セプト PKTを受信したならば (スナップ12)、それ’i7 CPRQI
] 3に檀込む。そして前記CP3にコール アクセプト PKTt”受信し
た旨を知らせる(ステップ13)。該CP3はコール アクセプト PKT”i
?前記DLCIIから受信したら(ステップJ4)、前記発呼DLCIOに相手
論理チャネル番号を報告Tるためのメツセージを場集し、前記発呼11111
DLC] OのCPSQ、]04へ積込む(スナップ15)。このDLCIOは
CPSQI04を読取り(ステップ16χ相手論理チャネル香号を前記LCM]
07に書込み(ステップ17)、このLCM107に論理チャネルの対応が作ら
れる。以上の動作によシ呼が確立する(スナップ]8)。
次に第1図および第3図を併せ参照して前記DTRQ]02あるい下の駅間では
DLCIOを受信側、DLCIIを送信側として貯量する。受信QDLC10が
データパケット全回−から受信し、DTRQ12に蓄NTると(スナップ30)
、前記DTP106は接続制御パケット同様に基本情報部からデータ長と論理チ
ャネル番号を読取シ(ステップ31)、前記LCM]07を参照して(スナップ
32)送信データio1Mと変換丁べ★論理チャネル番号を知る(ステップ33
)、そこで前記DTP106は前記SB6’を介してパケット転送要求が存在す
るという事象のみt−DTRQI O2内の物理ブロック番号(祥細は後述する
)及び転送ワード数とともに送信先DLCIIのDTP]16へ報告する(ステ
ップ24.35)。このDTPI]6はDTSQI]5が一杯であるか否かを調
べ、もし一杯ならば空きになる迄待つことによりパケットが転送で去るかどうか
を千ニックする(スナップ36)。もし一杯でなげねは直ちにDBA5に対して
DB4の使用確獲侍全要求する(スナップ37)。該DBA5がバス使用4!ヲ
該送信先L)TPI l 6に与えたならば、該DTP116は前記DTRQ、
]02に転送丁べきブロックの物理ブロック番号を与え、その物理ブロック帯芳
からあら力Sじめ報告されたワード数だけDTRQ102からDTSQ115に
データを転送させる(ステップ38)。
ここで注意丁べきは前記DB4を介した転送の直接の起動は転送元ではなく転送
先のDTPである墨である。前記DTP116は前記DTSQI]5に格納され
たデータパケットのへツタ゛部分にパケットシーケンス番号を書込む(スナップ
39)。該DTSQI]5に賽き込まわ格納されたパケットは格納された順序で
L2C1]1に読みとらtl(シーケンシャル読み出しモードという)回線に送
出される(ステップ40)。パケットカイ正常に相手端末又は相手交換機に転送
さねた旨の「確認」を該相手端末又は相手交換機から受信するとL2C111は
DTSQ115にデキユー信号さ、確認されたパケットの数を送出する。これを
うけてDTSQ115先頭から指定された数のパケットをバッファから消去して
デキユーする。もしもし2C1]1がリジェクトフレームを前記相手端末又は相
手交換機から受信しパケットの再送が必要になった時には、該L2CI]]は前
記DTSQ115の先頭から第n番目の番号を指定し、該当するパケットデータ
の再読み出し処理を行なう(ランダム読み出しモードという)。
次にデータバスDB4の転送メカニズム、およびFIROメそりの構成とメカニ
ズムについてDLCIOを例に詳述する。
第4図に第1図ニオけるbTRQ]o2とDTsQ]o5の間のDB4上の信号
?Rを、また第5図に第4図で示した信号線のタイミングチャート%−それぞわ
示す。第4図に、示すようにDTSQ]02とDTSQ]05は以下に述べる信
号線によシバス状に接続されている。
参照数字201及び301 はDTRQ]02及びDTSQ105に対するクロ
ック信号(CLK)である。IJTSQ105がバスの1更用権を獲得すると該
DTS9.105はデータ有効受信信号(DVL )303’tアク子イブにす
る。この信号はDBJ上につながるすべてのDTRQに伝達される。第4図では
データ有効受信信号(T)VL)202がアクティブになる事によりDTRQ]
02はDB4上のいすわか1つのDTSQがバス使用権を獲得しデータ転送を起
動しようとしている事を知る。DTSQ]05は7)’Lzス信号N(ADO−
7)303にDTRQ、]02のアドレスをのせると同時にアドレス有効信号(
ADV)304をアクティブにする。DTRQ102はアドレス有効受信信号(
ADV)204を監視しておシ、該ADV204がアクティブの時にアドレス受
信信号(ADO−7)203が自らのアドレスと一致するか否かをセンスし、も
し一致する時にはデータバス、応答信号(DBR)211をアクティブにする。
DTSQ105はデータバス応答受信信号(DBR)311をセンスしこの信号
がアクティブになわば、DTRQ102が動作可能であると認識する。もしもD
TRQI02がビジーの時はデータバス応答信号の代りにデータ受信31!備未
完了信号(DNR)210をアクティブにする。DTSQ105はデータ受信準
備未完了受信信号(DNR)3]0がアクティブである事を検出した時はDTR
Q、10.2が動作不可能である墨を認識し、バスの使用を放棄する。さてDT
SQ]05がDTRQ]02の動作可能を認識した時にはDTSQ105はデー
1偏号輸(DToo−31)305にDTRQ]027’+f転送すべきバッフ
ァブロックの物理番号をのせ、書を込み信号(DWR) 306をアクティブに
する。こわはDTRQ102にバッファブロック番号を教えるためである。その
後一定時間後にDTSQ 105は読み出し信号(DRD)307をアクティブ
にする。DTSQ105は読み出し受信信号(DRD)307がアクティブであ
るlIを確認するとクロック信号201の立ち上がりに同期してDTRQ]02
内の指定された物理ブロックの先頭から11次データをDBJ上に送出する。D
TRQ102はクロック信号301の立ち下がりに同動してこのデータを予め決
められたワード数だけ戚シ込む。もしもDTRQ102が一時的にデータをDB
d上に送出で舟ない事態が発生した時にはDTRQ]02は応答者待機信号(D
RPW)208をアクティブにする。、DTSQ]05は応答者待機受信信号(
DRPW)308がアクティブであるならばデータの取り込みを中断する。逆に
DTSQ】05が一時的にデータtDBJ上から取シ込む事ができない事態が発
生した時にはDTSQ105は要求者待機信号(DRQW)309をアクティブ
にする。DTRQ105は璧求者待機受信信号(DROW)209がアクティブ
であるならは送出データの更新Th DROW209がインアクティブになる迄
中断する。尚アドレス信号線203i6よぴ303とデータ信号@205sよび
305にはパリナイビットPが付加ざカており、パリティ−エラーを検出したD
TRQ]02又はDTSQ105はデータバスエラー検出信号(DBER8)2
12又は312をバスに送出する。この信号はデータバスエラー受信信号(DB
ERR)213又は313によりDTRQ]02又はDTSQ、]05によって
認識ぎわ、こわが認識されるとDVL302t−インアクティブにするか又はD
BR2]1をインアクティブにする事によりデータ転送を中断する。
次にDTRQ102又はDTSQ]05を構成しているFIROメモリについて
第6図を参照して説明する。同図ではFIROコントローラー(FIROC)6
1とRAM62を有するFIROメモリ60と、 L2C111、DB4および
マイクロプロセッサで構成されるDTP106との詳細なインターフェースを示
す。DB4とのインターフェース6漠4図で説明した通りである。RAM62は
パケット送受信バッファとして用いており、FIROC61とはRAM62に対
するアドレス信号(ADO−19)621.データ信号(DO−31)622.
書き込み指示信号(WR) 623、書き込み出し指示信号(RD)624の信
号線でインターフェースする。L2C111とFIROC61#は、L2C11
1ニ対してFIROC61からデータを読取ることを要求する信号(CRQ)6
41、L2C111が該CRQ641を受取ったことを示す信号(CAK)64
2、L2C111からFIROC61ヘアクセスしていることを示すチップセレ
クト信号(LC8)643、FIROC61に対する工沖アドレス信号(LAD
Y−12)644.データ信号(LDO−15)645.書き込み指示信号(L
WR) 646、読み出し指示信号(LRD)647.待機信号jlJl(LW
T)648工ンキユー指示信号(ENQ)、入力データキャン°セル信号(CA
N)650およびデキエー指示信号(DEQ)でインターフェースする。DTP
106とFIROC61はデータ信号@(PDO−15)63]、アドレス信号
−(PAO−19)632.書き込み指示信号(PwR) 633、読み出シ指
示信号(PRD)634.待機信号(ff’)635割シ込み信号(INT)6
36および千ツブセレクト信号線(PC8)637によジインターフエースする
。
前記RAIV162のアドレス空間は第7図を参照すわはそわぞわ4096バイ
トごとのブロックに区切られてお#)256個のブロックからなる。こわらのブ
ロックはOから255迄番号付けられている。このブロック番号f:物理ブロッ
ク番号と言う。
次に机6図に示したFIROC6]の内部構成を示す第8図を参照して説明する
。FIROC61はLeve12インターフェース(L2INF)6101.マ
イクロプロセッサインターフェース(μPINF)6102、バスインターフェ
ース(BINF)6103RAMに対するデータセレクタ(DSEL)6104
、RAMに対するアドレスセレクタ(ASEL ) 6 ] 05. RAMに
対する前記L2 INF610 ]、μPINF6102およびBINF610
3からの読み出しVき込み信号の競合調停回路(ARB)6]06、使用してい
ない空き物理ブロック番号をファースト・イン・ファースト・アウト方式で格納
しておくプロ、り番号ファースト・イン・ファースト・アウトメモリ(BNF
I FO’)6]07.このB’NFIFO6]07から卒去物理ブロック番号
ヲ読みとり一時的に記憶しL2INF6101からの書き込み上位アドレスに使
用するLREGW6108、読み出しアドレスに使用するLREGR6109、
L2INF6101からの書き込み下位アドレスを発生するカウンタLCNT6
]10前記LREGW6]08とLREGR6] 09の出力を選択するLSE
L6111、このLSEL6111の出力とLCNT6110との出力からL2
INF6]01からの萼き込み要求に従ってRAM62に対するアドレスをつく
るアダー(LADD)6112、前記BNFIFO6]07から空き物理ブロッ
ク番号を読みとり一時的に記憶しDB4からの書き込み上位アドレスに使用する
BREGW6]13./<スインターフエースから蔓き込まわバスへの読みとり
上位アドレスに使用するBREGR6114、前記BREGW6 ] 13とB
REGR6] 14の出力を選択するBSEL61]5.バスに対する書き込み
、読み出しのRAMに対する下位アドレスを発生するカウンタBCNT6 ]
] 6゜このBCNT6]16の値とBSEL61]5との出力からDB4から
のアクセスに従ってR1vi62に対するアドレスをつくるアダー(BADD)
6]17.全備えている。
初期設定後、BNFIFO6]07にはRAIV162のすべての物理番号が重
複する事なく格納さnている。またBCNT6116とLCNT61】0は0に
セットされる。 LREGW6]08とBREGW6 ] 13には直ちに、B
NFIFO6]07から物理ブロック番号が読み出さねセットされる。回線から
データを受信すると、L2C]11からL2INF6101へFIROメモリに
対する賽き込み信号(LWR) 646が発生される。L2 INF6101は
り、WR646が入力されるたびにLCNff=進信号LCPを出力しLCNT
6]]0を更新する。L)(EGW6]08゜LCNT61]0.LADD6]
12によシRAMに対するアドレスセレクタぎわ、回線からの入力データがRA
M62に格納される。格納後。
L2 INF6 ] 01へENQ信号649が入力されるとLCNT61]0
は0にクリヤされ、BNFIFO6]07から次の窒きブロック番号が読み出さ
tl、LREGW6108にセットされ、次のデータ受信に備えられる。そして
L2INT6]01は受信完了をREP655によシμPINF6102に報告
する。μPINF6102はこわに対してDTP]06に割り込み信号(INT
)636を出してデータ受信を報告する。もしもCAN信号650が入力された
ならばIJCEGW6 ] 08 は更新されすLCNT6110のみがクリヤ
される。こわによシ今膏き込まわた物理ブロックは無効になる。
次にDB4側からデータ転送要求がある時は転送拗作がはじまる前にBREGR
6]14に転送すべき物理ブロック番号がBINT6]03によシ賽き込まわる
。BINF6]03からRAM62に対する読み出し信号が発生する&BINF
6]03から読み出し信号が出力されるたびにBCNT6]16が更新さt’l
、 BREGR6] ] 4. BCNT6 ] ] 6BSEL6 ] ]
5.およびBADD6117によりRAM62に対する膀み取りアドレスが生
52され、RAM62内のデータがBINF6103を経由してDB4に読み取
らねる。転送が正常に終了するとBINF6103はBCNT6 ] 16 ′
5r:クリャし、I15送完了したブロック番号を報告m(RFP)661を介
してμPINF6]02に報告する。μPINF6102はこの信号を受けてD
TP]06に割り込み信号(INT )636を出して報告する。BINF61
03は転送完了したブロック番号を再び窒きブロック番号としてBNFIFO6
107に登録する。もしも正常に終了しない時はBINF6]03はBCNT6
116をクリヤーしエラーがあった旨を信号線(RFP)661を介してμPI
NF6102を介してDTP]06に報告する。
次にDB41i111からデータ脣き込み号求があった時にはBINF6103
から誉き込み信号が出力されるたびにBCNT6]]6が更新ぎわ、 BCNT
6]16、BREGW6113. BSEL6 ] ] 5およびBADD 6
117によりRAM62に対する書き込みアドレスが生成ぎわ、DB4からのデ
ータがBINF6]03を経由してRAM62に書き込′Etする。
転送が正常に終了するとBINF6]03はBCNT6]]6’iCN中すると
ともにBNFIFO6]07から次の空きブロック番号が読みとらt1BREG
W6]]3にセットさね次のDB4からのデータ受信に備えらねる。そしてBI
NF6103はDB4からのデータ受信完了街REP661を介してμPINF
6]02に報告する。μPINF6]02はこねに対してDTP106に割り込
み信号INT636t−出してDB4からのデータ受信を報告する。もしも異常
終了の鯖はBREGW6]13は更新ざわずBCNT6]16のみがクリヤされ
る。こカにより今v永込まわた物理ブロックは無効となる。
次に回線にデータを送出する時には転送動作がはじまる前にLREGR6]09
に転送すべき物理ブロック番号がL2INF6101によシ書赤込まわる。L2
INF6101からRAM62に対する読み出し信号が発生するとL2INF
6]01から読み出し信号が出力されるたびにLCNT6 ] 10が更新され
LCNT6 ] 10、LREGR6] 09、LSEL6111、LADD6
112によシRAM62に対する貌み取りアドレスが生成さね、RAM62内の
データがL2 INF610 ]を経由してL2C11】に出力ざわ1回線に出
力される。
L2INF6]01の論理ブロック奎号と物理ブロック番号の変換機構は第9図
に示す構成を備えており、物理ブロック番号と論理ブロック番号との変換デキュ
ー信号の実現をしている。
以下@9図を基に第6図および第8図を併せ参照して欽明する。
′M9図を参照すわは、L2INF6]01の物理ブロック番号と論理ブロック
番号の変換機構は、n+、1個の物理ブロック番号保持レジスタ(PBNRGO
〜PBNRGn)910〜9]n、その入力にあるn個のセレクタ(5ELO〜
5ELn ) 920〜92 n、 PBNRG iの出力にあるn+1個のト
リスチー、トゲート(Go−Gn ) 93 p〜93 n、論理プロyり番号
保持レジスタ(LBNRG)9401.その出力にあるゲートデコーダ(GDE
C) 950.デキュー信号を行うデキューコントローラ(DEQC) 960
.7 ップダ’7 ンカ’7 ンタ(U/D CNT)970.U/DCNT
f7) lfi力にあルレジスII テ:l−ダ(RDEC)980.及びRD
ECの出力にあるn+1個の2人力AND素子990から構成される。
初期設定後U/D CNT970の値は0にクリヤされている。FIROC6]
がDB4側からパケットヲ受信り、、FIRO60(7)RAM62に格納され
、それがμPINF6101経由してFIRO60に接続されたDTP106に
報告される。DTP]06は自らのデータバス上に回媚に送出すべきパケットの
格納さねているブロックの物理ブロック番号を出力してIO書き込み信号(IO
W)652を出力する。データバス信号(PDATA)653はμPINF61
02f:経由して舅9図のすべての5EL920〜92n−1の一方の入力及び
PBNRGnの入力に印加ざわる。この時U/D CNT 970の出力がRD
EC980でデコードされその時のU/DCNTの値に従ってANDゲート99
0のいずわか1つが活性化され、IOW信号652がPBNRGiのクロック入
力のいずわか1つに印加される。ざらに5EL920〜92n−1はすべてデー
タバスからの入力が出力されるようになって物理ブロック番号がpBNRGiに
格納される。そして遅延器(DLY)971を経由して一定時間後にU/D C
NT 970が歩進ざわる。即ち、物理ブロック番号が論理ブロック番号iと対
応づけらねた事になる。
この時iはL2C1]1を経由して回線に送出すべきパケットの先頭から1番目
(0番目から数えて)である事街示す数である。
PBNRGiに物理ブロック番号が書き込まねたと同時にその工OW信号652
はL2C]11に命令要求(CRQ)信号641として送出される。L2C11
]はCRQ信号641が入力された回数を計数することによりFIROメモリ6
0の先頭から何番目のブロック迄パケット送出が要求されているかを矧る事がで
きる。L2CI目は通常FIROメモリ60の先頭のパケットヲ送出するのでL
2C11]はFIROメモリ60の先頭からj査目のパケットヲ送出する時はL
D645に番号jをのせ、 LWR646とLC8643を印加しaBNRG9
40に番号jを書き込む。こうするとGDEC950によ#)GO930〜Gn
93nのうちの1つGjのみがゲートが開き、こねに何名するPBNRGjに書
かねている物理ブロック番号がPBLK出力信号崎(PBLKN)654に出力
される。この値を第8図のLREGR6109にラッチさせることによjDFI
RQメモリ60の先頭からj番目のパケッl”eL2c111へ読み出す事がで
きる。
L2C1]1が回示にパケットを送出し、受信確認を得たならはFIROメモリ
60からそのパケットを消却する事が必要であシ。
こt1ヲデキエーと言う。一般に「確認−1′5r:うけるとL2C1]] は
FIROメモル60の先頭からに個のパケットヲ一度にデキユーする必要が生じ
る。デキューの時はL2C]11はLD645にkの値をのせデキュー信号(D
EQ)651t−印加する。そうするとDEQC960の出力961は5EL9
20〜92n−xのすべてに入力され、5ELiのPBNRGiからの入力が出
力されるように制御する。そしてDEQC960の出力クロック(DQCK )
962にに個のパルスを出力する。
こうするとU/D CNT 970はに個減算しかつDQCK962がORプー
ト991t″経由してPBNRG910〜91nのすべてにに回印加されるので
に個のDQCK962が印加されたあかつき番、こはPBNRGO910には今
までのPBNRGkの値が入シ、以下同様にPBNRGiには奇才でのPBNR
Gk−)−iの値が入る。すなわち先頭からに個のパケットがデキューさねた事
になる。k個のパケットがデキユーされた事はμPINF6102を経由してD
TP]06に報告される。こわによりDTP106はに個の物理ブロックが空き
ブロックになった事が認識されるのでμPINF6]02を経由してBNFIF
O6107にに個の空をブロック番号を書き込む。
DlC/θ CPJ DIC/1
DlC/θ CPJ DICII
第2B図
第3 目
第4目
鱈 \)
第7日
寥6図
1−m−IAem”−、PC”l’/JP 8610049g −2−ANNE
X To 75 INτERNAτl0NAL 5fflCHREPORT 0
NINTERNATIONAL APPrl、ICATZON NO,POT/
JP 51610049B (SA !4659)r*port
Claims (2)
- 1.先入れ任意読出し(FIRO)メモリを備え、1本のデータ回線からの受信 パケットを蓄積する受信パケット蓄積手段、該受信パケットのうちの呼接続制御 用パケットを蓄積する受信呼接続制御パケット蓄積手段、 FIROメモリを備え、該データ回線に送出するパケットを蓄積する送信パケッ ト蓄積手段、 各論理チャネル番号の呼状態を保持する記憶手段、および前記各手段を制御する データ転送制御用プロセッサを各々が有する複数のデータ回線装置; 該複数のデータ回線装置に共通使用できるように設けられた呼接続処理装置; 該複数のデータ回線装置の各データ転送制御用プロセッサ間を接続するパケット バッファ状態情報転送バス手段;前記複数のデータ回線装置の各受信パケット蓄 積手段と送信パケット蓄積手段とを接続するデータパケット転送バス手段;およ び 前記複数のデータ回線装置の各受信接続制御パケット蓄積手段と送信接続制御パ ケット蓄積手段と別に設けた呼接続制御用プロセッサとの間を接続する呼接続制 御情報転送バス手段;を有することを特徴とするパケット交換方式。
- 2.前記特許請求の範囲第1項記載のパケット交換方式においてあるデータ回線 装置の受信パケット蓄積手段から別のデータ回線装置の送信パケット蓄積手段へ データパケット転送バス手段によりデータ転送するに際し、前記パケットバッフ ァ状態情報転送バス手段を介して前記受信パケット蓄積手段から前記送信パケッ ト蓄積手段へデータバイト数と物理ブロック番号を含んだデータ転送要求制御情 報を送出し、該送信パケット蓄積手段は該データ転送要求制御情報を受信したら 、自らのバッファが空き状態であるときは前記データ転送バス手段の使用権を獲 得し、前記受信パケット蓄積手段から前記データ転送要求制御情報で報告された 物理ブロックアドレスから、報告されたデータバイト数分のデータを前記受信パ ケット蓄積手段から自送信パケット蓄積手段へ転送させることを特徴とするパケ ット交換方式。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21837285 | 1985-09-30 | ||
JP23268485 | 1985-10-17 | ||
JP60-218372 | 1985-10-17 | ||
JP60-232684 | 1985-10-17 | ||
PCT/JP1986/000498 WO1987002207A1 (en) | 1985-09-30 | 1986-09-29 | Packet switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63501755A true JPS63501755A (ja) | 1988-07-14 |
JPH0716204B2 JPH0716204B2 (ja) | 1995-02-22 |
Family
ID=26522529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61505049A Expired - Lifetime JPH0716204B2 (ja) | 1985-09-30 | 1986-09-29 | パケット交換方式 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4827473A (ja) |
EP (1) | EP0237580B1 (ja) |
JP (1) | JPH0716204B2 (ja) |
DE (1) | DE3672346D1 (ja) |
WO (1) | WO1987002207A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001705A (en) * | 1987-11-06 | 1991-03-19 | Fujitsu Limited | Protocol control circuit for data bus system |
FR2623953B1 (fr) * | 1987-11-27 | 1992-11-20 | Cit Alcatel | Unite de gestion pour element de commutation de donnees transmises par multiplexage temporel asynchrone |
US4977556A (en) * | 1988-07-11 | 1990-12-11 | Nec Corporation | Packet switching system for a distributed processing ISDN switch |
JP2785336B2 (ja) * | 1989-06-13 | 1998-08-13 | 日本電気株式会社 | 音響エコーキャンセラのトレーニング方式 |
US4975910A (en) * | 1989-12-21 | 1990-12-04 | Northern Telecom Limited | Method of operating a packet switching network |
US5091940A (en) * | 1990-01-16 | 1992-02-25 | Hughes Aircraft Company | Data router with burst shuffling and deshuffling output buffers |
DE4106306A1 (de) * | 1991-02-28 | 1992-09-03 | Broadcast Television Syst | Verfahren zur farbkorrektur eines videosignals |
EP0600683B1 (en) * | 1992-12-04 | 2001-10-10 | AT&T Corp. | Packet network interface |
US5422880A (en) * | 1993-04-05 | 1995-06-06 | Stratacom, Inc. | Broadband switching fabric in a communication controller |
US6334219B1 (en) | 1994-09-26 | 2001-12-25 | Adc Telecommunications Inc. | Channel selection for a hybrid fiber coax network |
USRE42236E1 (en) | 1995-02-06 | 2011-03-22 | Adc Telecommunications, Inc. | Multiuse subcarriers in multipoint-to-point communication using orthogonal frequency division multiplexing |
US7280564B1 (en) | 1995-02-06 | 2007-10-09 | Adc Telecommunications, Inc. | Synchronization techniques in multipoint-to-point communication using orthgonal frequency division multiplexing |
US5878039A (en) * | 1996-04-24 | 1999-03-02 | Nec America, Inc. | Bus rate adaptation and time slot assignment circuit for a sonet multiplex system |
US6067590A (en) * | 1997-06-12 | 2000-05-23 | Compaq Computer Corporation | Data bus agent including a storage medium between a data bus and the bus agent device |
DE602005018245D1 (de) * | 2005-12-30 | 2010-01-21 | St Microelectronics Belgium Nv | Speicher mit seriellem Eingang und direktem Zugriff |
US10983725B2 (en) | 2018-03-01 | 2021-04-20 | Synopsys, Inc. | Memory array architectures for memory queues |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3105878A (en) * | 1960-05-13 | 1963-10-01 | Gen Dynamics Corp | Time division multiplex telephone switching system having single and multiple party pre-address and priority check circuitry |
FR2458957B1 (fr) * | 1979-06-13 | 1986-02-07 | Telediffusion Fse | Concentrateur teleinformatique pour reseau de transmission et de commutation de donnees par paquets |
DE3109802C2 (de) * | 1981-03-13 | 1983-09-29 | Siemens AG, 1000 Berlin und 8000 München | Zeitmultiplexkoppelfeld |
US4488288A (en) * | 1982-06-25 | 1984-12-11 | At&T Bell Laboratories | End-to-end information memory arrangement in a line controller |
US4499576A (en) * | 1982-08-13 | 1985-02-12 | At&T Bell Laboratories | Multiplexed first-in, first-out queues |
US4535448A (en) * | 1982-12-10 | 1985-08-13 | At&T Bell Laboratories | Dual bus communication system |
FR2543767B1 (fr) * | 1983-03-29 | 1985-06-14 | Cit Alcatel | Dispositif d'echange de messages codes entre stations |
US4707828A (en) * | 1984-09-11 | 1987-11-17 | Ricoh Company, Ltd. | Multiaccess communication system |
-
1986
- 1986-09-29 WO PCT/JP1986/000498 patent/WO1987002207A1/en active IP Right Grant
- 1986-09-29 EP EP86905923A patent/EP0237580B1/en not_active Expired - Lifetime
- 1986-09-29 JP JP61505049A patent/JPH0716204B2/ja not_active Expired - Lifetime
- 1986-09-29 DE DE8686905923T patent/DE3672346D1/de not_active Expired - Fee Related
- 1986-09-29 US US07/066,766 patent/US4827473A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4827473A (en) | 1989-05-02 |
DE3672346D1 (de) | 1990-08-02 |
EP0237580B1 (en) | 1990-06-27 |
EP0237580A1 (en) | 1987-09-23 |
JPH0716204B2 (ja) | 1995-02-22 |
WO1987002207A1 (en) | 1987-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63501755A (ja) | パケット交換方式 | |
Boden et al. | Myrinet: A gigabit-per-second local area network | |
US4494230A (en) | Fast packet switching system | |
US6038234A (en) | Early arbitration on a full duplex bus | |
EP0124590B1 (en) | Duplicated network arrays and control facilities for packet switching | |
US6493343B1 (en) | System and method for implementing multi-pathing data transfers in a system area network | |
US4488289A (en) | Interface facility for a packet switching system | |
CN113711551A (zh) | 促进网络接口控制器(nic)中的动态命令管理的系统和方法 | |
JPH0331027B2 (ja) | ||
GB2409073A (en) | Dedicated connection between CPU and network interface in multi-processor systems | |
EP0879518A1 (en) | Automatic speed switching repeater | |
WO2010069194A1 (zh) | 一种数据通信方法和一种以太网设备 | |
AU2005202915A1 (en) | Multi-node system, internodal crossbar switch, node and medium embodying program | |
JPH0846644A (ja) | パケット交換方式 | |
US5347514A (en) | Processor-based smart packet memory interface | |
JPH09130408A (ja) | ネットワークインタフェース装置 | |
JP3495042B2 (ja) | 非同期転送モード(atm)ネットワークのための方法及び装置 | |
JP2010510734A (ja) | 時分割多重化モードにおけるデータ伝送方法及びシステム | |
JP3436100B2 (ja) | 通信方法 | |
Hertweck et al. | X25 based process—process communication | |
JP3044653B2 (ja) | ゲートウェイ装置 | |
CA1261950A (en) | Packet switching system | |
JPH0145261B2 (ja) | ||
JPS6261497A (ja) | デ−タ伝送回路装置 | |
AU703403B2 (en) | Method and apparatus for asynchronous transfer mode (ATM) network |