JPS60168205A - 数値制御装置のシステム - Google Patents
数値制御装置のシステムInfo
- Publication number
- JPS60168205A JPS60168205A JP59023387A JP2338784A JPS60168205A JP S60168205 A JPS60168205 A JP S60168205A JP 59023387 A JP59023387 A JP 59023387A JP 2338784 A JP2338784 A JP 2338784A JP S60168205 A JPS60168205 A JP S60168205A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- external storage
- devices
- data
- communication line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/4181—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by direct numerical control [DNC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、複数の数値制御装置（以下ＮＣ装置という
）が、１つの外部記憶装置を共有し利用することができ
るようＫした数値制御装置のシステム忙関するものであ
る・ 〔従来技術〕 従来のＮＣ装置の構成例を第１図に示す。この図におい
て、１１は中央処理装置（ＣＰＵ）、１２ｋＬＶＬｍメ
モリアクセス（ＤＭＡ）フン）ａ−５，１３は機械制御
ユニット、１４は入出力制御二ニット、１５は主記憶装
置、１６．１７は、例えばバルブメモリ、フロッピディ
スク（ＦＬＤ）等の外部記憶装置であり、１０はＮＣ装
置を示す。
）が、１つの外部記憶装置を共有し利用することができ
るようＫした数値制御装置のシステム忙関するものであ
る・ 〔従来技術〕 従来のＮＣ装置の構成例を第１図に示す。この図におい
て、１１は中央処理装置（ＣＰＵ）、１２ｋＬＶＬｍメ
モリアクセス（ＤＭＡ）フン）ａ−５，１３は機械制御
ユニット、１４は入出力制御二ニット、１５は主記憶装
置、１６．１７は、例えばバルブメモリ、フロッピディ
スク（ＦＬＤ）等の外部記憶装置であり、１０はＮＣ装
置を示す。
ＮＣ装置１０本来の機能は、第１図中のＣＰＵ１１、機
械制御ユニット１３．および主記憶装置ＩＳＫよって行
われるが、データを蓄えるための外部記憶装置１６．１
７Ｌａ：持ったＮＣ装置１０が一般的である。
械制御ユニット１３．および主記憶装置ＩＳＫよって行
われるが、データを蓄えるための外部記憶装置１６．１
７Ｌａ：持ったＮＣ装置１０が一般的である。
従来のＮＣ装置１０は、ＣＰＵ１１により外部記憶装置
１６．ＩＴに登録されているデータを主記憶装置１５に
読み出し、運転する構造となっている。
１６．ＩＴに登録されているデータを主記憶装置１５に
読み出し、運転する構造となっている。
このように、従来のＮＣ装置１０は、外部記憶装置１６
．１７をＮＣ装置１０内に持つため、他のＮＣ装置とデ
ータを共有できなかった。また、外部記憶装置１７のよ
うなバブルメモリは１価格的および実装上の問題により
多量のデータケ安価に蓄えることができなかった。また
、外部記憶装置１６のようなフロッピディスクは、振動
、温度などのＮＣ装置１０の置かれる環境上の問題で、
実装には多くの問題があった。
．１７をＮＣ装置１０内に持つため、他のＮＣ装置とデ
ータを共有できなかった。また、外部記憶装置１７のよ
うなバブルメモリは１価格的および実装上の問題により
多量のデータケ安価に蓄えることができなかった。また
、外部記憶装置１６のようなフロッピディスクは、振動
、温度などのＮＣ装置１０の置かれる環境上の問題で、
実装には多くの問題があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、大容量外部記憶装置ケ環境条件
の良い場所に設貴し、複数のＮＣ装置が通信回線を利用
し、そのデータを共有することができるようＫしたもの
である。以下、この発明の一実施例を図面について説明
する。
ためになされたもので、大容量外部記憶装置ケ環境条件
の良い場所に設貴し、複数のＮＣ装置が通信回線を利用
し、そのデータを共有することができるようＫしたもの
である。以下、この発明の一実施例を図面について説明
する。
第２図は、この発明の一実施例の全体構成を示すブロッ
ク図、第３図は１個のＮＣ装置と外部記憶装置の構成な
らびに関係を示すブロック図である。
ク図、第３図は１個のＮＣ装置と外部記憶装置の構成な
らびに関係を示すブロック図である。
これらの図で、１０．〜１０１１はＮＣ装置（以下総称
するときは単に１ｏという）ン、２０は外部記憶装置を
示す。
するときは単に１ｏという）ン、２０は外部記憶装置を
示す。
ＮＣ装置１０は、第３図に示すように、第】図と同様の
ＣＰＵＩ １ 、ＤＭＡコントｐ−ラ１２゜機械制御ユ
ニット１３．主記憶装置１５のはか、通信回線制御ユニ
ット（例えばハイジベル伝送制御手順：ＨＤＬＣ）１８
を備えている。
ＣＰＵＩ １ 、ＤＭＡコントｐ−ラ１２゜機械制御ユ
ニット１３．主記憶装置１５のはか、通信回線制御ユニ
ット（例えばハイジベル伝送制御手順：ＨＤＬＣ）１８
を備えている。
外部記憶装置２０は、ＣＰＵ２１．ＤＭＡコントｐ−ラ
フ２．主記憶装置２３．記憶ディスク２４゜および通信
回線制御ユニット２５で構成されている。
フ２．主記憶装置２３．記憶ディスク２４゜および通信
回線制御ユニット２５で構成されている。
次に、動作について説明する。
データが外部記憶装置２０よりＮＣ装置１０へ達する経
路は、まず、第３図中の記憶ディスク２４ヘデータが読
み出され、通信回線制御ユニット２５よりＮＣ装置１０
の通信回線制御ユニット１８欠経由し、主記憶装置１５
へと転送される。ＮＣ装置１０内のデータを外部記憶装
［２０へ転送する場合は、上記と逆の手順となる。
路は、まず、第３図中の記憶ディスク２４ヘデータが読
み出され、通信回線制御ユニット２５よりＮＣ装置１０
の通信回線制御ユニット１８欠経由し、主記憶装置１５
へと転送される。ＮＣ装置１０内のデータを外部記憶装
［２０へ転送する場合は、上記と逆の手順となる。
このように通信回線制御ユニツ）１Ｂ’ｅ備えた複数の
ＮＣ装置１０と外部記憶装置２０とｔ接続することによ
り、第２図のようなシステムを構成することができる。
ＮＣ装置１０と外部記憶装置２０とｔ接続することによ
り、第２図のようなシステムを構成することができる。
このシステムでは、複数のＮＣ装置１０がデータを共有
して持つことができ、また、大容量外部記憶装置を環境
条件の良い場所へ自由に配置できる。
して持つことができ、また、大容量外部記憶装置を環境
条件の良い場所へ自由に配置できる。
なお、上記実施例では、外部記憶装［２０内に設ける大
容量外部記憶装置として記憶ディスク２４を用いたが、
大量にデータを蓄えられる装置であれは７ｐツピディス
ク、バブルメモリ等で置き換えることも可能である。
容量外部記憶装置として記憶ディスク２４を用いたが、
大量にデータを蓄えられる装置であれは７ｐツピディス
ク、バブルメモリ等で置き換えることも可能である。
以上詳細に説明したように、この発明は、複数のＮＣ装
置を、これらのＮＣ装置が共通に使用できる外部記憶装
置に、それぞれに具備せしめた通信回線制御ユニット〃
介して接続したので、高価な大容量外部記憶装置および
データを共有できるので、多量のデータを安価に蓄える
ことができ、かつ、他のＮＣ装置のデータも利用できる
。さらＫ、外部記憶装置は環境の良い場所に自由に配置
でき、ＮＣ装置がたとえ悪い環境に設置されても。
置を、これらのＮＣ装置が共通に使用できる外部記憶装
置に、それぞれに具備せしめた通信回線制御ユニット〃
介して接続したので、高価な大容量外部記憶装置および
データを共有できるので、多量のデータを安価に蓄える
ことができ、かつ、他のＮＣ装置のデータも利用できる
。さらＫ、外部記憶装置は環境の良い場所に自由に配置
でき、ＮＣ装置がたとえ悪い環境に設置されても。
これによって振動、温度等の影響ケ受けない利点がある
。
。
第１図は従来の数値制御装置の構成の一例を示す１２７
２図、第２図はこの発明の一実施例による数値制御装置
のシステムの全体構造ヶ示すブロック図、第３図は数値
制御装置と外部記憶装置の構成ならびに関係を示す１２
７２図である。 図中、１０はＮＣ装置、１１．２１はＣＰＵ。 １２．２２はＤＭＡコントｐ−ラ、１３は機械制御ユニ
ット、１４は入出力制御ユニット、１５゜２３は主記憶
装置、２０は外部記憶装置、１８゜２５は通信回線制御
ユニット、２４は記憶ディスクである。 なお、図中の同一符号は同一または相当部分ケ示す。 代理人 大 岩 増雄 （外２名） 第１図 Ｌ −−−一 −、Ｊ 第２図 し−−−−−−−−−−−−−−−−−＋＋ Ｊ第３図 Ｌ Ｊ
２図、第２図はこの発明の一実施例による数値制御装置
のシステムの全体構造ヶ示すブロック図、第３図は数値
制御装置と外部記憶装置の構成ならびに関係を示す１２
７２図である。 図中、１０はＮＣ装置、１１．２１はＣＰＵ。 １２．２２はＤＭＡコントｐ−ラ、１３は機械制御ユニ
ット、１４は入出力制御ユニット、１５゜２３は主記憶
装置、２０は外部記憶装置、１８゜２５は通信回線制御
ユニット、２４は記憶ディスクである。 なお、図中の同一符号は同一または相当部分ケ示す。 代理人 大 岩 増雄 （外２名） 第１図 Ｌ −−−一 −、Ｊ 第２図 し−−−−−−−−−−−−−−−−−＋＋ Ｊ第３図 Ｌ Ｊ
Claims (1)
- 複数の数値制御装置と、これら複数の数値制御装置か共
通に使用できる外部記憶装置とをそれぞれに具備せしめ
た通信回線制御ユニットヲ介して接続したこと′Ｉｔ％
徴とする数値制御装置のシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023387A JPS60168205A (ja) | 1984-02-10 | 1984-02-10 | 数値制御装置のシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023387A JPS60168205A (ja) | 1984-02-10 | 1984-02-10 | 数値制御装置のシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60168205A true JPS60168205A (ja) | 1985-08-31 |
Family
ID=12109105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59023387A Pending JPS60168205A (ja) | 1984-02-10 | 1984-02-10 | 数値制御装置のシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60168205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200409A (ja) * | 1988-02-05 | 1989-08-11 | Fanuc Ltd | スケジューリング運転方法 |
-
1984
- 1984-02-10 JP JP59023387A patent/JPS60168205A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200409A (ja) * | 1988-02-05 | 1989-08-11 | Fanuc Ltd | スケジューリング運転方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60168205A (ja) | 数値制御装置のシステム | |
| JPS59165287A (ja) | 情報処理システム | |
| JP3595131B2 (ja) | プラント制御システム | |
| JPS6331806B2 (ja) | ||
| JPS60169966A (ja) | デ−タ処理装置 | |
| JPS63168761A (ja) | 並列処理系構成方式 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPS593665A (ja) | マルチアクセツサブル・メモリ・システム | |
| JPS62134751A (ja) | 情報処理装置 | |
| JPS63245745A (ja) | バツフア記憶制御装置 | |
| JPH0556068A (ja) | 電子メール装置 | |
| JP2001034534A (ja) | ディスクシステム及びそのキャッシュシステム | |
| JPH0432950A (ja) | バス制御装置 | |
| JPS6211952A (ja) | デ−タ転送方式 | |
| JPH03228163A (ja) | データ転送装置 | |
| JPS62224850A (ja) | インタフエ−ス装置 | |
| JPS6120150A (ja) | 共用フアイル制御方式 | |
| JPS60189052A (ja) | メモリアクセス制御装置 | |
| JPH0528079A (ja) | 通信システムにおけるメモリ管理装置 | |
| JPS6061976A (ja) | 記憶装置 | |
| JPH0611036U (ja) | データ処理装置 | |
| JPH01211051A (ja) | メモリ空間アサイン方式 | |
| JPS60118962A (ja) | 制御装置 | |
| JPH02148159A (ja) | メモリ拡張装置 | |
| JPH039453A (ja) | データ転送制御装置 |