JPH0611036U - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 安価な構成にて処理速度を低下することなく
高信頼性のデュアル処理を実現する。 【構成】 複数のデータ処理手段２、３において同一の
処理動作を行うように構成されたデュアルタイプのデー
タ処理装置において、各データ処理手段２、３に接続さ
れてそれらの動作状態を一時記憶するマルチポート共有
メモリ４を設け、このマルチポート共有メモリ４を監視
して各データ処理手段２、３を管理する管理用ＣＰＵ５
を設け、管理用ＣＰＵ５にて各データ処理手段２、３の
動作状態を監視してデュアル処理に必要な指示を出力す
ることにより相互通信によって互いの動作状態を照合す
る動作を不要にし、処理速度を低下することなくデュア
ル処理を可能にし、安価に信頼性の高いデータ処理装置
を実現する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はデータ処理装置に関し、特に複数のデータ処理手段において同一の処 理動作を行うように構成して処理動作の信頼性を高めたデュアル処理タイプのデ ータ処理装置に関するものである。

【０００２】

【従来の技術】

従来から、複数のデータ処理手段において同一の処理動作を行うように構成す ることによりデータ処理の信頼性を高めたデュアル処理タイプのデータ処理装置 は知られている。

【０００３】 そのようなデータ処理装置においては、例えば図３に示すように、第１のデー タ処理手段１１と第２のデータ処理手段１２が通信回線やデータバスで接続され 、各データ処理手段１１、１２が相互通信によって相互の動作状態を確認するよ うに構成されている。

【０００４】

【考案が解決しようとする課題】

ところが、上記構成ではデータ処理手段１１、１２が動作ごとに相手側の動作 状態を相互通信によって照合し、動作状態を確認する動作が必要であるため、各 データ処理手段１１、１２におけるデータ処理速度が低下し、単一のデータ処理 手段の場合と同じ処理速度を確保するには高速処理可能な装置構成とする必要が あり、非常に高価な構成となるという問題があった。

【０００５】 本考案は上記従来の問題点に鑑み、安価な構成にて処理速度を低下することな く信頼性を高めたデータ処理装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】

本考案のデータ処理装置は、複数のデータ処理手段において同一の処理動作を 行うように構成されたデュアル処理タイプのデータ処理装置において、各データ 処理手段に接続されてそれらの動作状態を一時記憶するマルチポート共有メモリ を設け、このマルチポート共有メモリを監視して各データ処理手段を管理する管 理用ＣＰＵを設けたことを特徴とする。

【０００７】

【作用】

本考案の上記構成によれば、各データ処理手段の動作状態がそれぞれ同時にマ ルチポート共有メモリに逐次一時記憶されるので、その状態を管理用ＣＰＵで監 視することにより、いずれかのデータ処理手段にてエラーが発生するとそれを検 出でき、その検出結果に応じてエラーを発生したデータ処理手段の処理結果を無 効にして他方のデータ処理手段の処理結果を生かす等のデュアル処理に必要な指 示を各データ処理手段に出力することができるため、各データ処理手段において 相互通信によって互いの動作状態を照合する動作が不要になって処理速度が低下 せず、かくしてマルチポート共有メモリと管理用ＣＰＵを付加するだけで処理速 度を低下することなくデュアル処理が可能になり、安価に信頼性の高いデータ処 理装置を実現できる。

【０００８】

【実施例】

以下、本考案の一実施例を図１を参照しながら説明する。

【０００９】 図１において、１はデュアル処理タイプのデータ処理装置であり、同一の処理 動作を行うように構成された第１のデータ処理手段２と第２のデータ処理手段３ を備えている。これら第１と第２のデータ処理手段２、３に接続されてそれらの 動作状態を逐次一時記憶するマルチポート共有メモリ４が設けられ、かつこのマ ルチポート共有メモリ４を監視して各データ処理手段２、３を管理する管理用Ｃ ＰＵ５が設けられている。

【００１０】 マルチポート共有メモリ３は、複数のポートとそれと同数のメモリバンクとを スイッチングネットワークを介して接続し、任意のポートに入力したデータを任 意のメモリバンクに格納し、また任意のメモリバンクから任意のポートにデータ を取り出せるように構成されている。（「New Generation Computing，２」、Ｐ ２４１〜２６０、１９８４年、オーム社 参照。尚、この文献ではマルチポート 共有メモリは、二次記憶装置であるディスク装置におけるディスク・キャッシュ ・システムのページメモリとして利用されている。）このマルチポート共有メモ リ４のポートに各データ処理手段２、３及び管理用ＣＰＵ５が接続され、管理用 ＣＰＵ５にてメモリバンクに一時記憶された各データ処理手段２、３の動作状態 を監視するように構成されている。

【００１１】 図２に各データ処理手段２、３及び管理用ＣＰＵ５とマルチポート共有メモリ ４との具体的な接続構成を示す。図２において、マルチポート共有メモリ４は４ つのポート及びメモリバンクを有しており、その内の３つのポートとメモリバン クが用いられる。ここではＣＰＵ０〜ＣＰＵ２が上記データ処理手段２、３と管 理用ＣＰＵ５を代表しており、それぞれスイッチングネットワークの各ポート０ 〜ポート２に接続されている。又、スイッチングネットワークには、コントロー ルベクトル発生器からスイッチング制御を行うための２ビットの信号Ａ、Ｂが入 力されている。コントロールベクトル発生器は、００、０１、１０、１１の２ビ ットの信号を高速で繰り返し出力するように構成されている。スイッチングネッ トワークにおけるこれらの信号によるポート０〜ポート３（ポート０〜ポート２ がＣＰＵ０〜ＣＰＵ２に対応し、ポート３は空きである。）とメモリバンク０〜 メモリバンク３の接続関係は表１に示す通りであり、各ＣＰＵは常に互いに異な ったメモリバンクに接続されるため、各ＣＰＵが同時に同じメモリバンクにアド レスしても衝突することはない。

【００１２】

【表１】

【００１３】 一方、各ＣＰＵから出力されるアドレスの下位２ビットのＡ₀ 、Ａ₁ をメモリ バンクに対するアドレス指定に用いており、このアドレス信号Ａ₀ 、Ａ₁ とコン トロールベクトル発生器からの信号Ａ、Ｂを比較器に入力して両者が一致した時 に各ＣＰＵがその時点で接続されているメモリバンクからデータを読み出し、又 は書き込むようにしている。そのため、一致時に比較器から出力される信号を選 択器に入力し、この選択器にて各ＣＰＵから出力されているリード（Ｒ）又はラ イト（Ｗ）の識別データに応じて各メモリバンクに対するリード又はライト指令 信号を出力するように構成されている。また、各ＣＰＵとポートを接続するデー タバスにはリード専用のレジスタＲとライト専用のレジスタＷが設けられ、これ らレジスタを介して各ＣＰＵと各メモリバンクとの間でデータの書き込み、読み 出しを行うように構成されている。

【００１４】 かくして、スイッチングネットワークは表１に示す００〜１１の接続状態に高 速で切換えられており、各ＣＰＵが所望のメモリバンクに対して書き込み又は読 み出しを行うべくそのメモリバンクのアドレス指定を行うと、両者が一致して所 望のメモリバンクに接続された時点で比較器から信号が出力して選択器からその メモリバンクにリード又はライト指令が出力され、レジスタＲ又はＷを介してデ ータの読み出し又は書き込みが行われる。

【００１５】 以上の構成において、第１と第２のデータ処理手段２、３の動作状態がそれぞ れ同時にマルチポート共有メモリ４のメモリバンクに逐次一時記憶されるので、 管理用ＣＰＵ５にて順次読み出して両データ処理手段２、３の動作状態を監視す ることができる。その結果いずれかのデータ処理手段２又は３にてエラーが発生 するとそれを検出でき、その検出結果に応じてエラーを発生したデータ処理手段 ２又は３の処理結果を無効にして他方のデータ処理手段３又は２の処理結果を生 かす等のデュアル処理に必要な指示を各データ処理手段２、３に出力することに より、第１と第２のデータ処理手段２、３にてデュアル処理が行われる。

【００１６】 かくして、本実施例によれば各データ処理手段２、３において相互通信によっ て互いの動作状態を照合する動作が不要となるためそれらのデータ処理速度は低 下せず、したがってマルチポート共有メモリ４と管理用ＣＰＵ５を付加するだけ で各データ処理手段２、３の処理速度を低下することなくデュアル処理が可能に なり、安価に信頼性の高いデータ処理装置を実現できる。

【００１７】

【考案の効果】

本考案のデータ処理装置によれば、複数のデータ処理手段において同一の処理 動作を行うように構成されたデュアルタイプのデータ処理装置において、各デー タ処理手段の動作状態をそれぞれ同時にマルチポート共有メモリに逐次一時記憶 させ、その状態を管理用ＣＰＵで監視してデュアル処理に必要な指示を各データ 処理手段に出力するようにしているため、各データ処理手段において相互通信に よって互いの動作状態を照合する動作が不要となり、従ってマルチポート共有メ モリと管理用ＣＰＵを付加するだけで処理速度を低下することなくデュアル処理 が可能になり、安価に信頼性の高いデータ処理装置を実現できる。

【図面の簡単な説明】

【図１】本考案の一実施例のデータ処理装置の構成図で
ある。

【図２】同実施例におけるマルチポート共有メモリに対
する接続構成図である。

【図３】従来例のデータ処理装置の構成図である。

【符号の説明】

１ データ処理装置 ２ 第１のデータ処理手段 ３ 第２のデータ処理手段 ４ マルチポート共有メモリ ５ 管理用ＣＰＵ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 複数のデータ処理手段において同一の処
   理動作を行うように構成されたデュアル処理タイプのデ
   ータ処理装置において、各データ処理手段に接続されて
   それらの動作状態を一時記憶するマルチポート共有メモ
   リを設け、このマルチポート共有メモリを監視して各デ
   ータ処理手段を管理する管理用ＣＰＵを設けたことを特
   徴とするデータ処理装置。