JPH064838U - 通信機能付きデータ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 多チャンネル化と高速処理を簡単な構成で実
現した通信機能付きデータ処理装置を提供する。 【構成】 各々が複数のＩ／Ｏポート４を有する複数の
Ｉ／Ｏプロセッサ３を設け、各Ｉ／Ｏプロセッサ３をマ
ルチポート共有メモリ５の各ポートに接続し、このマル
チポート共有メモリ５をデータ処理を行うメインプロセ
ッサ６に接続することにより、単一のマルチポート共有
メモリ５の介装によって複数のＩ／Ｏプロセッサ３を階
層化してメインプロセッサ６の並行処理効率を高め、多
チャンネル化と高速処理を安価に実現する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は通信機能付きデータ処理装置に関するものである。

【０００２】

【従来の技術】

近年、多数の端末からのデータを蓄積し、必要に応じて任意の端末から適宜加 工されたデータを取出せるようにしたオンライン・システムが普及してきている 。

【０００３】 従来は、このようなオンライン・システムには大型コンピュータや高性能のミ ニ・コンピュータが用いられていた。また、ＬＡＮ（ローカル・エリア・ネット ワーク）を用いたものも知られている。

【０００４】 ところが、ミニ・コンピュータ等を用いたものは装置自体が高価であるばかり でなく、個々のデータ処理システム毎にソフトウェアを作成する必要があり、そ のソフトウェアの作成に多大のコストを要し、さらに多数の端末が実時間でデー タのやりとりを行う場合にはコストに比してその処理スピードに問題があり、一 方ＬＡＮを用いた場合には、各端末が共通でなければならないため、全体として の設備コストが莫大なものとなり、一般に広く利用されるには問題がある。

【０００５】 そこで本出願人は先に、図３に示すように、各々の端末１０に接続する複数の Ｉ／Ｏポートを有するＩ／Ｏプロセッサ１１と、プログラム登録部１３、データ 定義部１４及びデータ格納部１５を有するメインプロセッサ１２とを、バッファ メモリとしての２ポートメモリ１６を介して接続し、任意の端末１０からのアク セスによって自動的にプログラムを起動させてデータのやりとりを行うようにし 、またＩ／Ｏプロセッサ１１とメインプロセッサ１２を分離することにより安価 なマイクロコンピュータを用いてコスト低下を図るとともに通信とデータ処理を 独立して並行して行い、効率化と高速化を図った通信機能付きデータ処理装置を 提案した。

【０００６】

【考案が解決しようとする課題】

しかしながら、上記構成ではメインプロセッサ１２への割り込みによりデータ の送受信の多重化を図っているが、Ｉ／Ｏプロセッサ１１とメインプロセッサ１ ２の間に１：１の２ポートメモリ１６が介装されているだけであるため、メイン プロセッサ１２の並行処理効率が低く、多チャンネル化が難しいという問題があ った。

【０００７】 本考案は上記従来の問題点に鑑み、多チャンネル化と高速処理を簡単な構成で 実現できる通信機能付きデータ処理装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】

本考案の通信機能付きデータ処理装置は、各々が複数のＩ／Ｏポートを有する 複数のＩ／Ｏプロセッサを設け、各Ｉ／Ｏプロセッサをマルチポート共有メモリ の各ポートに接続し、このマルチポート共有メモリをデータ処理を行うメインプ ロセッサに接続したことを特徴とする。

【０００９】

【作用】

本考案の上記構成によれば、メインプロセッサに対してマルチポート共有メモ リを介して複数のＩ／Ｏプロセッサを接続しているため、複数のＩ／Ｏプロセッ サを階層化できてメインプロセッサの並行処理効率を高めることができ、かつ単 一のマルチポート共有メモリを介装するだけであるため、多チャンネル化と高速 処理を安価に実現することができる。

【００１０】

【実施例】

以下、本考案の一実施例を図１を参照しながら説明する。

【００１１】 図１において、１は通信機能付きデータ処理装置であり、それぞれが複数のＩ ／Ｏポート４を有している複数のＩ／Ｏプロセッサ３が設けられており、各Ｉ／ Ｏポート４に通信線で接続された多数の端末２との間でそれぞれのプロトコルに 基づいてデータ通信を行うように構成されている。各Ｉ／Ｏプロセッサ３は、バ ッファとしてのマルチポート共有メモリ５に接続され、多数の端末２との間の受 信データ、送信データ、データ取り出し要求等を一時的に記憶しておき、メイン プロセッサ６での処理が可能になると順次データや要求をメインプロセッサ６が 読み出し、また各Ｉ／Ｏプロセッサ３で端末２との通信が可能になるとＩ／Ｏプ ロセッサ３が送信データを読み出して送り出すように構成されている。そして、 メインプロセッサ６でデータの加工、蓄積、取り出しを行う。

【００１２】 マルチポート共有メモリ５は、複数のポートとそれと同数のメモリバンクとを スイッチングネットワークを介して接続した構成であり、任意のポートのデータ を任意のメモリバンクに格納できるように構成されている。（「New Generation Computing，２」、Ｐ２４１〜２６０、１９８４年、オーム社 参照。尚、この 文献ではページメモリとして利用されているが、本実施例ではワードや命令毎に メモリする。） メインプロセッサ６は、Ｉ／Ｏプロセッサ３とのデータの送受信、データの蓄 積、変更、取り出し及びそのために必要な演算、転送、比較、編集等のデータ加 工を行う命令をプログラムとして予め登録させてあるプログラム登録部７と、各 プログラムで共用できるように蓄積するデータの構造や格納・検索条件等を定義 してあるデータ定義部８と、データを格納するデータ格納部９にて構成されてい る。

【００１３】 図２に各Ｉ／Ｏプロセッサ３及びメインプロセッサ６とマルチポート共有メモ リ５との具体的な接続構成を示す。図２においては説明が複雑になるのを避ける ためポート及びメモリバンクを４つ有する例を示してある。ＣＰＵ０〜ＣＰＵ３ は上記Ｉ／Ｏプロセッサ３又はメインプロセッサ６を代表しており、それぞれス イッチングネットワークの各ポート０〜ポート３に接続されている。又、スイッ チングネットワークには、コントロールベクトル発生器からスイッチング制御を 行うための２ビットの信号Ａ、Ｂが入力されている。コントロールベクトル発生 器は、００、０１、１０、１１の２ビットの信号を高速で繰り返し出力するよう に構成されている。スイッチングネットワークにおけるこれらの信号によるポー ト０〜ポート３（即ちＣＰＵ０〜ＣＰＵ３）とメモリバンク０〜メモリバンク３ の接続関係は表１に示す通りであり、各ＣＰＵは常に互いに異なったメモリバン クに接続されるため、各ＣＰＵが同時に同じメモリバンクをアドレスしても衝突 することはない。

【００１４】

【表１】

【００１５】 一方、各ＣＰＵから出力されるアドレスの下位２ビットのＡ₀ 、Ａ₁ をメモリ バンクに対するアドレス指定に用いており、このアドレス信号Ａ₀ 、Ａ₁ とコン トロールベクトル発生器からの信号Ａ、Ｂを比較器に入力して両者が一致した時 に各ＣＰＵがその時点で接続されているメモリバンクからデータを読みだし、又 は書き込むようにしている。そのため、一致時に比較器から出力される信号を選 択器に入力し、この選択器にて各ＣＰＵから出力されているリード（Ｒ）又はラ イト（Ｗ）の識別データに応じて各メモリバンクに対するリード又はライト指令 信号を出力するように構成されている。また、各ＣＰＵとポートを接続するデー タバスにはリード専用のレジスタＲとライト専用のレジスタＷが設けられ、これ らレジスタを介して各ＣＰＵと各メモリバンクとの間でデータの書き込み、読み 出しを行うように構成されている。

【００１６】 かくして、スイッチングネットワークは表１に示す００〜１１の接続状態に高 速で切換えられており、各ＣＰＵが所望のメモリバンクに対して書き込み又は読 み出しを行うべくそのメモリバンクのアドレス指定を行うと、両者が一致して所 望のメモリバンクに接続された時点で比較器から信号が出力して選択器からその メモリバンクにリード又はライト指令が出力され、レジスタＲ又はＷを介してデ ータの読み出し又は書き込みが行われる。

【００１７】 以上の構成において、任意の端末２から送信されたデータが対応するＩ／Ｏポ ート４からＩ／Ｏプロセッサ３に受信されると、マルチポート共有メモリ５に一 時記憶され、次にメインプロセッサ６がそれを読み出し、プログラム登録部７に 登録されている受信データに対応したプログラムが自動的に起動する。そして、 データ定義部８で設定されたデータ構造にデータ処理されるとともに、プログラ ムに基づいて必要に応じて演算、比較、転送、編集等のデータ加工が行われてデ ータ格納部９に蓄積される。

【００１８】 又、データの取り出し要求がＩ／Ｏプロセッサ３に受信されると、マルチポー ト共有メモリ５に一時記憶され、次にメインプロセッサ６がそれを読み出してそ の要求に対応したプログラムにてデータ定義部８で設定された検索条件にてデー タ格納部９のデータが検索されて必要なデータが取り出され、取り出されたデー タはマルチポート共有メモリ５を介してＩ／Ｏプロセッサ３にて所定の端末２に 送信される。

【００１９】 以上の動作において、ある端末２に対する通信動作中の時間を有効に利用して 、マルチポート共有メモリ５に一時記憶されている他の端末２に対するデータ処 理をメインプロセッサ６で並行処理することができ、効率良く、高速でデータ処 理を行うことができ、さらにマルチポート共有メモリ５を用いているので複数の Ｉ／Ｏプロセッサ３を接続してそれらを階層化して順次処理することができるた めメインプロセッサ６の並行処理効率を高めて多チャンネル化を実現でき、かつ 単一のマルチポート共有メモリ５を介装しているだけであるので、高速処理を安 価に実現できる。従って多数の端末２に対しても実時間でデータ処理を行うこと ができる。

【００２０】 また、Ｉ／Ｏプロセッサ３を相手の端末４のプロトコルに対応させて設けるこ とによって任意のプロトコルが混在した端末４を接続することもできる。又。デ ータ定義部８を設けて一括定義しているため、プログラムの作成や変更を容易に 行うことができる。

【００２１】

【考案の効果】

本考案の通信機能付きデータ処理装置によれば、メインプロセッサに対してマ ルチポート共有メモリを介して複数のＩ／Ｏプロセッサを接続しているため、複 数のＩ／Ｏプロセッサを階層化できてメインプロセッサの並行処理効率を高める ことができ、かつ単一のマルチポート共有メモリを介装するだけであるため、多 チャンネル化と高速処理を安価に実現することができる。

【図面の簡単な説明】

【図１】本考案の一実施例の通信機能付きデータ処理装
置の構成図である。

【図２】同実施例におけるマルチポート共有メモリに対
する接続構成図である。

【図３】従来例の通信機能付きデータ処理装置の構成図
である。

【符号の説明】

１ 通信機能付きデータ処理装置 ２ 端末 ３ Ｉ／Ｏプロセッサ ４ Ｉ／Ｏポート ５ マルチポート共有メモリ ６ メインプロセッサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 各々が複数のＩ／Ｏポートを有する複数
   のＩ／Ｏプロセッサを設け、各Ｉ／Ｏプロセッサをマル
   チポート共有メモリの各ポートに接続し、このマルチポ
   ート共有メモリをデータ処理を行うメインプロセッサに
   接続したことを特徴とする通信機能付きデータ処理装
   置。