JPH03278265A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03278265A JPH03278265A JP7928690A JP7928690A JPH03278265A JP H03278265 A JPH03278265 A JP H03278265A JP 7928690 A JP7928690 A JP 7928690A JP 7928690 A JP7928690 A JP 7928690A JP H03278265 A JPH03278265 A JP H03278265A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- directory
- buffer
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 54
- 230000000873 masking effect Effects 0.000 claims abstract description 10
- 230000010365 information processing Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、複数のプロセッサと、これら複数のプロセッ
サ間で共有されるデータを保持する複数のバッファを備
えた情報処理装置に関する。
サ間で共有されるデータを保持する複数のバッファを備
えた情報処理装置に関する。
[従来の技術]
第4図はこの種の情報処理装置の従来例のブロック図、
第3図は第4図中のレジスタ2の構成を示す図である。
第3図は第4図中のレジスタ2の構成を示す図である。
プロセッサ16〜19に対し、バッファ]011と、そ
のバッファ10.11をアクセス可能なプロセッサのプ
ロセッサ番号を保持するディレクトリ3.4が設けられ
ている。プロセッサ番号は4ビツトからなり、 “10
000100° ’0010’、 ’0001’がそれ
ぞれプロセッサ16.17.18.19のプロセッサ番
号である。プロセッサ16.1718.19からはそれ
ぞれ信号線1601. 。
のバッファ10.11をアクセス可能なプロセッサのプ
ロセッサ番号を保持するディレクトリ3.4が設けられ
ている。プロセッサ番号は4ビツトからなり、 “10
000100° ’0010’、 ’0001’がそれ
ぞれプロセッサ16.17.18.19のプロセッサ番
号である。プロセッサ16.1718.19からはそれ
ぞれ信号線1601. 。
1701.1801.1901によりマスクプロセッサ
番号、自プロセッサ番号、バッファアドレス、バッファ
ストアデータが送出され、選択器1により選択されてレ
ジスタ2に第3図に示すようにセットされる。比較器5
,6は信号線301により送出されたディレクトリ3の
プロセッサ番号と、それぞれ信号線201,202によ
りレジスタ2から送出されたマスクプロセッサ番号、自
プロセッサ番号を比較し、一致/不一致を検出し、それ
ぞれ信号線501,601により制御部9に報告する。
番号、自プロセッサ番号、バッファアドレス、バッファ
ストアデータが送出され、選択器1により選択されてレ
ジスタ2に第3図に示すようにセットされる。比較器5
,6は信号線301により送出されたディレクトリ3の
プロセッサ番号と、それぞれ信号線201,202によ
りレジスタ2から送出されたマスクプロセッサ番号、自
プロセッサ番号を比較し、一致/不一致を検出し、それ
ぞれ信号線501,601により制御部9に報告する。
比較器7.8は信号線401により送出されたディレク
トリ4のプロセッサ番号と、それぞれ信号線201,2
02によりレジスタ2から送出されたマスクプロセッサ
番号、自プロセッサ番号を比較し、一致/不一致を検出
し、それぞれ信号線701,801により制御部9に報
告する。ここで、ディレクトリ3.4とレジスタ2の自
プロセッサ番号の同じビット位置のビットが共に“°1
″のとき比較器6.8は一致を検出したものとする。選
択器12.13,14.15はそれぞれプロセッサ16
.17,18.19に対応しており、信号線1001に
読出されたバッファ10のストアデータまたは信号線1
101に読出されたバッファ11のストアデータな制御
部9から信号線901〜904に送出された制御信号に
より選択し、それぞれ信号線12011301.140
1.1501によりプロセッサ16.17.18.19
に送出する。制御部9は、ディレクトリ3.4へのプロ
セッサ番号の登録時には、比較器5または7の内、一致
が検出された方の比較器に対応するディレクトリの、レ
ジスタ2にセットされている自プロセッサ番号に対応す
るビットをセットし、一致が検出されなかった比較器5
または7と対の比較器6または8から一致が検出される
と、該比較器に対応するディレクトリの、レジスタにセ
ットされている自プロセッサ番号に対応するビットをリ
セットし、その他の場合何もせず、バッファ10または
11からのデータ読出し時には、比較器6または8の内
、一致が検出された方の比較器に対応するバッファの出
力を選択するよう選択器12〜15に信号線901〜9
04により制御信号を出力する。
トリ4のプロセッサ番号と、それぞれ信号線201,2
02によりレジスタ2から送出されたマスクプロセッサ
番号、自プロセッサ番号を比較し、一致/不一致を検出
し、それぞれ信号線701,801により制御部9に報
告する。ここで、ディレクトリ3.4とレジスタ2の自
プロセッサ番号の同じビット位置のビットが共に“°1
″のとき比較器6.8は一致を検出したものとする。選
択器12.13,14.15はそれぞれプロセッサ16
.17,18.19に対応しており、信号線1001に
読出されたバッファ10のストアデータまたは信号線1
101に読出されたバッファ11のストアデータな制御
部9から信号線901〜904に送出された制御信号に
より選択し、それぞれ信号線12011301.140
1.1501によりプロセッサ16.17.18.19
に送出する。制御部9は、ディレクトリ3.4へのプロ
セッサ番号の登録時には、比較器5または7の内、一致
が検出された方の比較器に対応するディレクトリの、レ
ジスタ2にセットされている自プロセッサ番号に対応す
るビットをセットし、一致が検出されなかった比較器5
または7と対の比較器6または8から一致が検出される
と、該比較器に対応するディレクトリの、レジスタにセ
ットされている自プロセッサ番号に対応するビットをリ
セットし、その他の場合何もせず、バッファ10または
11からのデータ読出し時には、比較器6または8の内
、一致が検出された方の比較器に対応するバッファの出
力を選択するよう選択器12〜15に信号線901〜9
04により制御信号を出力する。
次に、本従来、例の動作を説明する。
まず、ディレクトリ3とバッファ10への書込みについ
て説明する。
て説明する。
ディレクトリ3.4およびバッファ10.11は初期状
態として0°になっているとする。そこへプロセッサ1
6からバッファ10.11への書込みリクエストが発行
された場合、プロセッサ16から自プロセッサ番号’1
000’ 、バッファストアデータ1ワード分が信号線
1601を介し選択器1で選択され、信号線101を介
しレジスタ2ヘセツトされる。制御部9はプロセッサ1
からバッファ10.11への書込みリクエストを受ける
と、プロセッサ16からの自プロセッサ番号’1000
’およびバッファストアデータを選択するように選択器
1を制御し、さらにレジスタ2を制御して前記情報を保
持する。これと平行して、制御部9は、バッファ10と
バッファ11とのどちらに書込むかを選択するために、
ディレクトリ3,4状態を調べる。この場合どちらも空
いている(ディレクトリ3.4にプロセッサ番号がセッ
トされていない)のでディレクトリ3側を選択する(ど
ちらかのバッファが使用中であれば空いている方を使用
する)。レジスタ2のプロセッサ番号は制御部9の指示
によりディレクトリ3に自プロセッサ番号のビットをセ
ットする(’o。
態として0°になっているとする。そこへプロセッサ1
6からバッファ10.11への書込みリクエストが発行
された場合、プロセッサ16から自プロセッサ番号’1
000’ 、バッファストアデータ1ワード分が信号線
1601を介し選択器1で選択され、信号線101を介
しレジスタ2ヘセツトされる。制御部9はプロセッサ1
からバッファ10.11への書込みリクエストを受ける
と、プロセッサ16からの自プロセッサ番号’1000
’およびバッファストアデータを選択するように選択器
1を制御し、さらにレジスタ2を制御して前記情報を保
持する。これと平行して、制御部9は、バッファ10と
バッファ11とのどちらに書込むかを選択するために、
ディレクトリ3,4状態を調べる。この場合どちらも空
いている(ディレクトリ3.4にプロセッサ番号がセッ
トされていない)のでディレクトリ3側を選択する(ど
ちらかのバッファが使用中であれば空いている方を使用
する)。レジスタ2のプロセッサ番号は制御部9の指示
によりディレクトリ3に自プロセッサ番号のビットをセ
ットする(’o。
oO′→゛1000° となる)。バッファへのライト
アドレスレジスタ30は0°にセットされレジスタ2の
ストアデータを書込むごとに+1更新していく。レジス
タ2のストアデータは初期にプロセッサ番号と同時にセ
ットされたストアデータを先頭として、毎マシンサイク
ルごとにプロセッサ16から送出され、ライトアドレス
レジスタ30のアドレス更新とともにバッファlOにス
トアデータを書込む。
アドレスレジスタ30は0°にセットされレジスタ2の
ストアデータを書込むごとに+1更新していく。レジス
タ2のストアデータは初期にプロセッサ番号と同時にセ
ットされたストアデータを先頭として、毎マシンサイク
ルごとにプロセッサ16から送出され、ライトアドレス
レジスタ30のアドレス更新とともにバッファlOにス
トアデータを書込む。
ここで、バッファ10.11への書込みは1回のストア
処理で全ワードを満たすものとする。
処理で全ワードを満たすものとする。
これより、ディレクトリ3,4へのプロセッサ番号の登
録について説明する。ディレクトリ3゜4には、初期値
としてそれぞれ“1000’’0100’ がセットさ
れているものとする。ここで、共有のために、プロセッ
サ16をマスクのプロセッサとしてプロセッサ18がバ
ッファ1゜を共有データ保持のために使用する場合につ
いて述べる。プロセッサ18からマスクプロセッサ番号
’1000’ と自プロセッサ番号’0010とが、信
号線1801から選択器1を介しさらに信号線101を
へてレジスタ2にセットされる。
録について説明する。ディレクトリ3゜4には、初期値
としてそれぞれ“1000’’0100’ がセットさ
れているものとする。ここで、共有のために、プロセッ
サ16をマスクのプロセッサとしてプロセッサ18がバ
ッファ1゜を共有データ保持のために使用する場合につ
いて述べる。プロセッサ18からマスクプロセッサ番号
’1000’ と自プロセッサ番号’0010とが、信
号線1801から選択器1を介しさらに信号線101を
へてレジスタ2にセットされる。
レジスタ2のマスクプロセッサ番号“10oO。
は信号線201を介し比較器5.7に送出され、ディレ
クトリ3.4のプロセッサ番号は信号線301,401
により同じく比較器5,7に送出され、各々が一致チェ
ックを行なう。この場合、比較器5によりレジスタ2か
らのマスクプロセッサ番号とディレクトリ3からのプロ
セッサ番号とが一致していることが検出され、比較器7
からは不一致が検出され、それぞれ信号線501゜70
1を介し制御部9へ送出される。制御部9は、比較器5
.7の結果によりディレクトリ3のプロセッサ18に対
応するビットをセットすることによりディレクトリ3の
内容を1010とする。また、レジスタ2のプロセッサ
番号’0010’は信号線202を介し、比較器68に
供給され、ディレクトリ3.4からのプロセッサ番号は
前記と同様に信号線301,401を介し比較器6.8
に供給され、各々が一致チェックを行なう。ここでは、
比較器6.8のどちらからも一致を検出せずその結果を
制御部9へ報告する。制御部9は、比較器6.8のどち
らからも一致報告がないので何もせずに処理を終了する
。
クトリ3.4のプロセッサ番号は信号線301,401
により同じく比較器5,7に送出され、各々が一致チェ
ックを行なう。この場合、比較器5によりレジスタ2か
らのマスクプロセッサ番号とディレクトリ3からのプロ
セッサ番号とが一致していることが検出され、比較器7
からは不一致が検出され、それぞれ信号線501゜70
1を介し制御部9へ送出される。制御部9は、比較器5
.7の結果によりディレクトリ3のプロセッサ18に対
応するビットをセットすることによりディレクトリ3の
内容を1010とする。また、レジスタ2のプロセッサ
番号’0010’は信号線202を介し、比較器68に
供給され、ディレクトリ3.4からのプロセッサ番号は
前記と同様に信号線301,401を介し比較器6.8
に供給され、各々が一致チェックを行なう。ここでは、
比較器6.8のどちらからも一致を検出せずその結果を
制御部9へ報告する。制御部9は、比較器6.8のどち
らからも一致報告がないので何もせずに処理を終了する
。
次に、プロセッサ18からの読出しリクエストが発行さ
れると、プロセッサ18より、プロセッサ番号“001
0 とバッファアドレス”00001000゛ (ここ
ではバッファアドレスは仮定して示したものである)が
信号線1801を介して送出され選択器1で選択され、
レジスタ2にセットされる。レジスタ2のプロセッサ番
号’0010°は信号線202を介し比較器6.8に供
給され、ディレクトリ3,4からそれぞれ1010’、
’0100’が信号線301.401により比較器
6.8に送出され、比較器6.8において一致チェック
が行なわれる。比較器6,8では、比較器6によりレジ
スタ2からの’0010’ とディレクトリ3からの“
1010’ により一致(上位から3ビツト目が共に”
1 ” )が検出され、比較器8では不一致を検出し
て制御部9へ報告する。レジスタ2からのバッファアド
レス゛00001000’ は、信号線203を介し、
バッファ10.11へ供給され対応するデータを各々読
出し、信号線10011101を介して選択器12〜1
5に供給する。
れると、プロセッサ18より、プロセッサ番号“001
0 とバッファアドレス”00001000゛ (ここ
ではバッファアドレスは仮定して示したものである)が
信号線1801を介して送出され選択器1で選択され、
レジスタ2にセットされる。レジスタ2のプロセッサ番
号’0010°は信号線202を介し比較器6.8に供
給され、ディレクトリ3,4からそれぞれ1010’、
’0100’が信号線301.401により比較器
6.8に送出され、比較器6.8において一致チェック
が行なわれる。比較器6,8では、比較器6によりレジ
スタ2からの’0010’ とディレクトリ3からの“
1010’ により一致(上位から3ビツト目が共に”
1 ” )が検出され、比較器8では不一致を検出し
て制御部9へ報告する。レジスタ2からのバッファアド
レス゛00001000’ は、信号線203を介し、
バッファ10.11へ供給され対応するデータを各々読
出し、信号線10011101を介して選択器12〜1
5に供給する。
制御部9は、比較器6.8からの検出結果により、バッ
ファ10からのデータが有効であることを判断し、信号
線903を介し、選択器14がバッファlOからのデー
タを選択するように制御し、選択器14は該データを選
択し、信号線1401によりプロセッサ18へ送出する
。
ファ10からのデータが有効であることを判断し、信号
線903を介し、選択器14がバッファlOからのデー
タを選択するように制御し、選択器14は該データを選
択し、信号線1401によりプロセッサ18へ送出する
。
[発明が解決しようとする課題]
上述した従来の情報処理装置は、各プロセッサがアクセ
スすべきバッファはディレクトリによって定められてお
り、ディレクトリに複数のプロセッサ番号がセットされ
ている場合は、そのバッファの内容は、ディレクトリ内
の全てのプロセッサが共有しており、その共有は、マス
クとなるべきプロセッサ番号のあるディレクトリに対し
、自からがプロセッサ番号をセットし、またはリセット
することで処理しているため、そのプロセッサ自身が障
害により動作不能となってしまうと、その障害を起こし
たプロセッサ番号がディレクトリに存在するためにマス
クとなっていたプロセッサが他のプロセッサとデータを
共有することができなくなるという欠点があった。
スすべきバッファはディレクトリによって定められてお
り、ディレクトリに複数のプロセッサ番号がセットされ
ている場合は、そのバッファの内容は、ディレクトリ内
の全てのプロセッサが共有しており、その共有は、マス
クとなるべきプロセッサ番号のあるディレクトリに対し
、自からがプロセッサ番号をセットし、またはリセット
することで処理しているため、そのプロセッサ自身が障
害により動作不能となってしまうと、その障害を起こし
たプロセッサ番号がディレクトリに存在するためにマス
クとなっていたプロセッサが他のプロセッサとデータを
共有することができなくなるという欠点があった。
本発明の目的は、あるプロセッサが障害を起こしても、
そのプロセッサのマスクとなっていたプロセッサが他の
プロセッサとデータを共有することができる情報処理装
置を提供することである。
そのプロセッサのマスクとなっていたプロセッサが他の
プロセッサとデータを共有することができる情報処理装
置を提供することである。
[課題を解決するための手段]
本発明の情報処理装置は、複数のプロセッサと、前記プ
ロセッサ間で共有されるデータを保持する複数のバッフ
ァと、プロセッサの総数に等しいビット数からなり、プ
ロセッサ毎にビット位置が予め決められ、当該プロセッ
サのビット位置のビットがセットされ、当該バッファを
アクセス可能なプロセッサのプロセッサ番号を示すディ
レクトリとを含む情報処理装置において、プロセッサの
総数に等しいビット数からなり、プロセッサ番号と同じ
ビット位置が割り当てられ、当該プロセッサが動作可能
か否かの情報がセットされるプロセッサ状態保持手段と
、各ディレクトリに対応して設けられ、プロセッサ状態
保持手段に当該プロセッサが動作不可能である情報がセ
ットされていると、当該ディレクトリの対応するビット
出力をマスクし、該プロセッサに対するディレクトリビ
ットを無効化するマスク手段を有している。
ロセッサ間で共有されるデータを保持する複数のバッフ
ァと、プロセッサの総数に等しいビット数からなり、プ
ロセッサ毎にビット位置が予め決められ、当該プロセッ
サのビット位置のビットがセットされ、当該バッファを
アクセス可能なプロセッサのプロセッサ番号を示すディ
レクトリとを含む情報処理装置において、プロセッサの
総数に等しいビット数からなり、プロセッサ番号と同じ
ビット位置が割り当てられ、当該プロセッサが動作可能
か否かの情報がセットされるプロセッサ状態保持手段と
、各ディレクトリに対応して設けられ、プロセッサ状態
保持手段に当該プロセッサが動作不可能である情報がセ
ットされていると、当該ディレクトリの対応するビット
出力をマスクし、該プロセッサに対するディレクトリビ
ットを無効化するマスク手段を有している。
し・丁
[作用コ
障害等により動作不可能となったプロセッサの番号に対
応するディレクトリの状態をマスクするので、バッファ
の共有を行なっていたプロセッサがバッファの共有を終
わる前に動作不可能になり、バッファの共有状態のまま
システムから切り離されても、同時にバッファの共有を
していた他のプロセッサが共有状態を解除されなくなる
ので、他のプロセッサとバッファの共有ができなくなる
ことを防ぐことができる。
応するディレクトリの状態をマスクするので、バッファ
の共有を行なっていたプロセッサがバッファの共有を終
わる前に動作不可能になり、バッファの共有状態のまま
システムから切り離されても、同時にバッファの共有を
していた他のプロセッサが共有状態を解除されなくなる
ので、他のプロセッサとバッファの共有ができなくなる
ことを防ぐことができる。
[実施例コ
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例の情報処理装置のブロック図
、第2図は第1図中のマスク部20゜21の詳細を示す
図である。第1図中第4図と同番号は同じ機能を有して
いる。
、第2図は第1図中のマスク部20゜21の詳細を示す
図である。第1図中第4図と同番号は同じ機能を有して
いる。
本実施例が第4図の従来例と異なる点はプロセッサ16
.17.18.19がそれぞれ動作可能であるか否か(
” 1 ”のとき動作可能、” o ”のとき動作不可
能)を示す4ビツトのプロセッサ状態レジスタ22と、
信号線2201に送出されたプロセッサ状態レジスタ2
2の内容によりそれぞれディレクトリ3.4の出力をマ
スクし、信号線2201.2101により比較器5.6
、比較器7と8に出力するマスク部20.21とが追加
されている点である。
.17.18.19がそれぞれ動作可能であるか否か(
” 1 ”のとき動作可能、” o ”のとき動作不可
能)を示す4ビツトのプロセッサ状態レジスタ22と、
信号線2201に送出されたプロセッサ状態レジスタ2
2の内容によりそれぞれディレクトリ3.4の出力をマ
スクし、信号線2201.2101により比較器5.6
、比較器7と8に出力するマスク部20.21とが追加
されている点である。
プロセッサ16〜19が全て動作可能な状態、すなわち
、プロセッサ状態レジスタ22が’1111’である場
合の動作は従来例と同じであるので省略し、例えばプロ
セッサ18が動作不可能な場合について、すなわち、プ
ロセッサ状態レジスタ32が°1101°である場合に
ついての本実施例の動作を説明する。
、プロセッサ状態レジスタ22が’1111’である場
合の動作は従来例と同じであるので省略し、例えばプロ
セッサ18が動作不可能な場合について、すなわち、プ
ロセッサ状態レジスタ32が°1101°である場合に
ついての本実施例の動作を説明する。
今、ディレクトリ3.4の内容が1010° 、 “o
loo“ とする。この時に、プロセッサ18が動作不
可能となった時のプロセッサ16からのプロセッサ17
(マスクプロセッサ)へのバッファ11の共有について
示す。ディレクトリ4の上位3ビツト目は′1°”のま
まである。プロセッサ16からプロセッサ17へのバッ
ファ共有におけるディレクトリ4への登録を行なうため
のリクエストがあると、プロセッサ1Bからマスクプロ
セッサ番号’0100” 、プロセッサ番号’1000
’が信号線l601を介し選択器1で選択されレジスタ
2にセットされる。レジスタ2からのマスクプロセッサ
番号゛0100’は、信号線201を介し比較器5.7
へ、プロセッサ番号’1000’は、信号線202を介
し比較器6.8へそれぞれ供給される。ディレクトリ3
からのプロセッサ番号“1010’は、信号線301を
介しマスク部20へ供給される。マスク部20は第2図
の様に構成されており、プロセッサ状態レジスタ22か
らのプロセッサ対応の状態値’1101’が信号線22
01によりアンドゲート2010〜2013に供給され
、ディレクトリ3からの’1010”が信号線301を
介して同じくアンドゲート2010〜2013に供給さ
れ、出力として1000″が得られ信号線2001を介
し比較器5,6へ供給される。マスり部21もマスク部
20と同様の構成であり、プロセッサ状態レジスタ22
の値“1101° とディレクトリ4の0100′によ
りマスク部21の出力として0100’が信号線21o
1を介し、比較器7,8へ供給される。比較器5.7は
レジスタ2のマスクプロセッサ番号“oloo。
loo“ とする。この時に、プロセッサ18が動作不
可能となった時のプロセッサ16からのプロセッサ17
(マスクプロセッサ)へのバッファ11の共有について
示す。ディレクトリ4の上位3ビツト目は′1°”のま
まである。プロセッサ16からプロセッサ17へのバッ
ファ共有におけるディレクトリ4への登録を行なうため
のリクエストがあると、プロセッサ1Bからマスクプロ
セッサ番号’0100” 、プロセッサ番号’1000
’が信号線l601を介し選択器1で選択されレジスタ
2にセットされる。レジスタ2からのマスクプロセッサ
番号゛0100’は、信号線201を介し比較器5.7
へ、プロセッサ番号’1000’は、信号線202を介
し比較器6.8へそれぞれ供給される。ディレクトリ3
からのプロセッサ番号“1010’は、信号線301を
介しマスク部20へ供給される。マスク部20は第2図
の様に構成されており、プロセッサ状態レジスタ22か
らのプロセッサ対応の状態値’1101’が信号線22
01によりアンドゲート2010〜2013に供給され
、ディレクトリ3からの’1010”が信号線301を
介して同じくアンドゲート2010〜2013に供給さ
れ、出力として1000″が得られ信号線2001を介
し比較器5,6へ供給される。マスり部21もマスク部
20と同様の構成であり、プロセッサ状態レジスタ22
の値“1101° とディレクトリ4の0100′によ
りマスク部21の出力として0100’が信号線21o
1を介し、比較器7,8へ供給される。比較器5.7は
レジスタ2のマスクプロセッサ番号“oloo。
と、マスク部20.21(7)’1000” ’0
100° との比較をし、比較器7で一致を検出し、比
較器5は不一致を検出して制御部9へ報告する。比較器
6.8は、レジスタ2からのプロセッサ番号″1000
’ と、マスク部20.21からの’1000’、
’0100’ との比較により、比較器6で一致を検出
し、比較器8は不一致を検出して制御部9へ報告する。
100° との比較をし、比較器7で一致を検出し、比
較器5は不一致を検出して制御部9へ報告する。比較器
6.8は、レジスタ2からのプロセッサ番号″1000
’ と、マスク部20.21からの’1000’、
’0100’ との比較により、比較器6で一致を検出
し、比較器8は不一致を検出して制御部9へ報告する。
制御部9は、比較器7からの一致検出によりディレクト
リ4にプロセッサ16のプロセッサ番号をセットし11
00° とし、比較器6からの一致によりディレクトリ
3からプロセッサ16のプロセッサ番号をリセットして
0010’ とし、処理を終了する。
リ4にプロセッサ16のプロセッサ番号をセットし11
00° とし、比較器6からの一致によりディレクトリ
3からプロセッサ16のプロセッサ番号をリセットして
0010’ とし、処理を終了する。
なお、レジスタ2はマスクプロセッサ番号、自プロセッ
サ番号、バッファアドレスとバッファストアデータ毎に
分けてもよい。
サ番号、バッファアドレスとバッファストアデータ毎に
分けてもよい。
[発明の効果]
以上説明したように本発明は、ディレクトリに登録され
ているプロセッサ番号の各ビットを実際に動作可能であ
るプロセッサ番号の表示にしたがい障害等により動作不
可能となったプロセッサの番号に対応するディレクトリ
の状態をマスクすることにより、バッファの共有を行な
っていたプロセッサがバッファの共有を終わる前に動作
不可能になり、バッファの共有状態のままシステムから
切り離されても、同時にバッファの共有をしていたプロ
セッサが共有状態を解除されなくなることにより、他の
プロセッサとバッファの共有ができなくなることを防ぐ
ことができる効果がある。
ているプロセッサ番号の各ビットを実際に動作可能であ
るプロセッサ番号の表示にしたがい障害等により動作不
可能となったプロセッサの番号に対応するディレクトリ
の状態をマスクすることにより、バッファの共有を行な
っていたプロセッサがバッファの共有を終わる前に動作
不可能になり、バッファの共有状態のままシステムから
切り離されても、同時にバッファの共有をしていたプロ
セッサが共有状態を解除されなくなることにより、他の
プロセッサとバッファの共有ができなくなることを防ぐ
ことができる効果がある。
第1図は本発明の一実施例の情報処理装置を示すブロッ
ク図、第2図は第1図中のマスク部の詳細を示す図、第
3図は第1、第4図中のレジスタ2の内容を示す図、第
4図は従来例を示すプロンり図である。 112〜15.31゜ 2・・・レジスタ、 3.4・・・ディレクトリ、 5〜8・・・比較器、 9・・・制御部、 10.11・・・バッファ、 16〜19・・・プロセッサ、 20.21・・・マスク部、 22・・・プロセッサ状態レジスタ、 30・・・ライトアドレスレジスタ、 2010〜2013・・・アンドゲート。 32・・・選択器、
ク図、第2図は第1図中のマスク部の詳細を示す図、第
3図は第1、第4図中のレジスタ2の内容を示す図、第
4図は従来例を示すプロンり図である。 112〜15.31゜ 2・・・レジスタ、 3.4・・・ディレクトリ、 5〜8・・・比較器、 9・・・制御部、 10.11・・・バッファ、 16〜19・・・プロセッサ、 20.21・・・マスク部、 22・・・プロセッサ状態レジスタ、 30・・・ライトアドレスレジスタ、 2010〜2013・・・アンドゲート。 32・・・選択器、
Claims (1)
- 【特許請求の範囲】 1、複数のプロセッサと、前記プロセッサ間で共有され
るデータを保持する複数のバッファと、プロセッサの総
数に等しいビット数からなり、プロセッサ毎にビット位
置が予め決められ、当該プロセッサのビット位置のビッ
トがセットされ、当該バッファをアクセス可能なプロセ
ッサのプロセッサ番号を示すディレクトリとを含む情報
処理装置において、 プロセッサの総数に等しいビット数からなり、プロセッ
サ番号と同じビット位置が割り当てられ、当該プロセッ
サが動作可能か否かの情報がセットされるプロセッサ状
態保持手段と、 各ディレクトリに対応して設けられ、プロセッサ状態保
持手段に当該プロセッサが動作不可能である情報がセッ
トされていると、当該ディレクトリの対応するビットの
出力をマスクし、当該プロセッサに対するディレクトリ
ビットを無効化するマスク手段を有することを特徴とす
る情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7928690A JPH03278265A (ja) | 1990-03-28 | 1990-03-28 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7928690A JPH03278265A (ja) | 1990-03-28 | 1990-03-28 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03278265A true JPH03278265A (ja) | 1991-12-09 |
Family
ID=13685627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7928690A Pending JPH03278265A (ja) | 1990-03-28 | 1990-03-28 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03278265A (ja) |
-
1990
- 1990-03-28 JP JP7928690A patent/JPH03278265A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4142234A (en) | Bias filter memory for filtering out unnecessary interrogations of cache directories in a multiprocessor system | |
JP2825550B2 (ja) | 多重仮想空間アドレス制御方法および計算機システム | |
EP0384620B1 (en) | High performance memory system | |
EP0341899B1 (en) | Content addressable memory array | |
US7263565B2 (en) | Bus system and integrated circuit having an address monitor unit | |
EP0341897A2 (en) | Content addressable memory array architecture | |
JPS6259822B2 (ja) | ||
EP0341896A2 (en) | Content addressable memory array | |
US4151598A (en) | Priority assignment apparatus for use in a memory controller | |
JPH01290050A (ja) | バッファ記憶装置 | |
JPH0532775B2 (ja) | ||
US5701437A (en) | Dual-memory managing apparatus and method including prioritization of backup and update operations | |
JPH03278265A (ja) | 情報処理装置 | |
JP2570466B2 (ja) | 情報処理装置 | |
US5797032A (en) | Bus for connecting extension cards to a data processing system and test method | |
JPS60701B2 (ja) | デ−タ処理装置 | |
US20070300014A1 (en) | Debug port for on-die DRAM | |
JPS59133623A (ja) | バス情報履歴格納方式 | |
JP2943926B2 (ja) | エラー回復制御装置 | |
SU1405064A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
JPS62241051A (ja) | 共有メモリシステム | |
JPS59107499A (ja) | 多重化メモリ回路 | |
JPS61156460A (ja) | 共有メモリ装置 | |
JPS6326745A (ja) | 共用メモリのオ−バラン制御方式 | |
JPS60215272A (ja) | マルチプロセツサシステム |