JPS601579A - 集積回路の試験方法 - Google Patents
集積回路の試験方法Info
- Publication number
- JPS601579A JPS601579A JP58109200A JP10920083A JPS601579A JP S601579 A JPS601579 A JP S601579A JP 58109200 A JP58109200 A JP 58109200A JP 10920083 A JP10920083 A JP 10920083A JP S601579 A JPS601579 A JP S601579A
- Authority
- JP
- Japan
- Prior art keywords
- distribution
- probability
- test pattern
- random number
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はＬＳＩ等に試験用として適用可能な集積回路試
験装置に関する。
験装置に関する。
従来、種々のテストパターン発生装置が考案されている
が乱数入力の発生装置においては、発生乱数をそのま捷
入力、又は一様な変換によシ、テストパターンとして発
生させる装置か主に提案されている。例えば２４人力の
回路の場合乱数をＡＤ変換しテストパターンとして発生
させた場合、−組２４個の′１”又は′０”が、一つの
テストノ（ターンとして形成される。そこでその−組中
の１″の数（以後“重み″と略す）を横軸にとり、その
゛重み”に対応する発生確率を縦軸にとり、−板瓦数発
生装置により３０００組のテスト・（ターンを発生させ
た場合の分布を第１図に示す。
が乱数入力の発生装置においては、発生乱数をそのま捷
入力、又は一様な変換によシ、テストパターンとして発
生させる装置か主に提案されている。例えば２４人力の
回路の場合乱数をＡＤ変換しテストパターンとして発生
させた場合、−組２４個の′１”又は′０”が、一つの
テストノ（ターンとして形成される。そこでその−組中
の１″の数（以後“重み″と略す）を横軸にとり、その
゛重み”に対応する発生確率を縦軸にとり、−板瓦数発
生装置により３０００組のテスト・（ターンを発生させ
た場合の分布を第１図に示す。
゛ 図より、入力が一様乱数である限り、その分布は２
項分布になる事がわかる。
項分布になる事がわかる。
又、一様な変換すなわち“１”、０”の出現確率を単に
変化させた場合は第１図の分布を横軸方向に移動させた
分布に他ならない。
変化させた場合は第１図の分布を横軸方向に移動させた
分布に他ならない。
じかしながら以上の方式ではその１重＋”の分布が２項
分布である為できるだけ少ないテストノくターンを発生
させて試験する場合、種々の重みのパターンを発生させ
たくても、確率分布として限定させたパターンでは、発
生しにくい物が多い。
分布である為できるだけ少ないテストノくターンを発生
させて試験する場合、種々の重みのパターンを発生させ
たくても、確率分布として限定させたパターンでは、発
生しにくい物が多い。
例えば０”が２０個、″１＃が４個のテストノ（ターン
は２項分布で発生した場合、約０．０３％の確率すなわ
ち、１万パターンに３回の割合で出現するにすぎない。
は２項分布で発生した場合、約０．０３％の確率すなわ
ち、１万パターンに３回の割合で出現するにすぎない。
さらに一様な変換を加えた場谷においても、平行移動さ
せた逆方向の１重み”については、同様の事が言え、入
力数が増すにつれこの傾向は顕著となる。例えばＡＮＤ
ゲートとＯＲゲートにより構成される場合は従来は全く
適用できない０ 〔発明の目的〕 本発明の目的は、ＡＮＤＺＯＲゲート系等の集積回路の
試験を短時間で済ませる事ができる集積回路試験装置を
提供することにある。
せた逆方向の１重み”については、同様の事が言え、入
力数が増すにつれこの傾向は顕著となる。例えばＡＮＤ
ゲートとＯＲゲートにより構成される場合は従来は全く
適用できない０ 〔発明の目的〕 本発明の目的は、ＡＮＤＺＯＲゲート系等の集積回路の
試験を短時間で済ませる事ができる集積回路試験装置を
提供することにある。
〔発明の概要」
即ち本発明は、乱数発生装置と、発生した乱数の分布を
制御する乱数分布変換装置と、この乱数分布に応じて特
定の論理値を所定の確率で出力するテストパターン発生
装置とを備え、前記論理値の出現確率が重み軸方向に対
して凹状の分布を持つテストパターンを発生する事を特
徴とする集積回路試験装置を提供するものである。
制御する乱数分布変換装置と、この乱数分布に応じて特
定の論理値を所定の確率で出力するテストパターン発生
装置とを備え、前記論理値の出現確率が重み軸方向に対
して凹状の分布を持つテストパターンを発生する事を特
徴とする集積回路試験装置を提供するものである。
〔発明の効果］
即ち、本発明により凹状の確率分布を持つ論理値を発生
させる事により、集積回路の試験時間が著しく短縮化さ
れる様に安る。これは平行移動した２項分布しか得られ
なかった従来装置とは大きく相異する。
させる事により、集積回路の試験時間が著しく短縮化さ
れる様に安る。これは平行移動した２項分布しか得られ
なかった従来装置とは大きく相異する。
例えば、ＡＮＤ１０Ｒゲート回路に対しては重みの両端
に大きな”１″出現確率を発生するようにでき、従来法
に比べて格段の速さで試験を済ませることができる。
に大きな”１″出現確率を発生するようにでき、従来法
に比べて格段の速さで試験を済ませることができる。
以下本発明の一実施例を図面を用いて詳細に説明する。
装置の概要を説明すると、まず変換関数を用意し、これ
をＧ、（ｘ）と定義する。ここでは具体的に Ｇ＋ （Ｘ） ＝ ｔ ａ（１−ｘ ・・・・・・・・
・・・・・・・・・・・・・・・・・・・ （１）とす
る。
をＧ、（ｘ）と定義する。ここでは具体的に Ｇ＋ （Ｘ） ＝ ｔ ａ（１−ｘ ・・・・・・・・
・・・・・・・・・・・・・・・・・・・ （１）とす
る。
ここで−１から１の間で一様乱数を発生させ。
ｆｌ１式により変換し、これをＰとする即ち発生させた
乱数をγ０とすると、 Ｐ＝ｊａｎ−γＧ ・・・・・・・・・・・・・・・・
・・・・・・・・・・・ （２）となる。これが基準値
となる。
乱数をγ０とすると、 Ｐ＝ｊａｎ−γＧ ・・・・・・・・・・・・・・・・
・・・・・・・・・・・ （２）となる。これが基準値
となる。
さらに変換関数として
を定義し、用意する。（αは制御パラメータ；後述）そ
して続けて一様乱数によってテストパターン列を発生さ
せる。テストパターン列の要素の数が２４として発生さ
鷺た乱数をγ１〜γ２４、変換したパターン要素Ｑ＋−
Ｑｇ＋とすると、となる。
して続けて一様乱数によってテストパターン列を発生さ
せる。テストパターン列の要素の数が２４として発生さ
鷺た乱数をγ１〜γ２４、変換したパターン要素Ｑ＋−
Ｑｇ＋とすると、となる。
次に（２）に依り、決定したＰと（４）により、決定し
たＱ、−Ｑ！、からテストパターンを発生する。その方
法は、発生するテストパターンをＴ、−Ｔ、４とすると
。
たＱ、−Ｑ！、からテストパターンを発生する。その方
法は、発生するテストパターンをＴ、−Ｔ、４とすると
。
と定義する。この手法に従って（１）〜（５）を繰シ返
すことにより、次々とテストパターンを発生する。
すことにより、次々とテストパターンを発生する。
ここで（３）式で出てきた、αについての補足説明を行
なう。αは８２図に示す通シ分布形状を変化させるパラ
メータである。第２図はそのαを変化させた例である。
なう。αは８２図に示す通シ分布形状を変化させるパラ
メータである。第２図はそのαを変化させた例である。
図はα−１０，０（ａｔ 、α−１，０（ｂｌ。
α＝ ０．１ （ｃ）を示している。第２図を見てわか
る通り、分布形状を変化させることによシ確率分布の中
心（ピーク部）と、両端部との大小関係及びその比が制
御される。
る通り、分布形状を変化させることによシ確率分布の中
心（ピーク部）と、両端部との大小関係及びその比が制
御される。
第３図は装置例を示す。第３図では一様乱数発生装置１
０から基本人力として入力せしめられた一板瓦数群γ。
０から基本人力として入力せしめられた一板瓦数群γ。
、γ７．・・・γ２４と外部データ入力回路１１から入
力された外部パラメータα、βが乱数分布変換装置に入
力し、さらにまず入力したｒ。は式（１１型の変換関数
装置１３により又、γ、〜γ２４は式（３）型の変換関
数装置１４によシ各々変換され出力される。この出力さ
れた系列” 、Ｑ＋ 、Ｑ４ 、・・・。
力された外部パラメータα、βが乱数分布変換装置に入
力し、さらにまず入力したｒ。は式（１１型の変換関数
装置１３により又、γ、〜γ２４は式（３）型の変換関
数装置１４によシ各々変換され出力される。この出力さ
れた系列” 、Ｑ＋ 、Ｑ４ 、・・・。
Ｑ２４をさらにテストパターン発生装置１５に入力し、
式（５）型の変換により最終のテストパターンＩｌｌ。
式（５）型の変換により最終のテストパターンＩｌｌ。
〜Ｔ２４ を発生する。
以上のフローチャートを第４図に示す。
更に、テストパターンＴ、〜Ｔ２４は被験回路１６に入
力される。ＰＩ、、ＰＩ２ 、・・・、ＰＩｎはその入
力端子である。被験回路がＡＮＤ、ＯＲゲートである場
合には次の様にすれば良い。
力される。ＰＩ、、ＰＩ２ 、・・・、ＰＩｎはその入
力端子である。被験回路がＡＮＤ、ＯＲゲートである場
合には次の様にすれば良い。
事前に２人力ＡＮＤゲートを説明すると、入力が００″
、“０１″、”１０”の３パターンに対し出力は０”と
なる。そして入力″１１” のみ出力が１”となる。
、“０１″、”１０”の３パターンに対し出力は０”と
なる。そして入力″１１” のみ出力が１”となる。
即ち、３／４の確率で出力゛０″が現われる。又、２人
力ＯＲゲートの場合、逆に入力”ｏｏ”のみ出力が”１
″となる。
力ＯＲゲートの場合、逆に入力”ｏｏ”のみ出力が”１
″となる。
従って上記被験回路が主に、同等の比のＡＮＤ系及びＯ
Ｒ系の論理回路から構成される場合、全入力ビンに対す
るＡＮＤ系及びＯＲ系の占有率からαを決定する。例え
ば第２図のα＝０．１の如き″′１″出現確率分布でテ
ストパターンを発生させれば、被験回路を効率よく試験
する事ができ、α＝１０．０やα＝１．０の場合に比べ
ても極めて短時間で試験が終了する。ＡＮＤ系、ＯＲ系
の比が異なる時にはその間をぬうようにαを決定すれば
よい。
Ｒ系の論理回路から構成される場合、全入力ビンに対す
るＡＮＤ系及びＯＲ系の占有率からαを決定する。例え
ば第２図のα＝０．１の如き″′１″出現確率分布でテ
ストパターンを発生させれば、被験回路を効率よく試験
する事ができ、α＝１０．０やα＝１．０の場合に比べ
ても極めて短時間で試験が終了する。ＡＮＤ系、ＯＲ系
の比が異なる時にはその間をぬうようにαを決定すれば
よい。
同、本発明は上記実施例に限定される拳なく、例えば前
記変換関数も種々のものを用いる事ができる。又、乱数
も、−１から１を数値として発生するものに限らず、論
理゛１”をランダムな時間間隔で発生し、その時間間隔
を乱数に対応させるようにしても良い。
記変換関数も種々のものを用いる事ができる。又、乱数
も、−１から１を数値として発生するものに限らず、論
理゛１”をランダムな時間間隔で発生し、その時間間隔
を乱数に対応させるようにしても良い。
又、２項分布を時間と共に重み軸に沿って平行移動させ
てもよい。移動速度が等しければ出現確率は均一になる
が重み中心では速く、両端ではゆっくり往復移動させれ
ば”１″及び”０″の多いピットパターンの出現確率の
高い確率分布を得る事ができるようになる。
てもよい。移動速度が等しければ出現確率は均一になる
が重み中心では速く、両端ではゆっくり往復移動させれ
ば”１″及び”０″の多いピットパターンの出現確率の
高い確率分布を得る事ができるようになる。
第１図は、横軸は重み、縦軸は確率、パターン要素（”
１ ”、” Ｏ″の総数）は２４の一様乱数によって
発生させたテストパターンの″重み”−確率分布曲線を
示す図、第２図はαのみを変化させ、発生させたテスト
パターンの“重み”−確率分布曲線を示す図、第３図は
本発明の装置構成図、第４図は本発明のフローチャート
図である。 弐埋人弁理士 則近憲１行（ほか１名）第１図 、受み 第 ２ 凶 一童み
１ ”、” Ｏ″の総数）は２４の一様乱数によって
発生させたテストパターンの″重み”−確率分布曲線を
示す図、第２図はαのみを変化させ、発生させたテスト
パターンの“重み”−確率分布曲線を示す図、第３図は
本発明の装置構成図、第４図は本発明のフローチャート
図である。 弐埋人弁理士 則近憲１行（ほか１名）第１図 、受み 第 ２ 凶 一童み
Claims (1)
- 乱数発生装置と、発生した乱数の分布を制御する乱数分
布変換装置と、この乱数分布に応じて特定の論理値を所
定の確率で出力するテストパターン発生装置とを備え、
前記論理値の出現確率が重み軸方向に対して凹状の分布
を持つテストパターンを発生する事を特徴とする集積回
路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109200A JPH0833437B2 (ja) | 1983-06-20 | 1983-06-20 | 集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109200A JPH0833437B2 (ja) | 1983-06-20 | 1983-06-20 | 集積回路の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601579A true JPS601579A (ja) | 1985-01-07 |
| JPH0833437B2 JPH0833437B2 (ja) | 1996-03-29 |
Family
ID=14504147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58109200A Expired - Lifetime JPH0833437B2 (ja) | 1983-06-20 | 1983-06-20 | 集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833437B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421116U (ja) * | 1990-06-12 | 1992-02-21 |
-
1983
- 1983-06-20 JP JP58109200A patent/JPH0833437B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421116U (ja) * | 1990-06-12 | 1992-02-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0833437B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636506B2 (ja) | 半導体試験装置 | |
| JPH04213212A (ja) | 高速パターン発生器 | |
| JPH0746127B2 (ja) | 半導体試験装置 | |
| US5057795A (en) | Digital gaussian white noise generation system and method of use | |
| JPS601579A (ja) | 集積回路の試験方法 | |
| JPH05291891A (ja) | 一次乱数パルス列発生回路装置 | |
| JPH0833436B2 (ja) | 集積回路の試験方法 | |
| JPH0720582U (ja) | 半導体試験装置用波形整形回路 | |
| JPH0580987A (ja) | 擬似乱数発生方式 | |
| SU1300467A1 (ru) | Генератор случайного процесса | |
| JPS5934320B2 (ja) | 電子楽器における自動アルペジヨ装置 | |
| JPS61292579A (ja) | 試験信号発生回路 | |
| JP2598551Y2 (ja) | 半導体試験装置 | |
| SU1005306A1 (ru) | Преобразователь напр жение-временной интервал | |
| JPS62145926A (ja) | Ｄ／ａ変換器の試験方法 | |
| SU732950A1 (ru) | Генератор случайного процесса | |
| JPS61240173A (ja) | 検査入力自動生成システム | |
| SU1247867A1 (ru) | Генератор потока случайных импульсов | |
| SU444213A1 (ru) | Устройство дл моделировани постепенного изменени параметров технических систем | |
| JPH0481010A (ja) | 遅延信号発生回路 | |
| Moniri | Analysis of interpolation waveforms in time-averaging interpolative digital-to-analogue converters | |
| JPH0483184A (ja) | 半導体集積回路 | |
| JPH04147069A (ja) | テスト波形生成器 | |
| JPH0675016A (ja) | 半導体集積回路用テストパターン生成方法および装置 | |
| JPS63103985A (ja) | 集積回路素子検査装置 |