JPS60157359A - デイジタル信号器冗長構成方式 - Google Patents
デイジタル信号器冗長構成方式Info
- Publication number
- JPS60157359A JPS60157359A JP1195084A JP1195084A JPS60157359A JP S60157359 A JPS60157359 A JP S60157359A JP 1195084 A JP1195084 A JP 1195084A JP 1195084 A JP1195084 A JP 1195084A JP S60157359 A JPS60157359 A JP S60157359A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signals
- highway
- digital signal
- time slots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は時分割交換機の可聴音や局間信号な送出するデ
ィジタル信号器に係り、特にその冗長構成をとるために
好適な回路方式に関する。
ィジタル信号器に係り、特にその冗長構成をとるために
好適な回路方式に関する。
時分割交換機の2重化されたディジタル通話路網にディ
ジタル信号器を冗長をもたせて接続する場合、従来は通
話路網対応に接続するか、さらに通話路網とディジタル
信号器との間に系交絡を持たせていた。しかし、前者は
常用系通話路網が正常であるにもかかわらず常用系ディ
ジタル信号器障害により通話路網を含めて系切替を行な
う必要があり、呼処理に影響を与える。
ジタル信号器を冗長をもたせて接続する場合、従来は通
話路網対応に接続するか、さらに通話路網とディジタル
信号器との間に系交絡を持たせていた。しかし、前者は
常用系通話路網が正常であるにもかかわらず常用系ディ
ジタル信号器障害により通話路網を含めて系切替を行な
う必要があり、呼処理に影響を与える。
また後者は通話路網系切替は必要ないが、通話路網側で
障害のディジタル信号器から正常なディジタル信号器へ
のルート切替が必要となり、かつそのために2台の信号
器と接続するためのハードウェアも必要となり、制御の
むずかしさや、不経済さを伴なっている。
障害のディジタル信号器から正常なディジタル信号器へ
のルート切替が必要となり、かつそのために2台の信号
器と接続するためのハードウェアも必要となり、制御の
むずかしさや、不経済さを伴なっている。
本発明の目的はかかる従来技術の欠点をなくし、2重化
されたディジタル信号器の障害系から正常系への切替制
御を呼処理に影響なく経済的かつ容易に行なうためのデ
ィジタル信号器の冗長構成方式を提供することにある。
されたディジタル信号器の障害系から正常系への切替制
御を呼処理に影響なく経済的かつ容易に行なうためのデ
ィジタル信号器の冗長構成方式を提供することにある。
本発明のディジタル信号器の冗長構成方式は、ディジタ
ルハイウェイのタイムスロット対応の複数のディジタル
信号を送出するディジタル信号器に偶数タイムスロット
対応または奇数タイムスロット対応のディジタル信号を
選択して送出する機能を設け、このディジタル信号機を
2装置上記デイジタルハイウエイにマルチ接続して通常
一方のディジタル信号器はディジタルハイウェイの偶数
タイムスロット対応のディジタル信号を送出し、他方の
ディジタル信号器はディジタルハイウェイの奇数タイム
スロット対応のディジタル信号ビ送出し、一方のディジ
タル信号器障害時は他方のディジタル信号器の全ディジ
タル信号をディジタルハイクーエイに送出することでデ
ィジタル信号器の冗長構成をなすことを特徴とする。
ルハイウェイのタイムスロット対応の複数のディジタル
信号を送出するディジタル信号器に偶数タイムスロット
対応または奇数タイムスロット対応のディジタル信号を
選択して送出する機能を設け、このディジタル信号機を
2装置上記デイジタルハイウエイにマルチ接続して通常
一方のディジタル信号器はディジタルハイウェイの偶数
タイムスロット対応のディジタル信号を送出し、他方の
ディジタル信号器はディジタルハイウェイの奇数タイム
スロット対応のディジタル信号ビ送出し、一方のディジ
タル信号器障害時は他方のディジタル信号器の全ディジ
タル信号をディジタルハイクーエイに送出することでデ
ィジタル信号器の冗長構成をなすことを特徴とする。
以下、本発明の一実施例を第1図により説明する。第1
図に示すとおり、2重化されたディジタル信号器IA、
IBは共通のディジタルハイウェイ3を介して、2重化
されたディジタル通話路網2A、 2Bにマルチ接続さ
れている。ディジタル信号器IA、IBの主壁構成部は
、複数の異なる信号を発生する信号送信部1 oA、
1 oB信号送信部10A、 1 oBに同期したディ
ジタルハイウェイ上のタイムスロットの偶数、奇数対応
のクロック発生、及び出力レベルの9L”、′H”固定
の機能を有する切替クロック送信部11A、11Bより
構成される。初期状態(例えば電源投入時)では切替ク
ロック送信部11A、11Bの出力15A、 15Bは
共に@Ll+レベルに強制的に設定され、ディジタルハ
イウェイ5には信号は送信されない。今、信号路16A
、 16Bを介してプロセッサより切替クロック送信部
11Aには偶数タイムス四ット使用指示を行ない、同様
にして切替クロック送信部11Bには奇数タイムスロッ
ト使用指示を行なう場合について、動作説明を行なう。
図に示すとおり、2重化されたディジタル信号器IA、
IBは共通のディジタルハイウェイ3を介して、2重化
されたディジタル通話路網2A、 2Bにマルチ接続さ
れている。ディジタル信号器IA、IBの主壁構成部は
、複数の異なる信号を発生する信号送信部1 oA、
1 oB信号送信部10A、 1 oBに同期したディ
ジタルハイウェイ上のタイムスロットの偶数、奇数対応
のクロック発生、及び出力レベルの9L”、′H”固定
の機能を有する切替クロック送信部11A、11Bより
構成される。初期状態(例えば電源投入時)では切替ク
ロック送信部11A、11Bの出力15A、 15Bは
共に@Ll+レベルに強制的に設定され、ディジタルハ
イウェイ5には信号は送信されない。今、信号路16A
、 16Bを介してプロセッサより切替クロック送信部
11Aには偶数タイムス四ット使用指示を行ない、同様
にして切替クロック送信部11Bには奇数タイムスロッ
ト使用指示を行なう場合について、動作説明を行なう。
こ4のときのデジタルハイウェイ5への信号送出タイミ
ングを第2図に示す。第1図の信号送信部10Aの出力
12Aには第2図に示すとおり8檜類の異なる信号Aル
(n=0〜7)がディジタルハイウェイ5のタイムスロ
ット対応に出力され、同様にして第1図の信号送信部1
0Bの出力12Bには第一2図に示すとおり8種類の異
なる信号Bル(ル=0〜7)が出力される。ここで、1
2A、12Bの出力は互いに同期しており、かつAルと
BrLの同一タイムスロットの信号は同一信号である。
ングを第2図に示す。第1図の信号送信部10Aの出力
12Aには第2図に示すとおり8檜類の異なる信号Aル
(n=0〜7)がディジタルハイウェイ5のタイムスロ
ット対応に出力され、同様にして第1図の信号送信部1
0Bの出力12Bには第一2図に示すとおり8種類の異
なる信号Bル(ル=0〜7)が出力される。ここで、1
2A、12Bの出力は互いに同期しており、かつAルと
BrLの同一タイムスロットの信号は同一信号である。
一方、第1図の切替クロック送信部11A、11Bの出
力15A、 15Bには第2図に示すとおりの偶数タイ
ムスロット、奇数タイムスロットに対応したクロックが
出力される。このため、第1図のハイウェイゲート信号
線14A、 14Bの制御により、ディジタルハイウェ
イ5には第2図に示すとおり、 Ax、Baの信号が交
互に出力され、ゲイジ先々通話路網2A。
力15A、 15Bには第2図に示すとおりの偶数タイ
ムスロット、奇数タイムスロットに対応したクロックが
出力される。このため、第1図のハイウェイゲート信号
線14A、 14Bの制御により、ディジタルハイウェ
イ5には第2図に示すとおり、 Ax、Baの信号が交
互に出力され、ゲイジ先々通話路網2A。
2Bに入力される。ここで、ディジタル信号器1Bに障
害が発生した場合、ディジタル信号器1Bをシステムよ
り切離すことで信号線15Bが・H・レベルになり、信
号送信部10Aからの信号が全てデジタルハイウェイ5
に送出される。また、ディジタル信号器をシステムより
切替す前に、プロセッサより信号路16Bを介して切替
クロック送信部11Bの出力15Bを”L″レベル設定
し、さらにプロセッサより信号路16Aを介して切替り
pツク送信部11Aの出力15Aを1H″レベルに設定
することでも、信号送信部1oAからの信号を全てディ
ジタルハイウェイ6に送出できる。
害が発生した場合、ディジタル信号器1Bをシステムよ
り切離すことで信号線15Bが・H・レベルになり、信
号送信部10Aからの信号が全てデジタルハイウェイ5
に送出される。また、ディジタル信号器をシステムより
切替す前に、プロセッサより信号路16Bを介して切替
クロック送信部11Bの出力15Bを”L″レベル設定
し、さらにプロセッサより信号路16Aを介して切替り
pツク送信部11Aの出力15Aを1H″レベルに設定
することでも、信号送信部1oAからの信号を全てディ
ジタルハイウェイ6に送出できる。
以上のことはディジタル信号器1人の障害時や、切替ク
ロック送信部11Aが奇数タイムスロット使用指示、切
替クロック送信部11Bが偶数タイムス四ット使用指示
の場合にも同様に実行できる。以上述べたとおり、本実
施例によれば冗長構成を必要とするディジタル信号器に
おいて、障害ディジタル信号器を正常ディジタル信号器
に切替える際に通話路網に影響がないため呼処理に影響
なくディジタル信号器の切替が実施でき−かつ2重化さ
れたディジタル信号器とディジタル通話路網との間にデ
ィジタルハイウェイ交絡を必要としないために経済的な
接続が実施でき、制御も容易となるという効果がある。
ロック送信部11Aが奇数タイムスロット使用指示、切
替クロック送信部11Bが偶数タイムス四ット使用指示
の場合にも同様に実行できる。以上述べたとおり、本実
施例によれば冗長構成を必要とするディジタル信号器に
おいて、障害ディジタル信号器を正常ディジタル信号器
に切替える際に通話路網に影響がないため呼処理に影響
なくディジタル信号器の切替が実施でき−かつ2重化さ
れたディジタル信号器とディジタル通話路網との間にデ
ィジタルハイウェイ交絡を必要としないために経済的な
接続が実施でき、制御も容易となるという効果がある。
本発明によれば、2M化されたディジタル通話路網に関
係な(2重化されたディジタル信号器の間のみで片系障
害時の系切替が可能であるため、呼処理に影響がなく、
また2台のディジタル信号器をディジタルハイウェイに
マルチ接続するためにハードウェア量が少なく経済的で
あり、かつディジタル通話路網から見てディジタル信号
器の2重化構成を意識する必要がないため接続制御が容
易となる等の効果がある。
係な(2重化されたディジタル信号器の間のみで片系障
害時の系切替が可能であるため、呼処理に影響がなく、
また2台のディジタル信号器をディジタルハイウェイに
マルチ接続するためにハードウェア量が少なく経済的で
あり、かつディジタル通話路網から見てディジタル信号
器の2重化構成を意識する必要がないため接続制御が容
易となる等の効果がある。
第1図は本発明によるディジタル信号器の冗長構成方式
の一実施例を示すブロック図、第2図は第1図のディジ
タルハイウェイ5の偶数タイムスロット上にディジタル
信号器1人より、また奇数タイムスロット上にディジタ
ル信号器1Bより各々信号を送出する場合のタイムチャ
ートである。 IA、IB・・・ディジタル信号器、 2A、2B・・・ディジタル通話路網、6・・・ディジ
タルハイウェイ、 10A、 1 oB・・・信号送信部、11A、11B
・・・切替クロック送信部。 代理人弁理士 高 橋 明 夫
の一実施例を示すブロック図、第2図は第1図のディジ
タルハイウェイ5の偶数タイムスロット上にディジタル
信号器1人より、また奇数タイムスロット上にディジタ
ル信号器1Bより各々信号を送出する場合のタイムチャ
ートである。 IA、IB・・・ディジタル信号器、 2A、2B・・・ディジタル通話路網、6・・・ディジ
タルハイウェイ、 10A、 1 oB・・・信号送信部、11A、11B
・・・切替クロック送信部。 代理人弁理士 高 橋 明 夫
Claims (1)
- 2重化されたディジタル通話路網と複数のディジタル信
号を送出する2重化されたディジタル信号器と後者を前
者にマルチ接続して上記複数のディジタル(N号をタイ
ムスロット対応に乗せるディジタルハイウェイより成る
信号分配構成を有する時分割交換機のディジタル信号器
において、上記ディジタルハイウェイのタイムスロット
対応の複数のディジタル信号のうち偶数タイムスロット
対応の信号または奇数タイムスロット対応の信号または
全信号のいずれかを選択してディジタルハイウェイの対
応するタイムスロットに送出することを可能とする機能
を設けたことを特徴とするディジタル信号器冗長構成方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195084A JPS60157359A (ja) | 1984-01-27 | 1984-01-27 | デイジタル信号器冗長構成方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195084A JPS60157359A (ja) | 1984-01-27 | 1984-01-27 | デイジタル信号器冗長構成方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60157359A true JPS60157359A (ja) | 1985-08-17 |
Family
ID=11791910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1195084A Pending JPS60157359A (ja) | 1984-01-27 | 1984-01-27 | デイジタル信号器冗長構成方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60157359A (ja) |
-
1984
- 1984-01-27 JP JP1195084A patent/JPS60157359A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1185129A2 (en) | Optical distribution network system that performs system switching only when total operation condition is improved | |
EP0535858B1 (en) | Selection of transmission facilities using optical wavelength division multiplexing | |
US4890279A (en) | Multiplexer and computer network using the same | |
JPS60157359A (ja) | デイジタル信号器冗長構成方式 | |
JPS61295800A (ja) | 遠隔局制御方式 | |
JP2827735B2 (ja) | クロック切替方式 | |
JP2978623B2 (ja) | 網同期システム | |
JP2867865B2 (ja) | 予備回線切替制御方式 | |
JPH04294660A (ja) | 光加入者装置監視方式 | |
JPS5910050A (ja) | 二重ル−プ伝送方式 | |
JPH0821877B2 (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
JPH04334135A (ja) | 光ファイバプロテクション方式 | |
JP2588226B2 (ja) | 時分割多重装置 | |
JP2737569B2 (ja) | 多重化装置 | |
JPS60160734A (ja) | ライン保護スイツチの制御信号二重化方法 | |
JPH0514383A (ja) | クロツク切り替え方式 | |
JP3042084B2 (ja) | インタフェース回路 | |
JPH01126042A (ja) | リング通信システムにおける伝送路監視方式 | |
JP3024163B2 (ja) | 同期多重端局装置 | |
JP3099442B2 (ja) | 端局装置 | |
JPH05199212A (ja) | クロック切替方式 | |
JPS6298952A (ja) | 監視試験情報切替方式 | |
JPH0683240B2 (ja) | 信号伝送方式 | |
JPH11243385A (ja) | クロック切替機能監視システム | |
JPH08107425A (ja) | 信号切換装置 |