JPS60157247A - プログラム可能な厚膜回路網 - Google Patents
プログラム可能な厚膜回路網Info
- Publication number
- JPS60157247A JPS60157247A JP59248828A JP24882884A JPS60157247A JP S60157247 A JPS60157247 A JP S60157247A JP 59248828 A JP59248828 A JP 59248828A JP 24882884 A JP24882884 A JP 24882884A JP S60157247 A JPS60157247 A JP S60157247A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- layer
- glaze
- dielectric
- fusible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
- H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
- H01H85/046—Fuses formed as printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10181—Fuse
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Fuses (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、減衰器、分圧器等に用いられ少なくとも１つ
の厚膜融解性装置を具えるプロゲラｌ、可能な厚膜回路
網に関するものであり、またこのような厚膜融解性装置
を製造する方法に関するものである。
の厚膜融解性装置を具えるプロゲラｌ、可能な厚膜回路
網に関するものであり、またこのような厚膜融解性装置
を製造する方法に関するものである。
融解性装置は周知であり、これらの正確な構造は適用分
野或いは回路中での使用状態に応じて決まる。１衰器の
減衰レベルを設定したり或いは分圧器において微同調を
達成したりする為には多くの場合厚膜融解性装置を用い
るのが好ましい。しかし、従来の厚膜融解性装置には幾
つかの欠点があった。ある従来の厚膜融解性装置の抵抗
値はあまりにも低く、他のある従来の装置はその祠料に
制限があり、更に他のある従来の装置は薄膜型であった
。
野或いは回路中での使用状態に応じて決まる。１衰器の
減衰レベルを設定したり或いは分圧器において微同調を
達成したりする為には多くの場合厚膜融解性装置を用い
るのが好ましい。しかし、従来の厚膜融解性装置には幾
つかの欠点があった。ある従来の厚膜融解性装置の抵抗
値はあまりにも低く、他のある従来の装置はその祠料に
制限があり、更に他のある従来の装置は薄膜型であった
。
精密な電気ヒユーズの代表的な例は米国特許第３、４０
１．４５２号明細書に記載されている。この米国特許に
は、互いに離間したヒユーズ電極間に延在しこれら電極
を互いに電気的に接続する導電性のヒユーズ金属の層と
、このヒユーズ金属の層に、密接してこの層を被覆し、
ヒユーズ金属が過負荷電流によりとばされた後にこのヒ
ユーズ金属を散逸させてとばされた金属間に生じる傾向
にあるアークを有効に抑圧するようにする電気絶縁性の
ガラスの層とを有する金属−ガラス複合ヒユーズ素子が
記載されている。この米国特許の装置の目的は定格の断
線電流で迅速且つ確実に断線せしめる精密な小型電気ヒ
ユーズを提供することにあった。
１．４５２号明細書に記載されている。この米国特許に
は、互いに離間したヒユーズ電極間に延在しこれら電極
を互いに電気的に接続する導電性のヒユーズ金属の層と
、このヒユーズ金属の層に、密接してこの層を被覆し、
ヒユーズ金属が過負荷電流によりとばされた後にこのヒ
ユーズ金属を散逸させてとばされた金属間に生じる傾向
にあるアークを有効に抑圧するようにする電気絶縁性の
ガラスの層とを有する金属−ガラス複合ヒユーズ素子が
記載されている。この米国特許の装置の目的は定格の断
線電流で迅速且つ確実に断線せしめる精密な小型電気ヒ
ユーズを提供することにあった。
この電気ヒユーズは長い作動期間に亘ってそのままの状
態に維持され、過負荷の場合にのみ破裂する。これに対
し本発明のヒユーズは回路をプロクラミンクする目的の
為に意識的にとばずものである。本発明のヒユーズは上
述した従来の米国特許に構成」二類似するも、数個の顕
著な点で相違するものである。
態に維持され、過負荷の場合にのみ破裂する。これに対
し本発明のヒユーズは回路をプロクラミンクする目的の
為に意識的にとばずものである。本発明のヒユーズは上
述した従来の米国特許に構成」二類似するも、数個の顕
著な点で相違するものである。
本発明の目的は、プログラム可能な厚膜回路網を提供す
ることにある。
ることにある。
本発明は、プロクラム可能な厚膜回路網において、該厚
膜回路網が少なくとも１つの厚膜融解性装置を有し、該
厚膜融解性装置は基板と、この基板上にスクリーン印刷
された誘電体釉薬の第１の層と、この釉薬の第１の層上
に堆積され且つこの釉薬の第１の層をまたぐ幅狭セクメ
ントを有ずろ融解性リンクのパターンの形態の厚膜導体
と、前記の釉薬の第１の層および前記の幅狭セクメント
の上に堆積されたガラスの第２の層とを具え、前記の第
２の層が前記の厚膜導体を閉じ込め、これにより、前記
の融解性リンクに与えられた高エネルギーがガラスの前
記の第２の層を破裂させ、厚膜導体の導電材料をとばし
、融解後の抵抗を高くするようにしたことを特徴とする
。
膜回路網が少なくとも１つの厚膜融解性装置を有し、該
厚膜融解性装置は基板と、この基板上にスクリーン印刷
された誘電体釉薬の第１の層と、この釉薬の第１の層上
に堆積され且つこの釉薬の第１の層をまたぐ幅狭セクメ
ントを有ずろ融解性リンクのパターンの形態の厚膜導体
と、前記の釉薬の第１の層および前記の幅狭セクメント
の上に堆積されたガラスの第２の層とを具え、前記の第
２の層が前記の厚膜導体を閉じ込め、これにより、前記
の融解性リンクに与えられた高エネルギーがガラスの前
記の第２の層を破裂させ、厚膜導体の導電材料をとばし
、融解後の抵抗を高くするようにしたことを特徴とする
。
本発明によるプログラム可能な厚膜回路網は、エネルギ
ーに感応する少なくとも１つの精密小型融解性装置を有
している。このような融解性装置は極めて低い初期抵抗
値を有し、とばされた後には極めて高い抵抗値を有する
ようにする必要がある。本発明の目的は、融解後の抵抗
値を１×１０１０オームよりも高く、代表的には１×１
０１３オームよりも高くするザンドイッチ型の構成を用
いることにより達成される。サンドインチ型の構成を用
いないと、金属アレイの不完全な溶融や蒸発後の金属の
再堆積の為に融解後の抵抗値はｌＸＩＯ３オーム程度に
低くなるのが一般的である。
ーに感応する少なくとも１つの精密小型融解性装置を有
している。このような融解性装置は極めて低い初期抵抗
値を有し、とばされた後には極めて高い抵抗値を有する
ようにする必要がある。本発明の目的は、融解後の抵抗
値を１×１０１０オームよりも高く、代表的には１×１
０１３オームよりも高くするザンドイッチ型の構成を用
いることにより達成される。サンドインチ型の構成を用
いないと、金属アレイの不完全な溶融や蒸発後の金属の
再堆積の為に融解後の抵抗値はｌＸＩＯ３オーム程度に
低くなるのが一般的である。
厚膜融解性装置は以下のようにして形成する。
誘電体ガラス或いは釉薬の第１の層をアルミナ基板」―
にスクリーン印刷し、この釉薬を空気乾燥させ、次にこ
の釉薬を８５０℃〜］ ’０００℃で５〜１０分間加熱
する。次に、所望のヒユーズツマターンの形態の厚膜導
体ペーストを、このパターンの幅狭部分が前記の釉薬の
第１の層をまたくように被着する。次に導体ペーストを
空気乾燥させる。次に釉薬の第２の層（最終の層）を釉
薬の第１の層および導体パターンの幅狭部分上に被着す
る。次に、釉薬の第１の層と導体材料とを同時に８００
〜９００℃で加熱する。これにより（尋られたヒユーズ
素子は、連続的な高電流或いは瞬間的な高いサージエネ
ルギーを受けるととばされる（すなわち溶は去る）。融
解作用を生せしめるのに必要な電流或いはエネルギーは
金属導体の幅に依存する。
にスクリーン印刷し、この釉薬を空気乾燥させ、次にこ
の釉薬を８５０℃〜］ ’０００℃で５〜１０分間加熱
する。次に、所望のヒユーズツマターンの形態の厚膜導
体ペーストを、このパターンの幅狭部分が前記の釉薬の
第１の層をまたくように被着する。次に導体ペーストを
空気乾燥させる。次に釉薬の第２の層（最終の層）を釉
薬の第１の層および導体パターンの幅狭部分上に被着す
る。次に、釉薬の第１の層と導体材料とを同時に８００
〜９００℃で加熱する。これにより（尋られたヒユーズ
素子は、連続的な高電流或いは瞬間的な高いサージエネ
ルギーを受けるととばされる（すなわち溶は去る）。融
解作用を生せしめるのに必要な電流或いはエネルギーは
金属導体の幅に依存する。
サンドインチ型の構成を用いると、幾つかの利点が得ら
れる。すなわち、基板は厚膜回路を支牛角するいかなる
材料にもすることができ、この点は基板材料に制限が課
せられている多くの従来の融解性装置と相違する点であ
る。また、釉薬は市販されているあらゆる被覆材料を含
む厚膜技術と適合する無機誘電体とすることができる。
れる。すなわち、基板は厚膜回路を支牛角するいかなる
材料にもすることができ、この点は基板材料に制限が課
せられている多くの従来の融解性装置と相違する点であ
る。また、釉薬は市販されているあらゆる被覆材料を含
む厚膜技術と適合する無機誘電体とすることができる。
導体はいかなる貴金属或いは卑金属の導電材料にもまた
は抵抗性材料にもすることができる。ある条件の士では
釉薬の下側の層を省略することができる。これは基板の
材料の特性による。
は抵抗性材料にもすることができる。ある条件の士では
釉薬の下側の層を省略することができる。これは基板の
材料の特性による。
図面につき本発明を説明する。
第１図は、誘電体釉薬またはガラスより成る２つの層間
に幅狭な厚膜金属細条をはさんで形成した厚膜ヒユーズ
装置を示す断面図である。ヒ」−ズ１０は、アルミナ基
板１１上に誘電体ガラス或いは釉薬１２の層をスクリー
ン印刷により堆積することにより形成される。基板１１
は厚膜回路を支持するいかなる材料にもすることができ
、例えば凍石或いは磁器被覆鋼材或いは酸化べＩＪ Ｉ
Ｊウムにすることがてきる。基板ｌｌ上に釉薬１２を堆
積した後、この釉薬を空気乾燥させ、次に８５０〜１０
００℃で１０分間加熱させる。
に幅狭な厚膜金属細条をはさんで形成した厚膜ヒユーズ
装置を示す断面図である。ヒ」−ズ１０は、アルミナ基
板１１上に誘電体ガラス或いは釉薬１２の層をスクリー
ン印刷により堆積することにより形成される。基板１１
は厚膜回路を支持するいかなる材料にもすることができ
、例えば凍石或いは磁器被覆鋼材或いは酸化べＩＪ Ｉ
Ｊウムにすることがてきる。基板ｌｌ上に釉薬１２を堆
積した後、この釉薬を空気乾燥させ、次に８５０〜１０
００℃で１０分間加熱させる。
その後、第２図に示すパターン１５の形態の厚膜導体ペ
ース）（ヒユーズ素子）１３を、このパターンの幅狭部
分１５（その幅は代表的に０．００４インチ（約０．１
０ｍｍ）〜０．０１０インチ（約０．２５ ｍｍ ）と
する）が釉薬１２の層をまたぐように被着する。ヒユー
ズ端子部分１６は幅狭部分１５に対し直角に延在するパ
ット或いは突起部の形態とし、これらを以ってヒユーズ
電極を構成する。これらヒユーズ端子部分１Ｇは通常の
端子１７と物理的月つ電気的に接触させる。これにより
高導電性の集中路が得られる。端子１７をヒユーズ素子
１３と異なる材料とする場合には、誘電体釉薬１２の第
１層を堆積する前に端子１７の材料を基板にスクリーン
印刷により堆積して加熱するのが一般に望ましいことで
ある。次に、上述したようにして被着した厚膜導体ペー
スト１３を空気乾燥させる。釉薬１２の第１層と導体パ
ターンの幅狭部分１５との上に釉薬１４の第２（最＃）
層を被着する。次に釉薬１４の第２層と導体ペースト１
：）とを−緒に８００〜９００℃で加熱する。ヒユーズ
素子１３はパラジウム金とするのが好ましく、端子１７
はパラジウム銀とするのが好ましい。
ース）（ヒユーズ素子）１３を、このパターンの幅狭部
分１５（その幅は代表的に０．００４インチ（約０．１
０ｍｍ）〜０．０１０インチ（約０．２５ ｍｍ ）と
する）が釉薬１２の層をまたぐように被着する。ヒユー
ズ端子部分１６は幅狭部分１５に対し直角に延在するパ
ット或いは突起部の形態とし、これらを以ってヒユーズ
電極を構成する。これらヒユーズ端子部分１Ｇは通常の
端子１７と物理的月つ電気的に接触させる。これにより
高導電性の集中路が得られる。端子１７をヒユーズ素子
１３と異なる材料とする場合には、誘電体釉薬１２の第
１層を堆積する前に端子１７の材料を基板にスクリーン
印刷により堆積して加熱するのが一般に望ましいことで
ある。次に、上述したようにして被着した厚膜導体ペー
スト１３を空気乾燥させる。釉薬１２の第１層と導体パ
ターンの幅狭部分１５との上に釉薬１４の第２（最＃）
層を被着する。次に釉薬１４の第２層と導体ペースト１
：）とを−緒に８００〜９００℃で加熱する。ヒユーズ
素子１３はパラジウム金とするのが好ましく、端子１７
はパラジウム銀とするのが好ましい。
これにより得られたヒユーズ素子１３は、充電された電
解コンデンサによって与えられるような瞬間的な高エネ
ルギーのサージ或いは連続的な高電流が流れると吹っと
ぶ、ずなわぢ溶は去る。ヒユ−ズ素子（融解作用）を生
せしめるのに必要な電流或いはエネルギーは金属導体１
３の幅狭部分１５の幅に依存する。適切な破裂を行わし
めるのに必要な代表的なエネルギーレベルは０，００６
インチ（約０．１５ｍｍ ）の幅で０．２０インチ（約
５． ］、 ｍｍ）の長さのパラジウム金ヒユーズ素子
に対し約８〜１０ンユールである。
解コンデンサによって与えられるような瞬間的な高エネ
ルギーのサージ或いは連続的な高電流が流れると吹っと
ぶ、ずなわぢ溶は去る。ヒユ−ズ素子（融解作用）を生
せしめるのに必要な電流或いはエネルギーは金属導体１
３の幅狭部分１５の幅に依存する。適切な破裂を行わし
めるのに必要な代表的なエネルギーレベルは０，００６
インチ（約０．１５ｍｍ ）の幅で０．２０インチ（約
５． ］、 ｍｍ）の長さのパラジウム金ヒユーズ素子
に対し約８〜１０ンユールである。
使用する釉薬１２．１４は厚膜技術と矛盾しない）ｌ！
〔機誘電体とすることができる。この材料には市販され
ているあらゆる被覆材料を含む。厚膜導体（：３はいか
なる貴金属或いは卑金属の導体祠料或いは抵抗性材料に
もすることができる。導体パターンはいかなる幾何学的
な形状にまたいかなる幅にもすることができる。
〔機誘電体とすることができる。この材料には市販され
ているあらゆる被覆材料を含む。厚膜導体（：３はいか
なる貴金属或いは卑金属の導体祠料或いは抵抗性材料に
もすることができる。導体パターンはいかなる幾何学的
な形状にまたいかなる幅にもすることができる。
最も好ましい基板１１の材料は９６％アルミナセラミッ
クである。これは厚膜回路網を構成する上で最も一般的
で価格の面で有効な材料である。その他の配合のアルミ
ナセラミックや酸化ベリリウムや凍石セラミックをも用
いることができた。
クである。これは厚膜回路網を構成する上で最も一般的
で価格の面で有効な材料である。その他の配合のアルミ
ナセラミックや酸化ベリリウムや凍石セラミックをも用
いることができた。
厚膜回路網における被覆或いは多層誘電体として一般に
用いられているような鉛−硼素−珪化物の低温ガラスが
ヒユーズ素子１３の上下に堆積するのに好ましい誘電体
釉薬である。この誘電体釉薬を被着する好適な方法はく
シルク）スクリーン印刷法である。釉薬１２より成る下
側層の目的はヒユーズ素子をセラミック基板１１から熱
的に分離することにある。釉薬１４より成る上側層は発
生したエネルギーをヒユーズ素子１３内に閉じ込め、上
側の釉薬を破裂させる小爆発を生ぜしめるようにする。
用いられているような鉛−硼素−珪化物の低温ガラスが
ヒユーズ素子１３の上下に堆積するのに好ましい誘電体
釉薬である。この誘電体釉薬を被着する好適な方法はく
シルク）スクリーン印刷法である。釉薬１２より成る下
側層の目的はヒユーズ素子をセラミック基板１１から熱
的に分離することにある。釉薬１４より成る上側層は発
生したエネルギーをヒユーズ素子１３内に閉じ込め、上
側の釉薬を破裂させる小爆発を生ぜしめるようにする。
この破裂によりヒユーズ素子の蒸気化金属を逃散させ、
ヒユーズ素子自体の遮断を促進させる。これにより本発
明の特徴である高開路抵抗が得られる。
ヒユーズ素子自体の遮断を促進させる。これにより本発
明の特徴である高開路抵抗が得られる。
ヒユーズ素子に対する好適な金属成分はあらゆる配合の
パラジウム−金かまたはパラジウム−銀とパラジウム−
金との組合せである。パラジウム−銀は低価格で一般の
厚膜抵抗材料との両立性がある為にヒユーズ素子の端子
パット１７にとって好ましいものである。この厚膜抵抗
材料はプロクラム可能な回路網を形成する場合に欠くこ
とのてきないものである。
パラジウム−金かまたはパラジウム−銀とパラジウム−
金との組合せである。パラジウム−銀は低価格で一般の
厚膜抵抗材料との両立性がある為にヒユーズ素子の端子
パット１７にとって好ましいものである。この厚膜抵抗
材料はプロクラム可能な回路網を形成する場合に欠くこ
とのてきないものである。
パラジウム−金はビニース素子１３自体に刻する好適な
金属である。その理由は、パラジウム−金は高開路抵抗
を呈し、一旦とばされると高湿度状態の下でも銀或いは
銀含有合金の場合よりも金属移動を受けない為である。
金属である。その理由は、パラジウム−金は高開路抵抗
を呈し、一旦とばされると高湿度状態の下でも銀或いは
銀含有合金の場合よりも金属移動を受けない為である。
パラジウム−銀およびパラジウム−金は双方共一般に市
販されている厚膜導体材料である。プラチナ−銀、プラ
チナ−金或いは金のような他の厚膜導体材料も用いるこ
とができた。
販されている厚膜導体材料である。プラチナ−銀、プラ
チナ−金或いは金のような他の厚膜導体材料も用いるこ
とができた。
従って、本発明は可溶性装置（ヒユーズ１０）を提供す
るとともに、厚膜材料およびその技術を用いてこの可溶
性装置を製造する方法を提供するものである。ヒユーズ
素子１３は極めて低い初期抵抗値を有し、これがとばさ
れた後には極めて高い抵抗値を呈するようにする必要が
ある。本発明の新規なザンドイッチ型の構成によれば、
Ｉ×１０１０オームを越え、代表的には１×１０１３オ
ームよりも高い融解後抵抗が得られる。本発明のような
ザンドイッチ型の構成にしないと、金属の融解が不完全
であるか或いは蒸気化後の金属の再堆積の為に１×１０
５ オーム程度に低い融解後抵抗が一般的となる。
るとともに、厚膜材料およびその技術を用いてこの可溶
性装置を製造する方法を提供するものである。ヒユーズ
素子１３は極めて低い初期抵抗値を有し、これがとばさ
れた後には極めて高い抵抗値を呈するようにする必要が
ある。本発明の新規なザンドイッチ型の構成によれば、
Ｉ×１０１０オームを越え、代表的には１×１０１３オ
ームよりも高い融解後抵抗が得られる。本発明のような
ザンドイッチ型の構成にしないと、金属の融解が不完全
であるか或いは蒸気化後の金属の再堆積の為に１×１０
５ オーム程度に低い融解後抵抗が一般的となる。
臨界的なすなわち正確さを果たす必要のあるパラメータ
を有する電子回路を構成する場合には、回路内のある構
成素子を調整して回路内の他の構成素子の誤差を補償す
る必要がある。調整用として選択される構成素子はしば
しば抵抗である。一般的な調整技術には、ある範囲の値
からある値の抵抗を手で選択し、この抵抗を回路内に半
田付するか或いは、所望の回路動作が得られるように調
整しうる可変抵抗またはトリマ抵抗を回路中に導入する
方法が含まれる。これらの方法は手間かかかり、回路を
高価にする傾向がある。
を有する電子回路を構成する場合には、回路内のある構
成素子を調整して回路内の他の構成素子の誤差を補償す
る必要がある。調整用として選択される構成素子はしば
しば抵抗である。一般的な調整技術には、ある範囲の値
からある値の抵抗を手で選択し、この抵抗を回路内に半
田付するか或いは、所望の回路動作が得られるように調
整しうる可変抵抗またはトリマ抵抗を回路中に導入する
方法が含まれる。これらの方法は手間かかかり、回路を
高価にする傾向がある。
本発明の一適用例は、厚膜ヒユーズ素子を厚膜抵抗と直
列に形成し、得られた抵抗／ヒユーズ回路網を電子回路
内に設けた場合に適当なヒユーズ素子を選択的にとばず
ことにより回路の動作を所望動作に変えうるようにする
ことにある。第３図に示す分圧器はその代表的な例であ
る。
列に形成し、得られた抵抗／ヒユーズ回路網を電子回路
内に設けた場合に適当なヒユーズ素子を選択的にとばず
ことにより回路の動作を所望動作に変えうるようにする
ことにある。第３図に示す分圧器はその代表的な例であ
る。
すべてのヒユーズ素ＴＦ（ＦＡ 〜［Ｓ、）は最初閉じ
られており、 １ が成立する。ここにＲＴ は抵抗ＲＡ −ＲＥ を並列
に接続した回路の抵抗値である。
られており、 １ が成立する。ここにＲＴ は抵抗ＲＡ −ＲＥ を並列
に接続した回路の抵抗値である。
ヒユーズ素子ＦＡ −ＦＥ のうぢの適当な素子或いは
これら素子の適当な組合せを開放させることにより、ヒ
ユーズ素子と直列の抵抗が回路から除外され、これに応
じてＶ。Ｕ、の値が変化する。例えば、ＶＯＬＩＴ の
所望の値が回路から抵抗Ｒ９を除外することにより得ら
れるということが決定された場合には、プロゲラミンク
端子りおよびＦ間で大容量コンデンサを放電させ、ヒユ
ーズ素子ＦＤをとばし、抵抗Ｒ９を回路から分離させる
。この場合Ｖ。Ｕ□は以下の通りに変化する。
これら素子の適当な組合せを開放させることにより、ヒ
ユーズ素子と直列の抵抗が回路から除外され、これに応
じてＶ。Ｕ、の値が変化する。例えば、ＶＯＬＩＴ の
所望の値が回路から抵抗Ｒ９を除外することにより得ら
れるということが決定された場合には、プロゲラミンク
端子りおよびＦ間で大容量コンデンサを放電させ、ヒユ
ーズ素子ＦＤをとばし、抵抗Ｒ９を回路から分離させる
。この場合Ｖ。Ｕ□は以下の通りに変化する。
ここにＲＴＩは抵抗ＲＡ、ＲＢ 、ＲＣおよびＲＥ の
みのｉｌｉ列回路の抵抗値である。
みのｉｌｉ列回路の抵抗値である。
このヒユーズ／抵抗回路網は第４図に示す反転増幅器の
ような演算増幅器の利得を設定するのに用いることがで
きる。この増幅器の利得は以下のように人力抵抗および
帰還抵抗によって決定される。
ような演算増幅器の利得を設定するのに用いることがで
きる。この増幅器の利得は以下のように人力抵抗および
帰還抵抗によって決定される。
帰還抵抗Ｒ４を第５図に示すように抵抗／ヒユーズ回路
網で置き換えることにより、適当なヒユーズ素子のとば
しによる利得のプログラムを行うことができる。
網で置き換えることにより、適当なヒユーズ素子のとば
しによる利得のプログラムを行うことができる。
上述した例では５つの抵抗／ヒユーズの組合せを並列に
したもののみを示したが、いかなる個数の組合せをも用
いうろこと明らかである。
したもののみを示したが、いかなる個数の組合せをも用
いうろこと明らかである。
本発明の第３の例は、プロクラム可能” ｏ ”パッド
型減衰器に適用する例である。
型減衰器に適用する例である。
電話の分野では、到来ライン上の信号レベルを平衡させ
るのに多くの“０″パツト型減衰器が用いられている。
るのに多くの“０″パツト型減衰器が用いられている。
これらの減衰器は可調整とする必要があり、代表的には
０．１ｄＢの段階で０〜ｌ、５ｄＢの動作範囲を包含す
るか或いはｌ ｃｌｆｌの段階でＯ〜１５ｔｌＢの動作
範囲を包含する必要がある。
０．１ｄＢの段階で０〜ｌ、５ｄＢの動作範囲を包含す
るか或いはｌ ｃｌｆｌの段階でＯ〜１５ｔｌＢの動作
範囲を包含する必要がある。
Ｂ ｏ ｕ、 ｒ ｎ ｓ社のような幾つかの会社はＤ
ＩＰスイッチ構造にこの種類の減衰器を装着したものを
ここ数年導入している。これらの減衰器は比較的高価で
あり、スイッチにこれらの減衰器を用いるのは問題であ
る。その理由は、減衰は通常−回のセツティングで行わ
れる為である。“プロクラム可能とする技術によれば廉
価な価格で同し機能を達成しうる。
ＩＰスイッチ構造にこの種類の減衰器を装着したものを
ここ数年導入している。これらの減衰器は比較的高価で
あり、スイッチにこれらの減衰器を用いるのは問題であ
る。その理由は、減衰は通常−回のセツティングで行わ
れる為である。“プロクラム可能とする技術によれば廉
価な価格で同し機能を達成しうる。
第６図は、２インチ（５，０８ｃｍ） Ｘ ０．５イン
チ（１，２７ｃｍ）の基板上に製造しうる０〜１５６Ｂ
減衰器に対する可能なレイアウトを示す。このレイアウ
トは、プロクラムを行う目的でリード線を上部から突出
させたシングル−イン−ライン型のパンケージ（ＳＩＰ
）である。１６個の抵抗（４個の平衡化” ｏ ”パッ
ド）のすべては基板の一方の面上にスクリーン印刷によ
り形成し、ヒユーズリンクは基板の他方の面上にスクリ
ーン印刷により形成する。この状態のモジュールでは減
衰が行われない。
チ（１，２７ｃｍ）の基板上に製造しうる０〜１５６Ｂ
減衰器に対する可能なレイアウトを示す。このレイアウ
トは、プロクラムを行う目的でリード線を上部から突出
させたシングル−イン−ライン型のパンケージ（ＳＩＰ
）である。１６個の抵抗（４個の平衡化” ｏ ”パッ
ド）のすべては基板の一方の面上にスクリーン印刷によ
り形成し、ヒユーズリンクは基板の他方の面上にスクリ
ーン印刷により形成する。この状態のモジュールでは減
衰が行われない。
ｌ ｄＢの減衰を得る為には、例えば１ ｄＢパッドに
対するヒユーズＦＡ と残りの３つのパッドに対するヒ
ユーズＦ、とをとばず。他の値の減衰は最初にヒユーズ
ＦＡ とヒユーズＦＢ との適当な組合せをとばずこと
により得ることができる。この基本構造は不平衡”０
”パッド（π型構造）や平衡パ１ピ、ＸＩッド或いは不
平衡”Ｔ ”パッドを形成するのにも用いることができ
る。
対するヒユーズＦＡ と残りの３つのパッドに対するヒ
ユーズＦ、とをとばず。他の値の減衰は最初にヒユーズ
ＦＡ とヒユーズＦＢ との適当な組合せをとばずこと
により得ることができる。この基本構造は不平衡”０
”パッド（π型構造）や平衡パ１ピ、ＸＩッド或いは不
平衡”Ｔ ”パッドを形成するのにも用いることができ
る。
プログラミングは、第７図に示すように、充電コンデン
サと、はぼワイヤー結線された一組のスイッチ７６とを
含む小型の制御ボックス７０により行うことができる。
サと、はぼワイヤー結線された一組のスイッチ７６とを
含む小型の制御ボックス７０により行うことができる。
この制御ボックス７０からはケーブル７２およびコネク
タ７４が延在する。コネクタをモジュール７８の上部リ
ード線に連結し、適当な釦を押すことにより、減衰器を
所望の減衰率に迅速且つ容易にブロクラミングしうる。
タ７４が延在する。コネクタをモジュール７８の上部リ
ード線に連結し、適当な釦を押すことにより、減衰器を
所望の減衰率に迅速且つ容易にブロクラミングしうる。
本発明の著しい制限点は２つある。第１の制限点はヒユ
ーズをとばず点を正確に得ることが困難なことである。
ーズをとばず点を正確に得ることが困難なことである。
一般に、最小のエネルギーレベルが決定されるも、最適
な破裂を達成するにはこの最小エネルギーレベルよりも
充分に大きなエネルギーパルスが用いられる。第２の制
限点は、釉薬の上部層を介して破裂させるのが望ましい
為、本発明による装置は揮発性の雰囲気内で用いるのに
適していないということである。
な破裂を達成するにはこの最小エネルギーレベルよりも
充分に大きなエネルギーパルスが用いられる。第２の制
限点は、釉薬の上部層を介して破裂させるのが望ましい
為、本発明による装置は揮発性の雰囲気内で用いるのに
適していないということである。
第１図は、基板上に堆積した本発明の厚膜ヒユーズ素子
を示す断面図、 第２図は、第１図の厚膜ヒユーズ素子に用いうる導電パ
ターンを示す平面図、 第３図は、本発明による厚膜ヒユーズ素子を含むプログ
ラム可能電圧調整器を示す回路図、第１１図は、標準的
な反転演算増幅器を示す回路図、 第５図は、本発明を用いたプログラム可能演算増幅器を
示す回路図、 第６図は、本発明を用いたプロクラム可能厚膜減衰器に
対するレイアウトを示す線図、第７図は、第６図の減衰
器をブロクラミングする方法を示すフロック線図である
。 １０・・ヒユーズ １１ ・基板 １２．１４・・誘電体カラスまたは釉薬１３・・・厚膜
導体ペースト （ヒユーズ素子）１５・・・１３の幅挟
部分 １６・・ヒユーズ素子部分１７ 端子 手 続 補 正 書 昭和６０年２月２６日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５９年特許願第２４８８２８号 ２、発明の名称 プログラム可能な厚膜回路網 ３、補正をする者 事件との関係 特許出願人 名 称 セントララブ・インコーホレーテッド・４、代
理人 明細書の「特許請求の範囲」、「発明の詳細な説明」及
び１図面の簡単な説明」の欄 ６、補正の内容（別紙の通り） １、明細書第１頁第３行〜第３頁第１８行の特許請求の
範囲を次の通りに訂正する。 「２、特許請求の範囲 ■、 プログラム可能な厚膜回路網において、該厚膜回
路網が少なくとも１つの厚膜融解性装置を有し、該厚膜
融解性装置は基板と、この基板上にスクリーン印刷され
た誘電体釉薬の第１の層と、この釉薬の第１の層上に堆
積され且つこの釉薬の第１の層をまたぐ幅狭セグメント
を有する融解性リンクのパターンの形態の厚膜導体と、
前記の釉薬の第１の層および前記の幅狭セグメントの上
に堆積されたｌ の第２の層とを具え、前記の第２の層が前記の厚膜導体
を閉じ込め、これにより、前記の融解性リンクに与えら
れた高エネルギーが１の前記の第２の屑を破裂さ せ、厚膜導体の導電材料をとばし、融解後の抵抗を高く
するようにしたことを特 微とするプログラム可能な厚
膜回路網。 ２、 プロクラム可能な厚膜回路網に用いる厚膜融解性
装置を製造するに当たり、 電気的に絶縁性の基板を備える工程と、厚膜導体端子パ
ッドをヒユーズ素子と 一体な部分として、或いはヒユーズ素子材料以外の材料
が端子に対し用いられている場合にはヒユーズ素子とは
別個に被着する工程と、 誘電体釉薬の第１の層を前記の基板上 にスクリーン印刷する工程と、 誘電体釉薬の前記の第１の層を空気乾 燥させる工程と、 誘電体釉薬の前記の第１の層を８５０〜１０００℃で５
〜１０分間加熱する工程と、厚膜導体ペーストを融解性
リンクのパ ターンの形態で前記の基板と、誘電体釉薬の前記の第１
の層とに被着し、融解性リンクのパターンの幅狭部分が
誘電体釉薬の前記の第１の層をまたぐようにする工程と
、 前記の厚膜導体ペーストを空気乾燥さ せる工程と、 前記の誘電体釉薬の第２の層を誘電体 釉薬の前記の第１の層および融解性リンクのパターンの
前記の幅狭部分の上にこの幅狭部分を閉じ込めるように
被着し、これにより、ヒユーズ素子に与えられた高エネ
ルギーが誘電体釉薬の前記の第２の層を破裂させ、導体
材料をとばし、融解後の抵抗を高くするようにする工程
と、誘電体釉薬の前記の第２の層と前記の 導体材料とを８００〜９００℃で同時加熱する工程とを
行うことを特徴とするプロクラム可能な厚膜回路網に用
いる厚膜融解性装置の製造方法。 ３、 特許請求の範囲２に記載の方法において、誘電体
釉薬の第１の層を堆積する前に、第２の誘電性材料の第
２の厚膜導体ペーストを端子バットの形態で前記の基板
上に堆積し、前記の端子バットを加熱することを特徴と
するプログラム可能な厚膜回路網に用いる厚膜融解性装
置の製造方法。」 ２、明細書第５頁第５〜６行を 「−りを有効に抑圧するようにする電気絶縁性の釉薬の
層とを有する金属−釉薬複合ヒユーズ素Ｊ に訂正する。 ３、同第６頁第７行及び第１０行の「ガラス」をそれぞ
れ「釉薬」に訂正する。 ４、同第７頁第６行および第８頁第１６行の「誘電体ガ
ラス或いは」をそれぞれ 「誘電体」に訂正する。 ５、同第１０頁第５行の「ヒユーズ素子」を「ヒユーズ
素子」に訂正する。 ６、同第１１頁第１０行の１低温ガラス」を「低温釉薬
」に訂正する。 ７、同第１９頁第１０行のｒ１２，１４・・・誘電体ガ
ラスまたは釉薬」をｒ１２，１４・・・誘電体釉薬」に
訂正する。 代理人弁理士 杉 村 暁 秀 外１名
を示す断面図、 第２図は、第１図の厚膜ヒユーズ素子に用いうる導電パ
ターンを示す平面図、 第３図は、本発明による厚膜ヒユーズ素子を含むプログ
ラム可能電圧調整器を示す回路図、第１１図は、標準的
な反転演算増幅器を示す回路図、 第５図は、本発明を用いたプログラム可能演算増幅器を
示す回路図、 第６図は、本発明を用いたプロクラム可能厚膜減衰器に
対するレイアウトを示す線図、第７図は、第６図の減衰
器をブロクラミングする方法を示すフロック線図である
。 １０・・ヒユーズ １１ ・基板 １２．１４・・誘電体カラスまたは釉薬１３・・・厚膜
導体ペースト （ヒユーズ素子）１５・・・１３の幅挟
部分 １６・・ヒユーズ素子部分１７ 端子 手 続 補 正 書 昭和６０年２月２６日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５９年特許願第２４８８２８号 ２、発明の名称 プログラム可能な厚膜回路網 ３、補正をする者 事件との関係 特許出願人 名 称 セントララブ・インコーホレーテッド・４、代
理人 明細書の「特許請求の範囲」、「発明の詳細な説明」及
び１図面の簡単な説明」の欄 ６、補正の内容（別紙の通り） １、明細書第１頁第３行〜第３頁第１８行の特許請求の
範囲を次の通りに訂正する。 「２、特許請求の範囲 ■、 プログラム可能な厚膜回路網において、該厚膜回
路網が少なくとも１つの厚膜融解性装置を有し、該厚膜
融解性装置は基板と、この基板上にスクリーン印刷され
た誘電体釉薬の第１の層と、この釉薬の第１の層上に堆
積され且つこの釉薬の第１の層をまたぐ幅狭セグメント
を有する融解性リンクのパターンの形態の厚膜導体と、
前記の釉薬の第１の層および前記の幅狭セグメントの上
に堆積されたｌ の第２の層とを具え、前記の第２の層が前記の厚膜導体
を閉じ込め、これにより、前記の融解性リンクに与えら
れた高エネルギーが１の前記の第２の屑を破裂さ せ、厚膜導体の導電材料をとばし、融解後の抵抗を高く
するようにしたことを特 微とするプログラム可能な厚
膜回路網。 ２、 プロクラム可能な厚膜回路網に用いる厚膜融解性
装置を製造するに当たり、 電気的に絶縁性の基板を備える工程と、厚膜導体端子パ
ッドをヒユーズ素子と 一体な部分として、或いはヒユーズ素子材料以外の材料
が端子に対し用いられている場合にはヒユーズ素子とは
別個に被着する工程と、 誘電体釉薬の第１の層を前記の基板上 にスクリーン印刷する工程と、 誘電体釉薬の前記の第１の層を空気乾 燥させる工程と、 誘電体釉薬の前記の第１の層を８５０〜１０００℃で５
〜１０分間加熱する工程と、厚膜導体ペーストを融解性
リンクのパ ターンの形態で前記の基板と、誘電体釉薬の前記の第１
の層とに被着し、融解性リンクのパターンの幅狭部分が
誘電体釉薬の前記の第１の層をまたぐようにする工程と
、 前記の厚膜導体ペーストを空気乾燥さ せる工程と、 前記の誘電体釉薬の第２の層を誘電体 釉薬の前記の第１の層および融解性リンクのパターンの
前記の幅狭部分の上にこの幅狭部分を閉じ込めるように
被着し、これにより、ヒユーズ素子に与えられた高エネ
ルギーが誘電体釉薬の前記の第２の層を破裂させ、導体
材料をとばし、融解後の抵抗を高くするようにする工程
と、誘電体釉薬の前記の第２の層と前記の 導体材料とを８００〜９００℃で同時加熱する工程とを
行うことを特徴とするプロクラム可能な厚膜回路網に用
いる厚膜融解性装置の製造方法。 ３、 特許請求の範囲２に記載の方法において、誘電体
釉薬の第１の層を堆積する前に、第２の誘電性材料の第
２の厚膜導体ペーストを端子バットの形態で前記の基板
上に堆積し、前記の端子バットを加熱することを特徴と
するプログラム可能な厚膜回路網に用いる厚膜融解性装
置の製造方法。」 ２、明細書第５頁第５〜６行を 「−りを有効に抑圧するようにする電気絶縁性の釉薬の
層とを有する金属−釉薬複合ヒユーズ素Ｊ に訂正する。 ３、同第６頁第７行及び第１０行の「ガラス」をそれぞ
れ「釉薬」に訂正する。 ４、同第７頁第６行および第８頁第１６行の「誘電体ガ
ラス或いは」をそれぞれ 「誘電体」に訂正する。 ５、同第１０頁第５行の「ヒユーズ素子」を「ヒユーズ
素子」に訂正する。 ６、同第１１頁第１０行の１低温ガラス」を「低温釉薬
」に訂正する。 ７、同第１９頁第１０行のｒ１２，１４・・・誘電体ガ
ラスまたは釉薬」をｒ１２，１４・・・誘電体釉薬」に
訂正する。 代理人弁理士 杉 村 暁 秀 外１名
Claims (1)
- 【特許請求の範囲】 １、 プログラム可能な厚膜回路網において、該厚膜回
路網が少なくとも１つの厚膜融解性装置を有し、該厚膜
融解性装置は基板と、この基板上にスクリーン印刷され
た誘電体釉薬の第１の層と、この釉薬の第“１の層上に
堆積され且つこの釉薬の第１の層をまたぐ幅狭セグメン
トを有する融解性リンクのパターンの形態の厚膜導体と
、前記の釉薬の第１の層および前記の幅狭セグメントの
上に堆積されたガラスの第２の層とを具え、前記の第２
の層が前記の厚膜導体を閉じ込め、これにより、前記の
融解性リンクに与えられた高エネルギーがガラスの前記
の第２の層を破裂させ、厚膜導体の導電材料をとばし、
融解後の抵抗を高く′するようにしたことを特許とする
プログラム可能な厚膜回路網。 ２、 プログラム可能な厚膜回路網に用いる厚膜融解性
装置を製造するに当たり、 電気的に絶縁性の基板を備える工程と、厚膜導体端子パ
ッドをヒユーズ素子と一体な部分として、或いはヒニー
ズ素子材料以外の材料が端子に対し用いられている場合
にはヒユーズ素子とは別個に被着する工程と、誘電体釉
薬の第１の層を前記の基板上にスクリーン印刷する工程
と、 誘電体釉薬の前記の第１の層を空気乾燥させる工程と、 誘電体釉薬の前記の第１の層を８５０〜１０００℃で５
〜１０分間加熱する工程と、 厚膜導体ペーストを融解性リンクのパターンの形態で前
記の基板と、誘電体釉薬の前記の第１の層とに被着し、
融解性リンクのパターンの幅狭部分が誘電体釉薬の前記
の第１の層をまたぐようにする工程と、 前記の厚膜導体ペーストを空気乾燥させる工程と、 前記の誘電体釉薬の第２の層を誘電体釉薬の前記の第１
の層および融解性リンクのパターンの前記の幅狭部分の
上にこの幅狭部分を閉じ込めるように被着し、これによ
り、ヒユーズ素子に与えられた高エネルギーが誘電体釉
薬の前記の第２の層を破裂させ、導体材料をとばし、融
解後の抵抗を高くするようにする工程と、 誘電体釉薬の前記の第２の層と前記の導体材料とを８０
０〜９００℃で同時加熱する工程とを行うことを特徴と
するプログラム可能な厚膜回路網に用いる厚膜融解性装
置の製造方法。 ３、 特許請求の範囲２に記載の方法において、誘電体
釉薬の第１の層を堆積する前に、第２の導電性材料の第
２の厚膜導体ペーストを端子パッドの形態で前記の基板
上に堆積し、前記の端子パッドを加熱することを特徴と
するプログラム可能な厚膜回路網に用いる厚膜融解性装
置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/555,847 US4626818A (en) | 1983-11-28 | 1983-11-28 | Device for programmable thick film networks |
| US555847 | 1995-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60157247A true JPS60157247A (ja) | 1985-08-17 |
| JPH0443423B2 JPH0443423B2 (ja) | 1992-07-16 |
Family
ID=24218845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59248828A Granted JPS60157247A (ja) | 1983-11-28 | 1984-11-27 | プログラム可能な厚膜回路網 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4626818A (ja) |
| EP (1) | EP0143493B1 (ja) |
| JP (1) | JPS60157247A (ja) |
| DE (1) | DE3484731D1 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182538A (en) * | 1985-11-07 | 1993-01-26 | Limitor Ag | Bimetal thermoswitch |
| DE3539425A1 (de) * | 1985-11-07 | 1987-05-14 | Limitor Ag | Thermobimetallschalter |
| US4771260A (en) * | 1987-03-24 | 1988-09-13 | Cooper Industries, Inc. | Wire bonded microfuse and method of making |
| US4763228A (en) * | 1987-11-20 | 1988-08-09 | Union Carbide Corporation | Fuse assembly for solid electrolytic capacitor |
| US5204799A (en) * | 1990-03-22 | 1993-04-20 | Gpt Limited | Protective arrangement for telecommunications line interface circuit |
| US5097246A (en) * | 1990-04-16 | 1992-03-17 | Cooper Industries, Inc. | Low amperage microfuse |
| GB2255455A (en) * | 1991-04-22 | 1992-11-04 | Electronic Components Ltd | Fuse |
| IT1249299B (it) * | 1991-04-30 | 1995-02-22 | Sgs Thomson Microelectronics | Circuito integrato con componenti passivi trimmabili |
| US5097247A (en) * | 1991-06-03 | 1992-03-17 | North American Philips Corporation | Heat actuated fuse apparatus with solder link |
| DE4222278C1 (de) * | 1992-07-07 | 1994-03-31 | Roederstein Kondensatoren | Verfahren zur Herstellung elektrischer Dickschichtsicherungen |
| US5479147A (en) | 1993-11-04 | 1995-12-26 | Mepcopal Company | High voltage thick film fuse assembly |
| US5552757A (en) * | 1994-05-27 | 1996-09-03 | Littelfuse, Inc. | Surface-mounted fuse device |
| US5790008A (en) * | 1994-05-27 | 1998-08-04 | Littlefuse, Inc. | Surface-mounted fuse device with conductive terminal pad layers and groove on side surfaces |
| US5974661A (en) * | 1994-05-27 | 1999-11-02 | Littelfuse, Inc. | Method of manufacturing a surface-mountable device for protection against electrostatic damage to electronic components |
| US6191928B1 (en) | 1994-05-27 | 2001-02-20 | Littelfuse, Inc. | Surface-mountable device for protection against electrostatic damage to electronic components |
| US5929741A (en) * | 1994-11-30 | 1999-07-27 | Hitachi Chemical Company, Ltd. | Current protector |
| US5914648A (en) * | 1995-03-07 | 1999-06-22 | Caddock Electronics, Inc. | Fault current fusing resistor and method |
| JPH0992110A (ja) * | 1995-09-26 | 1997-04-04 | Denso Corp | 温度ヒューズ付抵抗器 |
| US5907272A (en) * | 1996-01-22 | 1999-05-25 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element and a fusible link |
| US5652562A (en) * | 1996-05-21 | 1997-07-29 | Spectrol Electronics Corporation | Thermally fused resistor having a portion of a solder loop thermally connected to an electrically insulated portion of an outer surface of the resistor |
| US5699032A (en) * | 1996-06-07 | 1997-12-16 | Littelfuse, Inc. | Surface-mount fuse having a substrate with surfaces and a metal strip attached to the substrate using layer of adhesive material |
| US5977860A (en) * | 1996-06-07 | 1999-11-02 | Littelfuse, Inc. | Surface-mount fuse and the manufacture thereof |
| DE19704097A1 (de) * | 1997-02-04 | 1998-08-06 | Wickmann Werke Gmbh | Elektrisches Sicherungselement |
| US6373371B1 (en) * | 1997-08-29 | 2002-04-16 | Microelectronic Modules Corp. | Preformed thermal fuse |
| US5982268A (en) * | 1998-03-31 | 1999-11-09 | Uchihashi Estec Co., Ltd | Thin type fuses |
| JP4396787B2 (ja) * | 1998-06-11 | 2010-01-13 | 内橋エステック株式会社 | 薄型温度ヒュ−ズ及び薄型温度ヒュ−ズの製造方法 |
| US6034589A (en) * | 1998-12-17 | 2000-03-07 | Aem, Inc. | Multi-layer and multi-element monolithic surface mount fuse and method of making the same |
| US6456186B1 (en) * | 1999-10-27 | 2002-09-24 | Motorola, Inc. | Multi-terminal fuse device |
| US6791157B1 (en) * | 2000-01-18 | 2004-09-14 | Advanced Micro Devices, Inc. | Integrated circuit package incorporating programmable elements |
| DE10005836B4 (de) * | 2000-02-10 | 2006-10-12 | Vossloh-Schwabe Elektronik Gmbh | Leiterplattensicherung mit erhöhter Sicherheit |
| US20030048620A1 (en) * | 2000-03-14 | 2003-03-13 | Kohshi Nishimura | Printed-circuit board with fuse |
| US7489229B2 (en) * | 2001-06-11 | 2009-02-10 | Wickmann-Werke Gmbh | Fuse component |
| DE10297040T5 (de) * | 2001-07-10 | 2004-08-05 | Littelfuse, Inc., Des Plaines | Elektrostatische Entladungsgerät für Netzwerksysteme |
| US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
| US6878004B2 (en) * | 2002-03-04 | 2005-04-12 | Littelfuse, Inc. | Multi-element fuse array |
| US7183891B2 (en) | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
| US7132922B2 (en) | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
| US7202770B2 (en) | 2002-04-08 | 2007-04-10 | Littelfuse, Inc. | Voltage variable material for direct application and devices employing same |
| US6960978B2 (en) * | 2003-07-16 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Fuse structure |
| CN100408382C (zh) * | 2003-11-26 | 2008-08-06 | 力特保险丝有限公司 | 交通工具电气保护装置及利用该装置的系统 |
| DE102004033251B3 (de) * | 2004-07-08 | 2006-03-09 | Vishay Bccomponents Beyschlag Gmbh | Schmelzsicherung für einem Chip |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| WO2007014141A2 (en) * | 2005-07-22 | 2007-02-01 | Littelfuse, Inc. | Electrical device with integrally fused conductor |
| US7983024B2 (en) | 2007-04-24 | 2011-07-19 | Littelfuse, Inc. | Fuse card system for automotive circuit protection |
| US20090009281A1 (en) * | 2007-07-06 | 2009-01-08 | Cyntec Company | Fuse element and manufacturing method thereof |
| JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
| US8525633B2 (en) * | 2008-04-21 | 2013-09-03 | Littelfuse, Inc. | Fusible substrate |
| WO2010048782A1 (zh) * | 2008-10-28 | 2010-05-06 | 南京萨特科技发展有限公司 | 片式保险丝及其制备方法 |
| JP5192524B2 (ja) * | 2009-09-04 | 2013-05-08 | 乾坤科技股▲ふん▼有限公司 | 保護装置 |
| JP5571466B2 (ja) * | 2010-06-10 | 2014-08-13 | イビデン株式会社 | プリント配線板、電子デバイス、及びプリント配線板の製造方法 |
| ES2563170T3 (es) * | 2010-07-16 | 2016-03-11 | Schurter Ag | Elemento de fusible |
| WO2013125461A1 (ja) * | 2012-02-20 | 2013-08-29 | 松尾電機株式会社 | チップ型ヒューズ |
| DE102019114228A1 (de) * | 2019-05-28 | 2020-12-03 | Ebm-Papst Mulfingen Gmbh & Co. Kg | Analogspannungsprogrammierung |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE631489A (ja) * | 1962-04-27 | |||
| GB1001908A (en) * | 1962-08-31 | 1965-08-18 | Texas Instruments Inc | Semiconductor devices |
| US3401452A (en) * | 1966-04-28 | 1968-09-17 | Electra Midland Corp | Method of making a precision electric fuse |
| GB1184056A (en) * | 1966-05-20 | 1970-03-11 | Johnson Matthey Co Ltd | Improved Fuse |
| US3564354A (en) * | 1968-12-11 | 1971-02-16 | Signetics Corp | Semiconductor structure with fusible link and method |
| US4445274A (en) * | 1977-12-23 | 1984-05-01 | Ngk Insulators, Ltd. | Method of manufacturing a ceramic structural body |
| US4201970A (en) * | 1978-08-07 | 1980-05-06 | Rca Corporation | Method and apparatus for trimming resistors |
-
1983
- 1983-11-28 US US06/555,847 patent/US4626818A/en not_active Expired - Fee Related
-
1984
- 1984-11-20 EP EP84201675A patent/EP0143493B1/en not_active Expired
- 1984-11-20 DE DE8484201675T patent/DE3484731D1/de not_active Expired - Lifetime
- 1984-11-27 JP JP59248828A patent/JPS60157247A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0143493A3 (en) | 1987-03-04 |
| EP0143493B1 (en) | 1991-06-19 |
| EP0143493A2 (en) | 1985-06-05 |
| DE3484731D1 (de) | 1991-07-25 |
| JPH0443423B2 (ja) | 1992-07-16 |
| US4626818A (en) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60157247A (ja) | プログラム可能な厚膜回路網 | |
| US6269745B1 (en) | Electrical fuse | |
| EP0517306B1 (en) | Heat actuated fuse apparatus with solder link | |
| US4074340A (en) | Trimmable monolithic capacitors | |
| US3978443A (en) | Fusible resistor | |
| US6373371B1 (en) | Preformed thermal fuse | |
| US4301439A (en) | Film type resistor and method of producing same | |
| US6384708B1 (en) | Electrical fuse element | |
| TWI500063B (zh) | 包含電阻及熔線元件之電路保護裝置 | |
| US5148141A (en) | Fuse with thin film fusible element supported on a substrate | |
| US4660017A (en) | Chip-type varistor | |
| JPH09246001A (ja) | 抵抗組成物およびこれを用いた抵抗器 | |
| US4582659A (en) | Method for manufacturing a fusible device for use in a programmable thick film network | |
| JP2003249403A (ja) | チップ抵抗器 | |
| JPS63170826A (ja) | 回路遮断素子 | |
| JP2002270408A (ja) | チップ型ヒューズ抵抗器及びその製造方法 | |
| JPH0465046A (ja) | チップ形ヒューズ抵抗器 | |
| JP2670756B2 (ja) | チップ形ヒューズ抵抗器、及びその製造方法 | |
| US20010051212A1 (en) | Method for adjusting temperature coefficient of resistance of temperature-measuring resistive element | |
| JPH10335119A (ja) | ヒューズ抵抗器とそれを用いた電子機器 | |
| JPH05267815A (ja) | セラミックス配線基板及びその製造方法 | |
| KR100854118B1 (ko) | 퓨즈 저항기 및 그 제조 방법 | |
| JPH04365304A (ja) | ヒューズ付チップ抵抗器 | |
| JPH0346961B2 (ja) | ||
| CA1191178A (en) | Fuse for thick film device |