JPS60157227A - 高耐圧半導体素子の製法 - Google Patents
高耐圧半導体素子の製法Info
- Publication number
- JPS60157227A JPS60157227A JP59013731A JP1373184A JPS60157227A JP S60157227 A JPS60157227 A JP S60157227A JP 59013731 A JP59013731 A JP 59013731A JP 1373184 A JP1373184 A JP 1373184A JP S60157227 A JPS60157227 A JP S60157227A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- photoresist
- window
- wafer
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 235000019504 cigarettes Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は高耐圧半導体素子の製造方法に関する。
従来、メサエッチングを行う場合は、第１図に示すよう
にシリコン基板ｔＩＩ上の二酸化ケイ素（Ｓｉ０２）や
ナイトライド（Ｓ ｉｓ Ｎ４ ）等からなるメサエッ
チングマスク（２）に窓（３）と称する開口部を設け、
シリコン基板（１）をエツチング液（主に弗硝酸）に浸
し、窓（３）の下の部分のみを第２図の如くエツチング
除去する。
にシリコン基板ｔＩＩ上の二酸化ケイ素（Ｓｉ０２）や
ナイトライド（Ｓ ｉｓ Ｎ４ ）等からなるメサエッ
チングマスク（２）に窓（３）と称する開口部を設け、
シリコン基板（１）をエツチング液（主に弗硝酸）に浸
し、窓（３）の下の部分のみを第２図の如くエツチング
除去する。
この時、図に示す如く、エツチングされた溝（４）の両
側にメサエッチングマスク（２）の庇（５）が生じるし
かるにこの庇（５）は、次の工程でメサ溝（４）にカラ
ス保護膜（図示せず）を形成する時に陰となり、庇ｆ５
＋の直下のシリコンの溝（４）表面へのガラス保護膜の
形成をおこないがたくし、その結果電気的に安定な半導
体素子が得られることがあった。
側にメサエッチングマスク（２）の庇（５）が生じるし
かるにこの庇（５）は、次の工程でメサ溝（４）にカラ
ス保護膜（図示せず）を形成する時に陰となり、庇ｆ５
＋の直下のシリコンの溝（４）表面へのガラス保護膜の
形成をおこないがたくし、その結果電気的に安定な半導
体素子が得られることがあった。
この発明はメサ型の高耐圧半導体素子の製法において、
メサ溝のガラス保護膜の形成が良好なも。
メサ溝のガラス保護膜の形成が良好なも。
のを提供することを目的とする。
この発明の要旨とするところは半導体ウェハの一部にメ
サ溝（４）を掘るメサエッチング工程において、ウェハ
表面のエツチングマスク（２）の一部をエツチングして
窓（３）開シナする際に、フォトマスクＵｑ）と、エツ
チングマスク（２）とを数十ミクロン程度離して露光し
現象して前記フォトマスク００）に作成されたパターン
より細い窓（３）を開け、その後、その表向に再度フォ
トレジスト（６）を塗布し、今度はフォトレジスト（６
）と上記フォトマスク００）とを密着露光し現象してフ
ォトレジスト（６）の開口部（７）をエツチングマスク
（２）の窓（３）より太き（形成し、該開口部（７）を
介してウェハをエツチングすることを特徴とする高耐圧
半導体素子の製法である。以下実施例により説明する。
サ溝（４）を掘るメサエッチング工程において、ウェハ
表面のエツチングマスク（２）の一部をエツチングして
窓（３）開シナする際に、フォトマスクＵｑ）と、エツ
チングマスク（２）とを数十ミクロン程度離して露光し
現象して前記フォトマスク００）に作成されたパターン
より細い窓（３）を開け、その後、その表向に再度フォ
トレジスト（６）を塗布し、今度はフォトレジスト（６
）と上記フォトマスク００）とを密着露光し現象してフ
ォトレジスト（６）の開口部（７）をエツチングマスク
（２）の窓（３）より太き（形成し、該開口部（７）を
介してウェハをエツチングすることを特徴とする高耐圧
半導体素子の製法である。以下実施例により説明する。
まず第３図に示すようにシリコン基板（１）上のフオト
レジス（６）の開口部（７）をエツチングマスク（２）
の窓（３）より大きく開ける。
レジス（６）の開口部（７）をエツチングマスク（２）
の窓（３）より大きく開ける。
フォトレジスト（６）の開口部（７）の幅はメサエッチ
ング終了時のメサ溝（４）の幅と同一とし、エツチング
マスク（２）の窓（３）はフォトレジスト（６）の開口
部（７）の幅から、メサエッチング時のシリコン基板（
１）の横方向へのエツチング（サイドエッチと呼ぶ）量
の２倍（両側に等しくサイドエッチされるから）を減じ
た長さとする。また、フォトレジスト（６）の厚みは、
メサエッチング時間とメサエッチ液（主に弗硝酸）のフ
ォトレジスト＋６＋＋こ対するエツチングレートとを乗
じた値とする。
ング終了時のメサ溝（４）の幅と同一とし、エツチング
マスク（２）の窓（３）はフォトレジスト（６）の開口
部（７）の幅から、メサエッチング時のシリコン基板（
１）の横方向へのエツチング（サイドエッチと呼ぶ）量
の２倍（両側に等しくサイドエッチされるから）を減じ
た長さとする。また、フォトレジスト（６）の厚みは、
メサエッチング時間とメサエッチ液（主に弗硝酸）のフ
ォトレジスト＋６＋＋こ対するエツチングレートとを乗
じた値とする。
第３図の如き構造をとるための方法を次に説明する。
第４図に示すようにシリコン基板（１）上に二酸化ケイ
素やナイトキイド等のエツチングマスク（２）を形成し
、かつ、そのＬにフォトレジスト（本例ではネガレジス
） ）；１．１６）を塗布したウェハを用意するフォト
レジスト（６）上に数十ミクロンの距離を離して、メサ
溝のパターンが描かれたフォトマスク（７）を置き上か
ら紫外線ｆ３）を照射してフォトレジスト（６）を感光
させる。第５図ばこの状態を示す。ｑωはフォトマスク
（７）の非露光部である。
素やナイトキイド等のエツチングマスク（２）を形成し
、かつ、そのＬにフォトレジスト（本例ではネガレジス
） ）；１．１６）を塗布したウェハを用意するフォト
レジスト（６）上に数十ミクロンの距離を離して、メサ
溝のパターンが描かれたフォトマスク（７）を置き上か
ら紫外線ｆ３）を照射してフォトレジスト（６）を感光
させる。第５図ばこの状態を示す。ｑωはフォトマスク
（７）の非露光部である。
そして、フォトレジスト（６）上にフォトマスクｑ）の
パターンの影（９）を写しとるが、この時、フォトマス
ク（７）とウェハとの間には距離があるため紫外線が回
り込んでフォトマスクのパターン、即ち影（９）は縮少
されてウェハに転写される。このウェハを現象すること
により第６図の如き開口部（７）を持ったフォトレジス
ト（６）を形成できる。
パターンの影（９）を写しとるが、この時、フォトマス
ク（７）とウェハとの間には距離があるため紫外線が回
り込んでフォトマスクのパターン、即ち影（９）は縮少
されてウェハに転写される。このウェハを現象すること
により第６図の如き開口部（７）を持ったフォトレジス
ト（６）を形成できる。
上記ウェハを弗酸系のエツチング液に浸すことにより、
第７図の如き窓（３）をエツチングマスク（２）に形成
できる。
第７図の如き窓（３）をエツチングマスク（２）に形成
できる。
さらに第８図の如くこの上にフォトレジスト（６）を塗
布し、前記フォトマスク（７）とを密着露光する。この
ウェハを現象することにより、第３図のような構造を形
成することが可能となる。
布し、前記フォトマスク（７）とを密着露光する。この
ウェハを現象することにより、第３図のような構造を形
成することが可能となる。
このように、エツチングマスク（２）の窓（３）よりフ
ォトレジスト（６）の開口部の方が広い構造を持ったウ
ェハをメサエッチング液（主に弗硝酸の混酸）に浸すこ
とにより、シリコン基板（１）のエツチングと同時に、
メサ溝（４）周辺のエツチングマスク（２）も同時にエ
ツチングされ第９図に示す如く、エツチング終了時には
従来法では庇となって残るべきエツチングマスク（２）
も除去されている。而してメサ溝（４）の表面にはあま
すところなくガラス保護膜（図示せず）をかけることが
できる。
ォトレジスト（６）の開口部の方が広い構造を持ったウ
ェハをメサエッチング液（主に弗硝酸の混酸）に浸すこ
とにより、シリコン基板（１）のエツチングと同時に、
メサ溝（４）周辺のエツチングマスク（２）も同時にエ
ツチングされ第９図に示す如く、エツチング終了時には
従来法では庇となって残るべきエツチングマスク（２）
も除去されている。而してメサ溝（４）の表面にはあま
すところなくガラス保護膜（図示せず）をかけることが
できる。
本発明により、エツチングマスクの庇を除去するための
フォトマスクを新らたに作成することなく、（メサ溝形
成のためのフォトマスクと同一のマスクで）メサエッチ
ング工程でエツチングマスクの庇のほとんどないメサ溝
か形成でき、従って均一なガラス保護膜を付着させられ
、電気的に安定な高耐圧半導体素子を容易に作成できる
ようになった。
フォトマスクを新らたに作成することなく、（メサ溝形
成のためのフォトマスクと同一のマスクで）メサエッチ
ング工程でエツチングマスクの庇のほとんどないメサ溝
か形成でき、従って均一なガラス保護膜を付着させられ
、電気的に安定な高耐圧半導体素子を容易に作成できる
ようになった。
第１図及び第２図は従来例を示す断面図、第３図乃至第
９図はこの発明の一実施例を示す断面図である。 （２）・・・・・・メサエッチングマスク、（４）・・
・・・・メサ溝、（６）・・・・・・フォトレジスト。 第１図 第２図 第３図 第４図 第５図 第６図
９図はこの発明の一実施例を示す断面図である。 （２）・・・・・・メサエッチングマスク、（４）・・
・・・・メサ溝、（６）・・・・・・フォトレジスト。 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- （１） 半導体ウェハの一部にメサ溝（４）を掘るメサ
エッチング工程において、ウェハ表面のエツチングマス
ク（２）の一部をエツチングして窓（３）開けする際に
、フォトマスク（１つと、エツチングマスク（２）とを
数十ミクロン程［１１１１して露光し現象して前記フォ
トマスク（１０）に作成されたパターンより細い窓（３
）を翻け、その後、その表面に再度フォトレジスト（６
）を塗布し、今度はフォトレジスト（６）と上記フォト
マスク００）とを密着露光し現象してフォトレジスト（
６）の開口ｍ （７）をエツチングマスク（２）の窓（
３）より大きく形成し、該開口部（７）を介してウェハ
をエツチングすることを特徴とする高耐圧半導体素子の
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59013731A JPS60157227A (ja) | 1984-01-25 | 1984-01-25 | 高耐圧半導体素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59013731A JPS60157227A (ja) | 1984-01-25 | 1984-01-25 | 高耐圧半導体素子の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157227A true JPS60157227A (ja) | 1985-08-17 |
Family
ID=11841385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59013731A Pending JPS60157227A (ja) | 1984-01-25 | 1984-01-25 | 高耐圧半導体素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157227A (ja) |
-
1984
- 1984-01-25 JP JP59013731A patent/JPS60157227A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| JPS62158328A (ja) | 細い導体デバイスの製造方法 | |
| JPS60157227A (ja) | 高耐圧半導体素子の製法 | |
| JPH10189731A (ja) | コンタクトホール形成方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPH0467333B2 (ja) | ||
| KR930000912B1 (ko) | 폴리실리콘 패턴 형성방법 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| KR0140730B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| JPS628513B2 (ja) | ||
| KR100252892B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPS61141125A (ja) | イオン注入方法 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| JPS5955023A (ja) | 半導体装置の製造方法 | |
| JPH02219229A (ja) | 半導体素子の製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS5978543A (ja) | 半導体装置の製造方法 | |
| JPS59167035A (ja) | 素子間分離の形成方法 |