JPS60154786A

JPS60154786A - 撮像装置

Info

Publication number: JPS60154786A
Application number: JP59010509A
Authority: JP
Inventors: Shinji Sakai; 堺　信二; Takao Kinoshita; 貴雄木下; Akira Suga; 章菅; Akihiko Tojo; 明彦東條
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-01-23
Filing date: 1984-01-23
Publication date: 1985-08-14
Also published as: JPH0260114B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明はブルーミンクを効果的に抑制し得る撮像装置に
関する。

（従来技術）従来特開昭５６−１３８３７１号公報に示される如くＣ
ＯＤ等の固体イメージセンナにおいてブルーミンク防止
の為に、受光面内にオーバー・フロー・ドレインを設け
る代わりに表面再結合を利用して過剰キャリアを消滅さ
せるものが考えられている。

この方法によるものでは、受光面内の開口率を犠牲にす
る事がないので感度が高く、又集積度を向上させる事が
できるので水平解像度がアンプする１等の利点を有する
。

第１図〜第３図はこのような表面再結合によるプルーミ
ング防止方法について説明する為の図で。

第１図は一般的なフレーム・トランスファＴ型ＣＯＤの
正面図である。

図中１は受光部で、感光性を有する複数の垂直転送レジ
スタから成る。

又、２は蓄積部で、遮光された複数の垂直転送レジスタ
から成る。

３は水平転送レジスタであって、蓄積部２の各垂直転送
レジスタ内の情報を同時に１ピツトシフトする事により
この水平転送レジスタに取り込み。

次いでレジスタ３を水平転送動作させるｉにより出力ア
ンプ４からビデオ信号を得る事ができる。

一般に、受光部ｌの各垂直転送レジスタ内で形成され友
情報は標準テレビジョン方式における垂直ブランキング
期間内に、蓄積部２に垂直転送され１次の垂直走査期間
内に水平転送レジスタ３より順次１行ずつ読み出される
。

尚、ここで受光部１．蓄積部２．水平転送レジスタ３は
夫々２相駆動されるものとし、夫々の転送電極をｐ、　
ｌ　ｐ２１　ｐ、　ｌ　ｐ、　Ｉ　ＰＩＩ＋　Ｐｇとし
、その転送りロックを（φＰｌｒ　φｐ２）、（φＰ、
、φＰ４）。

（φＰｇ　ｒφｐ、）とする。

第２図はこのような転送電極Ｐ１−Ｐｇ下のポテンシャ
ル・プロフィールを示す図でおって１例えばＰ型シリコ
ン基板６に絶縁層５を介して設けられた各電極下には、
イオン注入等により電子から見てポテンシャルの低い部
分と高い部分とが形成されており、例えば電極Ｐ！　ｌ
　Ｐ４１　Ｐｓにローレベルの電圧−■、を印加し、電
極ｐ、　＋　ｐｓｌ　ｐｉにノ・イレベルの電圧Ｖ、を
印加した時には、図中実線のようなポテンシャルが形成
される。又、電極Ｒｒ　ＰａｒＰｌｌにローレベル電圧
Ｖ、を印加し、電極ｐ、　ｊ　ｐ、　ＩＰｇＫハイレベ
ル電圧Ｖｔ　’ｉｔ印加した場合には図中破線のような
ポテンシャルが形成される。

従って電極Ｐ１１　Ｐａ　＋　Ｐｇと電極ＰＨ、Ｐ４　
、　Ｐｇとに交番電圧を互いに逆位相で印加する事によ
りキャリアは一方向（図では右方向）に順次転送されて
いく。

又１図中一点鎖線は電極に大きな正の電圧ｖ８を印加し
た場合のポテンシャルを示し、このポテンシャルのウェ
ルは反転状態となる為、所定量以上の過剰なキャリアは
多数キャリアと再結合し消滅してしまう。

第３図はこのような電極電圧と内部のボテくシャルの形
状を半導体基板６の厚さ方間について示した図で１図の
ように電極電圧■、に対してはポテンシャル・ウェルは
浅くなり、過剰キャリアは絶縁層との界面において多数
キャリアと再結合する第２の状態となる。

一方、電極電圧−■ＩＶｃおいては第１の状態としての
アキュムレーション状態となり、界面周辺に多数キャリ
アが集まり易くなり、例えば不図示のチャネル・ストッ
パー領域からこの多数キャリアが供給される。

従って例えば電極Ｐ２に電圧−ｖｌを印加する事によっ
てバリアを形成した状態で、電極Ｐ、に電圧−Ｖ、と■
、と全交互に印加する事ＫＬｆ）、電極Ｐｇ下に蓄積さ
れる少数キャリアは所定量以下に制限される。

しかし、このような電荷再結合を用いたイメージセンサ
−では再結合の為のクロック信号が出力信号に混入し雑
音になるという欠点があった。

これはムービー撮影を行なう場合には比較的目立危ない
が、スチル撮影を行なう場合には無視し得ない欠点とな
ってしまう。

（目　的）本発明はこのような従来技術の欠点を解消し得る撮像装
置を提供する事を目的としている。

特にノイズ及び消費電力の少ない撮像装置を提供する事
を目的としている。

（実施例）以下実施例に基づき不発［Ｊｌｌ−説明する。

第４図は本発明に係る撮像素子音用いた撮像装置の一例
を示す図である。本実施例では一相駆動方式のフレーム
トランスファー型ＣＯＤの場合につき説明する。

図中第１−第３図と同じ符番のものは同じ要素を示す。

ＵＯＤは受光部１の蓄積部２に対して反対側に設けられ
た過剰電荷排出用のオーバー・フロー・ドレインであっ
て、一定の正電ＶｏｎｉＣよりバイアスされている。

本実施例では受光部に転送りロックφ、ｆと共に。

過剰電荷を表面再結合中心でホールと再結合させて消滅
する為のクロック信号Ｂが印加されている。

又、蓄積部２．水平転送レジスタ３には夫々転送用Ωク
ロンクφｐｓ　、φＳが印加されている。

ＣＫＤはこれらのクロックパルスφＰＩ　、φＡｍ　、
φｐｇ。

φε等を撮像素子に供給する為の制御手段としてのクロ
ックドライバー、　ＣＫＧはこれらのパルスを形成する
為のタイミング信号を発生するクロックジェネレータ、
　ＰＡＰはプロセスアンプ、ＥＣＤハエンコーダーであ
って、アンプＰＡＰ　’ｉ介したビデオ信号はこのエン
コーダによって例えばＮＴＳＣ信号のような標準テレビ
ジョン方式の信号に変換される。

ＭＳはクロックドライバーＣＫＤによる各種パルスの出
力状態を切換える為のモード設定回路であジ、再結合用
のクロックφすの周波数を切換え得る。

又、該モード設定回路はアナログゲー）　ＡＧの開閉を
制御する。

ＲＣＣは記録装置である。又、ＳＷｌはスチル信号記録
用のスイッチで、このスイッチをＯＮすると。

後述の如く自動的にモード設定回路をメチル用のモード
に設定し、ドライバＣＫＤ　ｉ制御すると共に所定のタ
イミングで１フイールド又はｌフレーム期間ゲートＡＣ
を開く。

第５図は受光部１と蓄積部２の境界領域の断面の電極構
造及びポテンシャルの概略を示す図である。

図中ＰＰＩは受光部の転送りロックφＰ１を印加する転
送電極、　ＰＡＩＩは再結合クロックφムＢを印加する
為の再結合手段としての再結合制御電極、　ＰＰＩＩは
蓄積部の転送りロックφＰ８ヲ印加する転送電極。

６Ｅはオーバーフロードレインを構成するη領域である
。

図の実線のポテンシャル状態はφＰＩ　、φＰ８として
ローレベルの電圧を印加し、φムＢとしてハイレベルの
電圧を印加した場合のものであり、破線はφｐ＋　、φ
ｐｓ　’Ｚ’ハイレベル、φ＾ｎｋローレベルとした場
合のものである。

尚、基板６内にはイオン注入により図示のようなボテン
シャルの階段が形成されている。又、電極Ｐｐ五、　Ｐ
ｐａ　、　ＰＡＲＩｃよって蔽われていない絶縁層の下
部即ち絶縁層と半導体基板との境界部分には図示はして
いないが、仮想電極（Ｖｉｒｔｕａｌ　ｅｌｅｃｔｒｏ
ｄｅ）を構成する為の例えばＰ型反転層が形成されてい
る。

従って電極に蔽われていない半導体領域内のボテンシャ
ルは各電極へのバイアスによって変化しないようになっ
ている。

第６図は第５図示の領域における電極パターンの例を示
す図である。

Ｃ８はチャネルストップであって、水平方向の電荷の移
′ａを阻止する。

第４〜第６図示の実施例によれば、電荷再結合の為の電
極ＰＡＢの巾を転送電極ＰＰＩの巾よりも充分小さくで
きるので過剰電荷を除去する場合に除去効率を高くでき
る。

又、−相駆動方式のＣＯＤイメージ七ンサに於いて電荷
の再結合動作を転送動作と独立して行なう事ができる。

しかも５本実施例の撮＠素子の再結合制御用構造はチャ
ネルストップと同一プロセスで製造可能な電極用のポリ
シリコンゲート形成ステップ及び内部ポテンシャルの階
段を形成する為のイオン注入ステップで形成する事がで
きる。

次に第７図はスイッチｓｖ／ＩがＯＦＦのとき、即ちム
ービー撮影モードにおいて第４図示の撮像素子全駆動す
る為にクロックドライバー〇ＫＤ　ｊり出力されるクロ
ックパルスφＡＢ　、φＰＩ　、φｐｓ　、４ｇ及びア
ンプ４０出力ＶＯＵＴ等の波形図でおる。

１テレビジヨンフイールド毎に得られる垂直同期信号Ｖ
ｏ　（Ｃ同期して時刻１．−１．及びｔ４〜ｔ４の間に
垂直ブランキング信号ＶＢＬＩＣが出力される。

又％　ＨＩＩＬＫは水平ブランキング信号である。先ず
時刻〜ｔ、　、　ｔ、”−ｔ、　、　ｔ、〜にかけての
蓄積期間中にφＰＩのレベルｋ　Ｖｌとｖ２の略中間レ
ベルであるＶ６レベルに固定する。又、各蓄積期間の終
了時点でフィールド毎にφｐｔ　ｋ立上げるか、立下げ
るかを切換えている。

これにつき説明すると、蓄積期間中はφＰｉをＶ「レベ
ルにする事に工υ、第８図（ａ）に示す如く、転送電極
Ｐｐｘ下の基板内と仮想電極下の基板内に夫々ポテンシ
ャルウェルＡ、Ｃが形成され、夫々のウェルに電荷が蓄
積される。

この蓄積期間の内の各水平ブランキング期間に第７図の
如く、パルスφムＢが複数個供給される為電極Ｐｉａ下
のポテンシャルは第８図（ａ）のよウニ上下するが、こ
のポテンシャルが下がった時にできるウェルＢ内の電荷
の内絶縁層５近傍に集められた過剰電荷はポテンシャル
が上がった時にはホールと再結合するので消滅し、ウェ
ルＡＫは漏れ込まない。

次いで時刻ｔ１〜ｔ、及び１．〜ｔ、にかけてφ＾ｌを
複数パルス供給する事により垂直転送直前の過剰電荷を
除去する。

更に１時刻ｔ２〜ｔ、及びｔσ〜ｔ−の間に受光部工と
蓄積部２の垂直方向の画素数に相肯する数のクロックφ
ＰＩ　、φＰ８が同相で供給される。

これにより受光部ｌ内の各画素セル内の電荷は蓄積部内
の対応する蓄積セル内に転送されて蓄積される。

この時１本発明では再結合電極ＰＡＩＩに印加するクロ
ックφ＾１１ヲ■４ＶＣ固定する。

この電圧Ｖ、は例えば第９図示の如く電極ＰＡＮ下のポ
テンシャルレベルが仮想電極部のポテンシャルレベルの
上限と下限の間に位置するような電圧値である。

ここで前述した如く、各蓄積期間の終了時点でφＰＩを
立上げるか、立下げるかをフィールド毎に切換えている
。

即ち、第７図時刻ｔ１までの第１フイールドの蓄積期間
中にウェルＡ、Ｃ（もしくはＢ）にはいる電荷量をそれ
ぞれ第８図（ａ）のようにＡＩＮＴ　ＨＢＩＮＴ。

ＣＩＮＴとする・次に第７図時刻ｔ、から始まる垂直転
送時は第８図（ｂ）に示すごとく、転送のはじめにφｐ
ｌｋ中間レベルし、から■、レベルに立上げることによ
って■′と■、■′と■・・・の部分に蓄積された電荷
が加算しされ、蓄積部に転送されていく。又、第２フイ
ールドは転送のはじめにφｐｘ　ｋ中間レベルＶ、から
−Ｖ、に立下けることによって■と■′。

■と■′、■と■′・・・の部分に蓄積されｘ！荷を加
算する。

このようにフィールド毎に加算される電荷の組み合わせ
を変えることによってインクレース動作をおこなわせる
。

このように構成することにエフ少ない画素数でインター
レース効果を持たせる事ができると共に、暗電流レベル
もフィールド毎に変化せず、フリッカも生じにくい。

垂直転送が終了すると１時刻ｔ、〜ｔ４　、　ｔｓ〜の
間にクロックφＰ８とφ８とによって蓄積部の電荷が水
平周期に同期して１行ずつ読み出され、水平ライン信号
として出力される。この期間ｔ、〜ｔｊ。

ｔ１〜は標準テレビジョン信号の垂直走査期間に相当し
ている。

次に第１θ図はスチルモード撮影を行なう為にスイッチ
ＳＷＩ　ｆ　ＯＮ　シ２場合のタイミングチャートであ
る。任意の時刻ｔｏ　Ｋスイッチ８Ｗ１　ｉ　ＯＮする
と次の垂直ブランキングパルスＶＩＬＥの立下り（時刻
ｔｍ）に同期して設定回路ＭＳよシ後述のスチルモード
用のＭＯＤＥφの信号が出力される。

このＭＯＤＥφの信号は１次の垂直ブランキングパルス
ＶＩＬｔの立上り時点１．まで保持される。

又、このＭＯＤＥφの信号が出力されている間φ＾１は
電位Ｖ、に又、φＰ１は電位Ｖ、　Ｋ固定される。又。

スイッチｓｗｌをＯＮ　した直後の垂直同期信号ＶＤＶ
Ｃ同期してエフイールド期間（ｔｓ〜１＋）アナログゲ
−）　ＡＧがＯＮとなる。

その他のパルスに関しては、第７図と同様である。

従ってスイッチＳＷ１を０ＮＬ７’Ｃ後のｖＤに同期し
てエフイールドをパルスφＰｇ　、φＳにより読み出す
間アナログゲー）　ＡＧがこの信号を記録装置ＲＣＣに
導びきｌフィールドの記録を行なう。

又、この間特に時刻ｔ８〜ｔ６にがけてφ＾Ｂは０定レ
ベルなので信号Ｖｏａ丁読み出し中にノイズが乗ること
がなく、又消費電力もセーブできる０又、この間（１，
〜ｔａ）において受光部ｌ内のポテンシャルバリアはほ
とんどの間１８９２のバリアよりも低くなっている。即
ち、第５図において領域Ｘのポテンシャルは破線の如く
なっており、領域Ｙのポテンシャルは実線の如くなって
いるので、たとえφムＢが動作していなくてもオーバー
フローした電荷は蓄積部にはほとんど漏れ込まない。

叉、受光部１の蓄積部２と逆＠ＪＫオーバーフロードレ
インを設けているので、受光部ｌ内のオーバーフローし
た電荷は電源ＶＯＤ　ｖｃ排出されてしまう。

尚、蓄積部内の領域Ｘのポテンシャルはパルスφｐｇに
より水平ブランキング期間だけ下がるが。

有効な画像信号（時刻１．までに形成された画像信号）
はその都度蓄積部２内を第４図下方に移動していくので
、このパルスφｐｓがハイレベルの間に受元部１シク漏
れ込む電荷は無視し得る。

次にクロックドライバーＣＫＤの構成例を第１１図に示
すと共に、そのタイミングチャートを第１２図に示す。

第１１．第１２図中φＤはｌ水平期間に２回発生するパ
ルス、　ＴＲＧはクレーム転送を行なう為のフレーム転
送トリガーパルスであって、一般には垂直ブランキング
期間或いはこれに関連したタイミングで出力される。

又、このパルスＴＲＧは例えば特願昭５８−６１．０９
８号に示されるように垂直ブランキング期間以外の任意
のタイミングで出力されるものであっても良い。その場
合には１画像蓄積時間をこのパルスＴＲＧのタイミング
によって制御することもできる。

又、Ｄ１〜Ｄ４はＤフリップフロップ、　ＯＲＩ〜ＯＲ
４はＯＲゲート、　ＧＮＴはカウンタ、　ＳＧはφＰ＋
　、φＰ８を形底するパルス発生回路、　ＳＷ２〜ＳＷ
５はアナログスイッチ、　ＤＩＶＩ−ＤＩＶ２はイ分周
器、　ＡＩ　−Ａ６はＡＮＤゲート、　Ｎ０ＲＩはＮＯ
Ｒゲートである。

ＤクリップフロップＤｌｕパルスＴＲＧ　６クロツクと
し、入力りは常にハイレベルになっている為。

ＴＲＧによるトリガ（時刻ｂ）で出力Ｔｌがハイレベル
となる。

したがって、Ｄフリンプ７０ングＤ２　、　Ｄ３　Ｋよ
一すクロツクφＤ２ヶ分だけ遅れて（時刻ｔ、）Ｔ２が
発生し、これによってＤＩはクリアされ、　ＴＩはロー
レベルとなる。このＴ１のハイレベル区間の長さはＤフ
リップフロップの数の増減に、ｍりで減少又は増大させ
得る。本例ではこの区間ｔ？〜ｔｓＴｈ　ｉ水平期間と
しているが、Ｄ２’ｉ略せば（３（）　Ｈ区間となる。

Ｔ２がハイレベルになりた後１時刻ｔＩでＤフリップフ
ロップＤ４の出力Ｔ３がハイレベルとなり、所定のクロ
ックの後、カウンタＣＮＴの出力ＣＡＲＲＹによって７
リツプフロツプＤ３　、　Ｄ４がクリアされ（時刻ｔ、
。）　Ｔ２　、　Ｔ３がローレベルになってフレーム転
送は終了する。

φＰＩ　、φｐｇ等はφＰＩ　、φｐｇ発生回路ＳＧで
第７図示の如く発生Ｌ７得るので、ここでは特に示さ々
い。

水平ブランキング信号ＨＩＬＫはアンドゲートＡ１を介
することによってＴ２がハイレベルの間口−レベルとさ
れており、アントゲルトＡｌの出力はオアグー）　ＯＲ
２においてＴＩとの論理和によりＴ４となる。

従ってＴ４は垂直転送区間ｔ、〜ｔ、ｏを除く水平ブラ
ンキング期間と、出力Ｔ２の直前部分の出力Ｔｌのハイ
レベル期間ｔ７〜ｔｓ、いずれかの期間ノ・イレベルと
なる。

クロック信号ＣＬＫ　、分周器ＤＩＶＩ　−ＤＩＶ２の
分周信号及びモード設定回路ＭＳの出力はＡＮＤケート
Ａ２〜Ａ５に供給されており１次のような関係が成り立
り。

即ち、モード設定回路ＭＳ工９の出力５ＥＬＩ　＝Ｈ。

ＳＥＬφ＝Ｈ（以降ＭＯＤＥ３と呼ぶ）のとき、　ＯＲ
グー）　ＯＲ３の出力Ｔ５としてはクロックＣＬＫがそ
のまま出力され、　５ＥＬＩ　＝　Ｈ、ＳＥＬφ＝Ｌ（
以降ＭＯＤＥ２と呼ぶ）のときＴ５はクロックＣＬＫ　
（Ｄ％分周出力となる。

又、５ＥＬＬ　＝　Ｌ　、　ＳＥＬφ＝Ｈ（以降ＭＯＤ
ＥＩと呼ぶ）のときＴ５はクロックＣＬＫのに分周出力
となり、５ＥＬＩ　＝、Ｌ　、　ＳＥＬφ＝Ｉ、（以降
ＭＯＤＥφと呼ぶ）のときＴ５は常にＨレベルとなる。

尚、　ＴＩは垂直転送の直前にφｈｓを供給する為のタ
イミングパルスでノ・イレベルの間にφ＾Ｂを供給する
。

又、　Ｔ３は垂直転送の為のタイミングノ（ルスでハイ
レベルの間にφＰＩ　、φｌ’ｌによる垂直転送を行な
わせる。

尚、第４図示スイッチＳＷｌがＯＦＦの間はモード設定
回路により選択されたモードＭＯＤＥ１〜３に応じてφ
＾１の周期が決まり、第７図示の如きタイミングでφＪ
ｍが供給される。

又、φｐ＋　、φｐｇがパルス発生回路ＳＧより出力さ
れる。これらのパルスのタイミングは第７図示のような
ものである。

又、一旦スイッチ８Ｗ１がＯＮすると、その直後の水平
走査期間回路ＭＳがＭＯＤＥφとなるので、５ＥＬＬ＝
　Ｌ　、　ＳＥＬφ＝Ｌとなり、出力第１１図Ｔ６が）
・イレペルとなり、φＡ３は電位■３となる。又、この
間アナログスイッチＳＷ２がｂ側に切換わ！１．φＰ！
は電位十Ｖ、に固定される。

以上説明しに如く１本実施例ではパルスφム１がフレー
ム転送期間の直前に所定時間供給され、転送直前の過剰
電荷が除去されるのでスミア或いはブルーミングを起こ
す事がない。

又、撮像素子からのビデオ出力を１フイールド又は１フ
レームだけ記録する場合にφ＾１１を一定電位にストッ
プしているので節電でき、しかもノイズが混入しない。

又、このとき受光部内のポテンシャルバリアが蓄積部内
のポテンシャルバリアよｐはとんどの時間低くなるよう
なされているので、信号読み出し中におけるブルーミン
グの影響が蓄積部からの読み出し信号に及ばない。

更に又、受光部の蓄積部と反対側にオーバーフロードレ
インを設けているので、こ９間のオーバーフロー電荷を
速やかに除去できる。

尚１以上の説明では一相駆動方式のフレーム転送型ＣＣ
Ｄの例について述べたが、本発明は多相駆動方式のＣＯ
Ｄイメージセンサ−においても同様に適用可能であるこ
とは言うまでもない。又、　ＣＯＤに限らず画像信号を
電荷に変換して蓄積するタイプのイメージセンサ−全て
に適用可能である事も明らかである。

又１本実施例ではＭＯＤＥφの間φＰｉ　””　ｖ宜ｓ
φムｎ＝Ｖｓとしているが、φＰ夏＝Ｖ３．φＡｌｌ　
＝　ｖ、としても蓄積部内のバリアエフは低くなるので
同様の効果が得られる。又、本実施例では、モード設定
手段からの信号５ＥＬＬ　、　ＳＥＬφにエフφＡ１１
だけでなく、φｐｘのポテンシャルレベルをコントロー
ルできるようにしているので、クロックドライバーの入
力ビン数を減少することができる。

（効　果）本発明によれば、ステルモードで記録を行なう場合にφ
ＡＢ及びφｐ１を一定電位としているので節電ができ、
ノイズが混入しない。

又、このときこの電位が電子からみて蓄積部の電位より
低くなるようにしているので受光部でブルーミングが発
生しても蓄積部に混入しない。

【図面の簡単な説明】

第１図は従来のＣＯＤイメージセンサ−の模式図、第２
図は第１図示センサーの駆動方法を説明する図、第３図
は表面電荷再結合の原理を説明する図、第４図は本発明
の撮像装置の構成例を示す図、第５図は本発明の撮像装
置に適した撮像素子の構造例を示す断面模式図、第６図
は第５図示素子の電極パターン例を示す図、第７図は本
発明の撮像装置のムービーモードでの駆動タイミングチ
ャート。第８図（ａ）　、　（ｂ）は同モードにおける夫々所定
のタイミングにおけるポテンシャル状態を説明する図。第９図は電極ＰＡＲ下のポテンシャルにつき説明する図
、第１Ｏ図はステルモードにおけるタイミングチャート
、第１１図はクロックドライバーの構成例を示す図、第
１２図はその０部タイミング図。ｌ・・・受光部、２・・・蓄積部、　ＰＡＩＬ・・・再
結合手段としての再結合制御電極、　ＣＫＤ・・・制御
手段としてのクロックドライバー特許出願人　キャノン株式会社 −５ｉ − 第３図Ｒ−Ｆ’６５６

Claims

【特許請求の範囲】

光学像を電荷信号に変換する受光部と、該受光部内の電
荷の一部全多数キャリアと再結合させる為の再結合手段
と、前記受光部内の電荷信号を蓄積する蓄積部と、該蓄
積部の信号を読み出す間、前記受光部内のポテンシャル
状態を所定の一定レベルとなるよう前記再結合手段を含
む受光部を制御する制御手段とを有する撮像装置。