JPH05103268A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05103268A JPH05103268A JP3256633A JP25663391A JPH05103268A JP H05103268 A JPH05103268 A JP H05103268A JP 3256633 A JP3256633 A JP 3256633A JP 25663391 A JP25663391 A JP 25663391A JP H05103268 A JPH05103268 A JP H05103268A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- shutter
- vertical transfer
- potential
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 シャッタスピードの制御による細かい受光量
調整を行えるようにすると共に、動作特性の安定化を図
り、電子アイリスやプログラムＡＥなどの付加機能にお
いて最適な制御を行えるようにする。 【構成】 Ｎ型半導体基板の表面側に形成されたＰ型の
ウェル領域と、該Ｐ型のウェル領域の表面側に形成され
たＮ型の信号電荷蓄積領域とを有し、半導体基板にシャ
ッタパルスＰｓを印加して信号電荷蓄積領域に蓄積され
た信号電荷を半導体基板に掃き出させることにより、露
出時間Ｌの制御を行うようになされた固体撮像装置にお
いて、垂直ブランキング期間（ＶＢＬＫ）内に、シャッ
タパルスＰｓ（及びＰｓτ）を垂直転送パルスＶ1 〜Ｖ
4 （及びＶτ1 〜Ｖτ4 ）に同期させて半導体基板に印
加して構成する。
調整を行えるようにすると共に、動作特性の安定化を図
り、電子アイリスやプログラムＡＥなどの付加機能にお
いて最適な制御を行えるようにする。 【構成】 Ｎ型半導体基板の表面側に形成されたＰ型の
ウェル領域と、該Ｐ型のウェル領域の表面側に形成され
たＮ型の信号電荷蓄積領域とを有し、半導体基板にシャ
ッタパルスＰｓを印加して信号電荷蓄積領域に蓄積され
た信号電荷を半導体基板に掃き出させることにより、露
出時間Ｌの制御を行うようになされた固体撮像装置にお
いて、垂直ブランキング期間（ＶＢＬＫ）内に、シャッ
タパルスＰｓ（及びＰｓτ）を垂直転送パルスＶ1 〜Ｖ
4 （及びＶτ1 〜Ｖτ4 ）に同期させて半導体基板に印
加して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばビデオカメラ、
電子スチルカメラに使用して好適な電子シャッタ機能を
有する固体撮像装置に関する。
電子スチルカメラに使用して好適な電子シャッタ機能を
有する固体撮像装置に関する。
【０００２】
【従来の技術】従来、メカニカルシャッタを用いずに、
電気的に露出時間の制御を行う所謂電子シャッタ機能を
有する固体撮像装置として、例えばＮ型のシリコン基板
上にＰ型領域を形成すると共に、このＰ型領域上に受光
部、垂直レジスタ部、水平レジスタ部及び出力部を設
け、Ｎ型シリコン基板に印加する直流電圧を可変にした
ものが提案されている。
電気的に露出時間の制御を行う所謂電子シャッタ機能を
有する固体撮像装置として、例えばＮ型のシリコン基板
上にＰ型領域を形成すると共に、このＰ型領域上に受光
部、垂直レジスタ部、水平レジスタ部及び出力部を設
け、Ｎ型シリコン基板に印加する直流電圧を可変にした
ものが提案されている。
【０００３】即ち、この固体撮像装置は、図５で示す読
出しパルスＰ1 に引き続き、僅かに遅れて、１フィール
ド期間の任意の期間ｔ1 の間、Ｎ型シリコン基板に例え
ば直流電圧３０Ｖを印加し、この期間ｔ1 の間、受光部
の信号電荷蓄積領域に生ずる信号電荷を全てＮ型シリコ
ン基板側に掃き出させ、１フィールド期間の残りの期間
ｔ2 の間、Ｎ型シリコン基板に例えば直流電圧１０Ｖを
印加し、この期間ｔ2 の間に受光部の信号電荷蓄積領域
に信号電荷を蓄積し、この信号電荷を読出しパルスＰ1
に続く読出しパルスＰ2 によって、読み出すものであ
り、この固体撮像装置によれば、Ｎ型シリコン基板に直
流電圧３０Ｖを印加する期間ｔ1 を可変制御することに
よって、露出時間ｔ2 の制御を行うことが可能となる。
出しパルスＰ1 に引き続き、僅かに遅れて、１フィール
ド期間の任意の期間ｔ1 の間、Ｎ型シリコン基板に例え
ば直流電圧３０Ｖを印加し、この期間ｔ1 の間、受光部
の信号電荷蓄積領域に生ずる信号電荷を全てＮ型シリコ
ン基板側に掃き出させ、１フィールド期間の残りの期間
ｔ2 の間、Ｎ型シリコン基板に例えば直流電圧１０Ｖを
印加し、この期間ｔ2 の間に受光部の信号電荷蓄積領域
に信号電荷を蓄積し、この信号電荷を読出しパルスＰ1
に続く読出しパルスＰ2 によって、読み出すものであ
り、この固体撮像装置によれば、Ｎ型シリコン基板に直
流電圧３０Ｖを印加する期間ｔ1 を可変制御することに
よって、露出時間ｔ2 の制御を行うことが可能となる。
【０００４】しかし、上記固体撮像装置においては、図
６に示すように、再生画面３１上にコントラストの相違
する部分、即ち明るい部分３１ａと暗い部分３１ｂが生
じるという不都合があった。
６に示すように、再生画面３１上にコントラストの相違
する部分、即ち明るい部分３１ａと暗い部分３１ｂが生
じるという不都合があった。
【０００５】ここで、この明るい部分３１ａは、Ｎ型シ
リコン基板に直流電圧３０Ｖを印加している期間ｔ1 に
出力部から読み出された信号部分に対応し、暗い部分３
１ｂは、Ｎ型シリコン基板に直流電圧１０Ｖを印加して
いる期間ｔ2 に出力部から読み出された信号部分に対応
しており、再生画像におけるコントラストの相違は、１
フィールド期間中にＮ型シリコン基板の電圧が高い期間
ｔ1 と低い期間ｔ2 とがあるため、出力部のバッファア
ンプ等が動作点を変動させるなどの変調を受けるために
生ずるものと考えられる。
リコン基板に直流電圧３０Ｖを印加している期間ｔ1 に
出力部から読み出された信号部分に対応し、暗い部分３
１ｂは、Ｎ型シリコン基板に直流電圧１０Ｖを印加して
いる期間ｔ2 に出力部から読み出された信号部分に対応
しており、再生画像におけるコントラストの相違は、１
フィールド期間中にＮ型シリコン基板の電圧が高い期間
ｔ1 と低い期間ｔ2 とがあるため、出力部のバッファア
ンプ等が動作点を変動させるなどの変調を受けるために
生ずるものと考えられる。
【０００６】一方、本出願人は、上記問題点を解決する
ために、Ｎ型シリコン基板に所定電位（所謂シャッタパ
ルス）を印加する期間を水平ブランキング期間内とし、
信号電荷蓄積領域に蓄積される信号電荷を水平ブランキ
ング期間内にＮ型シリコン基板に掃き出させるようにし
た固体撮像装置を提案した。
ために、Ｎ型シリコン基板に所定電位（所謂シャッタパ
ルス）を印加する期間を水平ブランキング期間内とし、
信号電荷蓄積領域に蓄積される信号電荷を水平ブランキ
ング期間内にＮ型シリコン基板に掃き出させるようにし
た固体撮像装置を提案した。
【０００７】この固体撮像装置によれば、読出しパルス
の位置に対してＮ型シリコン基板に印加する最終シャッ
タパルスの位置を変えることで露出時間、即ちシャッタ
速度の制御を行うことができる。また、出力部のバッフ
ァアンプ等がＮ型シリコン基板の電圧変化によって変調
を受けたとしても、再生画像は全くその影響を受けず、
一様なコントラストを得ることができる。
の位置に対してＮ型シリコン基板に印加する最終シャッ
タパルスの位置を変えることで露出時間、即ちシャッタ
速度の制御を行うことができる。また、出力部のバッフ
ァアンプ等がＮ型シリコン基板の電圧変化によって変調
を受けたとしても、再生画像は全くその影響を受けず、
一様なコントラストを得ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ように水平ブランキング期間内にシャッタパルスを印加
する場合、結果的に不連続な可変シャッタしか実現でき
ず、しかもシャッタ速度が高速になるに従い、シャッタ
速度の変化率が急増するという不都合がある。
ように水平ブランキング期間内にシャッタパルスを印加
する場合、結果的に不連続な可変シャッタしか実現でき
ず、しかもシャッタ速度が高速になるに従い、シャッタ
速度の変化率が急増するという不都合がある。
【０００９】これは、電子シャッタ機能を従来のオート
アイリス（機械的光量調整）の代用として利用する場
合、特に高速シャッタ時に最適な露光量を選ぶことがで
きないという欠点がある。即ち、電子アイリス、プログ
ラムＡＥなどの制御を行おうとした場合、シャッタスピ
ードの速いときには、シャッタスピードの制御による細
かいＣＣＤイメージセンサの受光量調整が原理上できな
いことになる。
アイリス（機械的光量調整）の代用として利用する場
合、特に高速シャッタ時に最適な露光量を選ぶことがで
きないという欠点がある。即ち、電子アイリス、プログ
ラムＡＥなどの制御を行おうとした場合、シャッタスピ
ードの速いときには、シャッタスピードの制御による細
かいＣＣＤイメージセンサの受光量調整が原理上できな
いことになる。
【００１０】そこで、最近では、垂直ブランキング期間
内に任意のタイミングでシャッタパルスを印加し、電子
シャッタによる電荷の掃き捨てを行うことにより、受光
量を自由に変えるようにした固体撮像装置が提案されて
いる。
内に任意のタイミングでシャッタパルスを印加し、電子
シャッタによる電荷の掃き捨てを行うことにより、受光
量を自由に変えるようにした固体撮像装置が提案されて
いる。
【００１１】この固体撮像装置の各種信号のタイミング
を図７に示す。この図において、ＨＤは水平同期信号を
示し、Ｂ１，Ｂ２及びＢ３は水平ブランキング期間を示
す。また、Ｖ1 ，Ｖ2 ，Ｖ3 及びＶ4 は垂直転送パルス
を示し、この垂直転送パルス中、Ｐは読出しパルスを示
す。また、ＰｓはＮ型シリコン基板に印加され、電子シ
ャッタ機能を動作させるシャッタパルスを示す。
を図７に示す。この図において、ＨＤは水平同期信号を
示し、Ｂ１，Ｂ２及びＢ３は水平ブランキング期間を示
す。また、Ｖ1 ，Ｖ2 ，Ｖ3 及びＶ4 は垂直転送パルス
を示し、この垂直転送パルス中、Ｐは読出しパルスを示
す。また、ＰｓはＮ型シリコン基板に印加され、電子シ
ャッタ機能を動作させるシャッタパルスを示す。
【００１２】上記垂直転送パルスＶ1 〜Ｖ4 は、夫々位
相の異なる４相パルスを構成し、これら垂直転送パルス
Ｖ1 〜Ｖ4の印加によって、垂直レジスタに転送された
信号電荷を１行ずつ水平レジスタ側に転送する。この垂
直転送は、各水平ブランキング期間中において行われ
る。この場合、垂直ブランキング期間中であるため、こ
の垂直転送は、空送り状態となる。
相の異なる４相パルスを構成し、これら垂直転送パルス
Ｖ1 〜Ｖ4の印加によって、垂直レジスタに転送された
信号電荷を１行ずつ水平レジスタ側に転送する。この垂
直転送は、各水平ブランキング期間中において行われ
る。この場合、垂直ブランキング期間中であるため、こ
の垂直転送は、空送り状態となる。
【００１３】そして、この固体撮像装置では、垂直ブラ
ンキング期間（ＶＢＬＫ）中の水平ブランキング期間Ｂ
２と水平ブランキング期間Ｂ３の間における任意のタイ
ミングでシャッタパルスＰｓを立ち上げる。このシャッ
タパルスＰｓの立ち上がりにより、受光部の信号電荷蓄
積領域に蓄積されていた信号電荷がＮ型シリコン基板側
に掃き捨てられる。このため、このシャッタパルスＰｓ
の立ち下がりから次の読出しパルスＰの立ち上がりまで
が露光時間Ｌとなり、この露光時間Ｌに蓄積された信号
電荷が読出しパルスＰの印加によって垂直レジスタに読
み出される。
ンキング期間（ＶＢＬＫ）中の水平ブランキング期間Ｂ
２と水平ブランキング期間Ｂ３の間における任意のタイ
ミングでシャッタパルスＰｓを立ち上げる。このシャッ
タパルスＰｓの立ち上がりにより、受光部の信号電荷蓄
積領域に蓄積されていた信号電荷がＮ型シリコン基板側
に掃き捨てられる。このため、このシャッタパルスＰｓ
の立ち下がりから次の読出しパルスＰの立ち上がりまで
が露光時間Ｌとなり、この露光時間Ｌに蓄積された信号
電荷が読出しパルスＰの印加によって垂直レジスタに読
み出される。
【００１４】従って、このシャッタパルスＰｓは、水平
同期信号ＨＤに左右されることなく、任意のタイミング
で立ち上げることができるため、シャッタスピードの制
御による細かいＣＣＤイメージセンサの受光量調整を行
うことができる。
同期信号ＨＤに左右されることなく、任意のタイミング
で立ち上げることができるため、シャッタスピードの制
御による細かいＣＣＤイメージセンサの受光量調整を行
うことができる。
【００１５】しかし、この固体撮像装置は、垂直ブラン
キング期間（ＶＢＬＫ）中の任意のタイミングで単独に
シャッタパルスＰｓを立ち上げるようにしているため、
Ｎ型シリコン基板の表面電位が安定せず、動作特性が不
安定になるという虞がある。
キング期間（ＶＢＬＫ）中の任意のタイミングで単独に
シャッタパルスＰｓを立ち上げるようにしているため、
Ｎ型シリコン基板の表面電位が安定せず、動作特性が不
安定になるという虞がある。
【００１６】即ち、シャッタパルスＰｓの出力以後、基
板電位Ｖｓｕｂが所定の電位に固定され、垂直転送電極
に垂直転送パルスＶ1 〜Ｖ4 が印加される状態となる。
受光部がマトリクス状に多数配列されて構成されたイメ
ージ領域の各受光部は、通常、チャネルストッパ領域
（接地電位が印加されている）によってそのポテンシャ
ル井戸の深さが規定されているが、イメージ領域の中央
部分においては、チャネルストッパ領域の電位が垂直転
送用ゲート電極（以下、単に転送電極と記す）に印加さ
れる電位によって変動するため、結果的に上記中央部分
における受光部のポテンシャル井戸の深さ、即ち基板表
面の電位も転送電極に印加される電位によって決定され
る。
板電位Ｖｓｕｂが所定の電位に固定され、垂直転送電極
に垂直転送パルスＶ1 〜Ｖ4 が印加される状態となる。
受光部がマトリクス状に多数配列されて構成されたイメ
ージ領域の各受光部は、通常、チャネルストッパ領域
（接地電位が印加されている）によってそのポテンシャ
ル井戸の深さが規定されているが、イメージ領域の中央
部分においては、チャネルストッパ領域の電位が垂直転
送用ゲート電極（以下、単に転送電極と記す）に印加さ
れる電位によって変動するため、結果的に上記中央部分
における受光部のポテンシャル井戸の深さ、即ち基板表
面の電位も転送電極に印加される電位によって決定され
る。
【００１７】このような状態において、シャッタパルス
Ｐｓの出力以後の露出期間Ｌにおいて、垂直転送パルス
Ｖ1 〜Ｖ4 が印加されると、基板表面の電位が変動（不
安定化）し、例えば同じ光量が入射しても、受光部に蓄
積される信号電荷量が変動するという問題が生じる。
Ｐｓの出力以後の露出期間Ｌにおいて、垂直転送パルス
Ｖ1 〜Ｖ4 が印加されると、基板表面の電位が変動（不
安定化）し、例えば同じ光量が入射しても、受光部に蓄
積される信号電荷量が変動するという問題が生じる。
【００１８】本発明は、このような課題に鑑み成された
もので、その目的とするところは、シャッタスピードの
制御による細かい受光量調整を行うことができると共
に、動作特性の安定化を図ることができ、電子アイリス
やプログラムＡＥなどの付加機能において最適な制御を
行うことができる固体撮像装置を提供することにある。
もので、その目的とするところは、シャッタスピードの
制御による細かい受光量調整を行うことができると共
に、動作特性の安定化を図ることができ、電子アイリス
やプログラムＡＥなどの付加機能において最適な制御を
行うことができる固体撮像装置を提供することにある。
【００１９】
【課題を解決するための手段】本発明は、第１導電型の
半導体基板１の表面側に形成された第２導電型の領域
（ウェル領域５）と、該第２導電型の領域５の表面側に
形成された信号電荷蓄積領域８とを有し、上記半導体基
板１に所定の電位（シャッタパルスＰｓ）を印加して上
記信号電荷蓄積領域８に蓄積された信号電荷Ｑを上記半
導体基板１に掃き出させることにより、露出時間Ｌの制
御を行うようになされた固体撮像装置において、垂直ブ
ランキング期間（ＶＢＬＫ）内に、上記シャッタパルス
Ｐｓ（及びＰｓτ）を垂直転送パルスＶ1 〜Ｖ4 （及び
Ｖτ1 〜Ｖτ4 ）に同期して半導体基板１に印加して構
成する。
半導体基板１の表面側に形成された第２導電型の領域
（ウェル領域５）と、該第２導電型の領域５の表面側に
形成された信号電荷蓄積領域８とを有し、上記半導体基
板１に所定の電位（シャッタパルスＰｓ）を印加して上
記信号電荷蓄積領域８に蓄積された信号電荷Ｑを上記半
導体基板１に掃き出させることにより、露出時間Ｌの制
御を行うようになされた固体撮像装置において、垂直ブ
ランキング期間（ＶＢＬＫ）内に、上記シャッタパルス
Ｐｓ（及びＰｓτ）を垂直転送パルスＶ1 〜Ｖ4 （及び
Ｖτ1 〜Ｖτ4 ）に同期して半導体基板１に印加して構
成する。
【００２０】
【作用】上述の本発明の構成によれば、電子シャッタ機
能を行うシャッタパルスＰｓ（及びＰｓτ）を垂直転送
パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖτ4 ）に同期して半
導体基板１に印加するようにしたので、通常は、垂直転
送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖτ4 ）の印加によ
って、イメージ領域の中央部分において基板表面の電位
の変動（不安定化）を引き起こすが、受光部２内の信号
電荷Ｑを掃き捨てるシャッタパルスＰｓ（及びＰｓτ）
が上記垂直転送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖ
τ4 ）と同期して印加されることになるため、基板表面
の電位は、垂直転送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖ
τ4 ）に依存されることなく安定化する。従って、シャ
ッタパルスＰｓ（及びＰｓτ）の出力以後の露出期間Ｌ
において、基板表面の電位が変動することによって生じ
る信号電荷量の変動を防止することができ、動作特性の
安定化を図ることができる。
能を行うシャッタパルスＰｓ（及びＰｓτ）を垂直転送
パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖτ4 ）に同期して半
導体基板１に印加するようにしたので、通常は、垂直転
送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖτ4 ）の印加によ
って、イメージ領域の中央部分において基板表面の電位
の変動（不安定化）を引き起こすが、受光部２内の信号
電荷Ｑを掃き捨てるシャッタパルスＰｓ（及びＰｓτ）
が上記垂直転送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖ
τ4 ）と同期して印加されることになるため、基板表面
の電位は、垂直転送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖ
τ4 ）に依存されることなく安定化する。従って、シャ
ッタパルスＰｓ（及びＰｓτ）の出力以後の露出期間Ｌ
において、基板表面の電位が変動することによって生じ
る信号電荷量の変動を防止することができ、動作特性の
安定化を図ることができる。
【００２１】また、垂直ブランキング期間（ＶＢＬＫ）
中に、シャッタパルスＰｓ（及びＰｓτ）を印加するよ
うにしているため、水平同期信号ＨＤに左右されること
なく、任意のタイミングで立ち上げることができ、シャ
ッタスピードの制御による細かいＣＣＤイメージセンサ
の受光量調整を行うことができる。
中に、シャッタパルスＰｓ（及びＰｓτ）を印加するよ
うにしているため、水平同期信号ＨＤに左右されること
なく、任意のタイミングで立ち上げることができ、シャ
ッタスピードの制御による細かいＣＣＤイメージセンサ
の受光量調整を行うことができる。
【００２２】このように、本発明に係る固体撮像装置に
よれば、シャッタスピードの制御による細かい受光量調
整を行うことができると共に、動作特性の安定化を図る
ことができ、電子アイリスやプログラムＡＥなどの付加
機能において最適な制御を行うことができる。
よれば、シャッタスピードの制御による細かい受光量調
整を行うことができると共に、動作特性の安定化を図る
ことができ、電子アイリスやプログラムＡＥなどの付加
機能において最適な制御を行うことができる。
【００２３】
【実施例】以下、図１〜図４を参照しながら本発明の実
施例を説明する。図１は、本実施例に係るＣＣＤ固体撮
像装置を示す構成図である。
施例を説明する。図１は、本実施例に係るＣＣＤ固体撮
像装置を示す構成図である。
【００２４】このＣＣＤ固体撮像装置は、Ｎ型のシリコ
ン基板１上に受光部２、垂直レジスタ部３、チャネルス
トッパ部４、水平レジスタ部（図示せず）及び出力部
（図示せず）が設けられて、所謂インターライン転送方
式のＣＣＤ固体撮像装置として構成されている。
ン基板１上に受光部２、垂直レジスタ部３、チャネルス
トッパ部４、水平レジスタ部（図示せず）及び出力部
（図示せず）が設けられて、所謂インターライン転送方
式のＣＣＤ固体撮像装置として構成されている。
【００２５】即ち、Ｎ型シリコン基板１の表面側にＰ型
のウェル領域５を形成すると共に、更にこのウェル領域
５の表面側にＮ- 型のウェル領域６を形成する。そし
て、受光部２は、このウェル領域６の表面領域に浅いＰ
++型の正電荷蓄積領域７を形成し、この正電荷蓄積領域
７の下方にＮ+ 型の信号電荷蓄積領域８を形成すること
によって構成されている。また、チャネルストッパ部４
は、正電荷蓄積領域７及び信号電荷蓄積領域８に隣接し
て形成されたＰ+ 型のチャネルストッパ領域９にて構成
される。尚、１０はＳｉＯ2 による絶縁層である。
のウェル領域５を形成すると共に、更にこのウェル領域
５の表面側にＮ- 型のウェル領域６を形成する。そし
て、受光部２は、このウェル領域６の表面領域に浅いＰ
++型の正電荷蓄積領域７を形成し、この正電荷蓄積領域
７の下方にＮ+ 型の信号電荷蓄積領域８を形成すること
によって構成されている。また、チャネルストッパ部４
は、正電荷蓄積領域７及び信号電荷蓄積領域８に隣接し
て形成されたＰ+ 型のチャネルストッパ領域９にて構成
される。尚、１０はＳｉＯ2 による絶縁層である。
【００２６】垂直レジスタ部３は、信号電荷転送領域、
即ち垂直レジスタ１１を構成するＮ + 型領域を形成する
と共に、この垂直レジスタ１１にＳｉＯ2 よりなる絶縁
層１０及びＳｉ3 Ｎ4よりなる絶縁層１２を介して多結
晶シリコンよりなる転送電極１３を形成することによっ
て構成されている。この場合、垂直レジスタ１１の下方
にスミアを防止するためのＰ型領域１４が形成される。
即ち垂直レジスタ１１を構成するＮ + 型領域を形成する
と共に、この垂直レジスタ１１にＳｉＯ2 よりなる絶縁
層１０及びＳｉ3 Ｎ4よりなる絶縁層１２を介して多結
晶シリコンよりなる転送電極１３を形成することによっ
て構成されている。この場合、垂直レジスタ１１の下方
にスミアを防止するためのＰ型領域１４が形成される。
【００２７】また、受光部２と垂直レジスタ部３間に
は、受光部２の信号電荷を垂直レジスタ部３へ読み出す
ための読出しゲート部１５が設けられている。この読出
しゲート部１５は、チャネル領域を構成するＰ型領域１
６上に絶縁層１０及び１２を介してゲート電極１７を形
成して構成される。本例では、上記ゲート電極１７を転
送電極１３と共通に多結晶シリコンにて形成する。
は、受光部２の信号電荷を垂直レジスタ部３へ読み出す
ための読出しゲート部１５が設けられている。この読出
しゲート部１５は、チャネル領域を構成するＰ型領域１
６上に絶縁層１０及び１２を介してゲート電極１７を形
成して構成される。本例では、上記ゲート電極１７を転
送電極１３と共通に多結晶シリコンにて形成する。
【００２８】受光部２を除いた読出しゲート部１４、垂
直レジスタ部３及びチャネルストッパ部４上には、絶縁
層１０を介して遮光用のＡｌ膜１８が形成される。尚、
この図１では、１個の転送電極のみを示しているが、本
例では、周知のように４相駆動方式により垂直レジスタ
部３を駆動するように転送電極１３を配置する。また、
水平レジスタ部及び出力部については、図示せざるも、
従来周知のように構成する。
直レジスタ部３及びチャネルストッパ部４上には、絶縁
層１０を介して遮光用のＡｌ膜１８が形成される。尚、
この図１では、１個の転送電極のみを示しているが、本
例では、周知のように４相駆動方式により垂直レジスタ
部３を駆動するように転送電極１３を配置する。また、
水平レジスタ部及び出力部については、図示せざるも、
従来周知のように構成する。
【００２９】しかして、本例においては、基準クロック
ＣＬＫが供給されて所望のパルス信号を出力する例えば
ＲＯＭ内蔵のパルス発生回路２１を組み込み、１つの出
力端子φｐとＮ型シリコン基板１とを、一方の経路にお
いては、パルス遅延回路２２、スイッチング回路２３及
び駆動回路２４を介して接続し、他方の経路において
は、スイッチング回路２３及び駆動回路２４を介して接
続する。
ＣＬＫが供給されて所望のパルス信号を出力する例えば
ＲＯＭ内蔵のパルス発生回路２１を組み込み、１つの出
力端子φｐとＮ型シリコン基板１とを、一方の経路にお
いては、パルス遅延回路２２、スイッチング回路２３及
び駆動回路２４を介して接続し、他方の経路において
は、スイッチング回路２３及び駆動回路２４を介して接
続する。
【００３０】更に４つの一連の出力端子φ１〜φ４と４
相駆動方式に対応して配置された転送電極１３とを、一
方の経路においては、パルス遅延回路２２、スイッチン
グ回路２３及び駆動回路２５を介して接続し、他方の経
路においては、スイッチング回路２３及び駆動回路２５
を介して接続する。
相駆動方式に対応して配置された転送電極１３とを、一
方の経路においては、パルス遅延回路２２、スイッチン
グ回路２３及び駆動回路２５を介して接続し、他方の経
路においては、スイッチング回路２３及び駆動回路２５
を介して接続する。
【００３１】即ち、このパルス発生回路２１の出力端子
φｐからは、図３で示すシャッタパルスＰｓが出力さ
れ、このシャッタパルスＰｓが駆動回路２４を介してＮ
型シリコン基板１に供給されることによって、基板電位
Ｖｓｕｂが高レベル（ＶH ）となる。
φｐからは、図３で示すシャッタパルスＰｓが出力さ
れ、このシャッタパルスＰｓが駆動回路２４を介してＮ
型シリコン基板１に供給されることによって、基板電位
Ｖｓｕｂが高レベル（ＶH ）となる。
【００３２】ここで、基板電位Ｖｓｕｂの低レベル（Ｖ
L ）は、図２に実線で示すように、Ｐ型のウェル領域５
のポテンシャルが信号電荷蓄積領域８のポテンシャルよ
りも浅くなって、この信号電荷蓄積領域８にて信号電荷
Ｑを蓄積でき、かつ有効なブルーミング抑制を行うこと
ができる電圧レベルとし、また、基板電位Ｖｓｕｂの高
レベル（ＶH ）は、図２の破線で示すように、ウェル領
域５のポテンシャルが信号電荷蓄積領域８のポテンシャ
ルよりも深くなって、信号電荷蓄積領域８に蓄積されて
いる信号電荷ＱをＮ型シリコン基板１側に掃き出すこと
ができる電圧レベルとする。
L ）は、図２に実線で示すように、Ｐ型のウェル領域５
のポテンシャルが信号電荷蓄積領域８のポテンシャルよ
りも浅くなって、この信号電荷蓄積領域８にて信号電荷
Ｑを蓄積でき、かつ有効なブルーミング抑制を行うこと
ができる電圧レベルとし、また、基板電位Ｖｓｕｂの高
レベル（ＶH ）は、図２の破線で示すように、ウェル領
域５のポテンシャルが信号電荷蓄積領域８のポテンシャ
ルよりも深くなって、信号電荷蓄積領域８に蓄積されて
いる信号電荷ＱをＮ型シリコン基板１側に掃き出すこと
ができる電圧レベルとする。
【００３３】一方、４つの出力端子φ１〜φ４からは、
図３で示す４相の垂直転送パルスＶ 1 〜Ｖ4 が出力さ
れ、これら垂直転送パルスＶ1 〜Ｖ4 が夫々駆動回路２
５を介して対応する転送電極１３に供給される。これら
４相の垂直転送パルスＶ1 〜Ｖ 4 の印加によって、受光
部２から転送された信号電荷Ｑを行毎に水平レジスタ部
へ転送する。
図３で示す４相の垂直転送パルスＶ 1 〜Ｖ4 が出力さ
れ、これら垂直転送パルスＶ1 〜Ｖ4 が夫々駆動回路２
５を介して対応する転送電極１３に供給される。これら
４相の垂直転送パルスＶ1 〜Ｖ 4 の印加によって、受光
部２から転送された信号電荷Ｑを行毎に水平レジスタ部
へ転送する。
【００３４】上記シャッタパルスＰｓ及び垂直転送パル
スＶ1 〜Ｖ4 は、基準クロックＣＬＫ及び水平同期信号
ＨＤの入力に基いてパルス発生回路２１内のＲＯＭから
データを読み出し、このデータをデコードして出力され
る。
スＶ1 〜Ｖ4 は、基準クロックＣＬＫ及び水平同期信号
ＨＤの入力に基いてパルス発生回路２１内のＲＯＭから
データを読み出し、このデータをデコードして出力され
る。
【００３５】次に、上記本例に係るＣＣＤ固体撮像装置
の垂直ブランキング期間（ＶＢＬＫ）中の信号処理動作
を図３に基いて説明する。尚、図３において、ＨＤは水
平同期信号であり、期間Ｂ１，Ｂ２，Ｂ３は夫々水平ブ
ランキング期間を示す。また、Ｖ1 ，Ｖ2 ，Ｖ3 及びＶ
4 は、４相駆動の垂直転送パルスを示し、Ｖｓｕｂは基
板電位を示す。また、読出し期間Ｒ中のＰは読出しパル
スを示す。
の垂直ブランキング期間（ＶＢＬＫ）中の信号処理動作
を図３に基いて説明する。尚、図３において、ＨＤは水
平同期信号であり、期間Ｂ１，Ｂ２，Ｂ３は夫々水平ブ
ランキング期間を示す。また、Ｖ1 ，Ｖ2 ，Ｖ3 及びＶ
4 は、４相駆動の垂直転送パルスを示し、Ｖｓｕｂは基
板電位を示す。また、読出し期間Ｒ中のＰは読出しパル
スを示す。
【００３６】本例のＣＣＤ固体撮像装置では、通常動作
の時、垂直ブランキング期間（ＶＢＬＫ）内の各水平ブ
ランキング期間Ｂ１，Ｂ２中において、４相の垂直転送
パルスＶ1 〜Ｖ4 がスイッチング回路２３の選択的なス
イッチング動作により、パルス遅延回路２２を経ないで
直接転送電極１３に供給されて空送りが行われる。
の時、垂直ブランキング期間（ＶＢＬＫ）内の各水平ブ
ランキング期間Ｂ１，Ｂ２中において、４相の垂直転送
パルスＶ1 〜Ｖ4 がスイッチング回路２３の選択的なス
イッチング動作により、パルス遅延回路２２を経ないで
直接転送電極１３に供給されて空送りが行われる。
【００３７】そして、この水平ブランキング期間Ｂ１，
Ｂ２中における垂直転送パルス（特に第４の垂直転送パ
ルスＶ4 ）の印加時に、シャッタパルスＰｓ（例えば３
０Ｖ）が同期して、かつスイッチング回路２３の選択的
なスイッチング動作により、パルス遅延回路２２を経な
いで直接基板１に供給され、基板電位Ｖｓｕｂを持ち上
げる。このシャッタパルスＰｓの印加によって、受光部
２内に蓄積されている信号電荷Ｑが基板１側に掃き捨て
られる。
Ｂ２中における垂直転送パルス（特に第４の垂直転送パ
ルスＶ4 ）の印加時に、シャッタパルスＰｓ（例えば３
０Ｖ）が同期して、かつスイッチング回路２３の選択的
なスイッチング動作により、パルス遅延回路２２を経な
いで直接基板１に供給され、基板電位Ｖｓｕｂを持ち上
げる。このシャッタパルスＰｓの印加によって、受光部
２内に蓄積されている信号電荷Ｑが基板１側に掃き捨て
られる。
【００３８】このとき、スイッチング回路２３内の例え
ばプログラマブルカウンタによって、水平ブランキング
期間Ｂ１，Ｂ２が計数され、例えば読出し期間Ｒ直前の
水平ブランキング期間Ｂ３を最終水平ブランキング期間
とし、この最終水平ブランキング期間Ｂ３の一つ前の水
平ブランキング期間Ｂ２の到達を意味する数値が計数さ
れると、スイッチング回路２３のスイッチング動作によ
って信号の入力経路をパルス遅延回路２２側に切り換え
る。
ばプログラマブルカウンタによって、水平ブランキング
期間Ｂ１，Ｂ２が計数され、例えば読出し期間Ｒ直前の
水平ブランキング期間Ｂ３を最終水平ブランキング期間
とし、この最終水平ブランキング期間Ｂ３の一つ前の水
平ブランキング期間Ｂ２の到達を意味する数値が計数さ
れると、スイッチング回路２３のスイッチング動作によ
って信号の入力経路をパルス遅延回路２２側に切り換え
る。
【００３９】このパルス遅延回路２２では、水平ブラン
キング期間Ｂ２に入力されたシャッタパルスＰｓ及び４
相の垂直転送パルスＶ1 〜Ｖ4 を所定時間遅延させて出
力する。この遅延時間τは、電子アイリスやプログラム
ＡＥ２６からのシャッタスピードに関するデータＤの入
力に基いて計算される。
キング期間Ｂ２に入力されたシャッタパルスＰｓ及び４
相の垂直転送パルスＶ1 〜Ｖ4 を所定時間遅延させて出
力する。この遅延時間τは、電子アイリスやプログラム
ＡＥ２６からのシャッタスピードに関するデータＤの入
力に基いて計算される。
【００４０】水平ブランキング期間Ｂ２以後、各信号の
入力経路がスイッチング回路２３によってパルス遅延回
路２２側に切り換えられているため、水平ブランキング
期間有無に関係なく夫々所定時間τ経過後に、再びシャ
ッタパルスＰｓと４相の垂直転送パルスＶ1 〜Ｖ4 が夫
々基板１及び転送電極１３に供給される。尚、図１及び
図３では、これらシャッタパルス及び垂直駆動パルスを
夫々Ｐｓτ及びＶτ1 〜Ｖτ4 として記した。
入力経路がスイッチング回路２３によってパルス遅延回
路２２側に切り換えられているため、水平ブランキング
期間有無に関係なく夫々所定時間τ経過後に、再びシャ
ッタパルスＰｓと４相の垂直転送パルスＶ1 〜Ｖ4 が夫
々基板１及び転送電極１３に供給される。尚、図１及び
図３では、これらシャッタパルス及び垂直駆動パルスを
夫々Ｐｓτ及びＶτ1 〜Ｖτ4 として記した。
【００４１】このシャッタパルスＰｓτは、読出し期間
Ｒの直前に出力されるため、最終のシャッタパルスであ
り、このシャッタパルスＰｓτの出力タイミングによっ
て、次の読出し期間Ｒまでの露出時間Ｌが決定する。即
ち、電子アイリスやプログラムＡＥ２６にて設定された
シャッタスピードに対応した露出時間Ｌが決定される。
Ｒの直前に出力されるため、最終のシャッタパルスであ
り、このシャッタパルスＰｓτの出力タイミングによっ
て、次の読出し期間Ｒまでの露出時間Ｌが決定する。即
ち、電子アイリスやプログラムＡＥ２６にて設定された
シャッタスピードに対応した露出時間Ｌが決定される。
【００４２】このとき、垂直転送パルスＶτ1 〜Ｖτ4
の印加によって、通常は、イメージ領域の中央部分にお
いて基板表面電位の変動（不安定化）を引き起こすが、
受光部２内の信号電荷Ｑを掃き捨てるシャッタパルスＰ
ｓτが上記垂直転送パルスＶτ1 〜Ｖτ4 と同期して印
加されることになるため、基板表面電位は、垂直転送パ
ルスＶτ1 〜Ｖτ4 に依存されることなく安定化する。
の印加によって、通常は、イメージ領域の中央部分にお
いて基板表面電位の変動（不安定化）を引き起こすが、
受光部２内の信号電荷Ｑを掃き捨てるシャッタパルスＰ
ｓτが上記垂直転送パルスＶτ1 〜Ｖτ4 と同期して印
加されることになるため、基板表面電位は、垂直転送パ
ルスＶτ1 〜Ｖτ4 に依存されることなく安定化する。
【００４３】また、垂直ブランキング期間（ＶＢＬＫ）
中、この最終のシャッタパルスＰｓτが供給される前の
各水平ブランキング期間Ｂ１，Ｂ２においてシャッタパ
ルスＰｓが供給されて、信号電荷Ｑの掃き捨てが、水平
ブランキング期間Ｂ１，Ｂ２毎に行われるため、最終の
シャッタパルスＰｓτの印加時における信号電荷Ｑの掃
き残しを確実に防止することができる。
中、この最終のシャッタパルスＰｓτが供給される前の
各水平ブランキング期間Ｂ１，Ｂ２においてシャッタパ
ルスＰｓが供給されて、信号電荷Ｑの掃き捨てが、水平
ブランキング期間Ｂ１，Ｂ２毎に行われるため、最終の
シャッタパルスＰｓτの印加時における信号電荷Ｑの掃
き残しを確実に防止することができる。
【００４４】そして、スイッチング回路２３での入力経
路の切り換えが行われたあとの水平同期信号ＨＤの立ち
上がり、即ち最終水平ブランキング期間Ｂ３の完了時
に、各信号の入力経路を再びパルス発生回路２１側に切
り換える。このとき、最終水平ブランキング期間Ｂ３中
には、シャッタパルスＰｓ及び４相の垂直転送パルスＶ
1 〜Ｖ4 の基板１及び転送電極１３への供給はない。従
って、読出し期間Ｒまでの露出期間Ｌ中、基板表面の電
位に変動はなく、安定化されたままである。
路の切り換えが行われたあとの水平同期信号ＨＤの立ち
上がり、即ち最終水平ブランキング期間Ｂ３の完了時
に、各信号の入力経路を再びパルス発生回路２１側に切
り換える。このとき、最終水平ブランキング期間Ｂ３中
には、シャッタパルスＰｓ及び４相の垂直転送パルスＶ
1 〜Ｖ4 の基板１及び転送電極１３への供給はない。従
って、読出し期間Ｒまでの露出期間Ｌ中、基板表面の電
位に変動はなく、安定化されたままである。
【００４５】上述のように、本例によれば、電子シャッ
タ機能を行うシャッタパルスＰｓ（及びＰｓτ）を垂直
転送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖτ4 ）に同期さ
せてＮ型シリコン基板１に印加するようにしたので、基
板表面の電位が、垂直転送パルスＶ1 〜Ｖ4 （及びＶτ
1 〜Ｖτ4 ）に依存されることなく安定化し、従って、
シャッタパルスＰｓτの出力以後の露出期間Ｌにおい
て、基板表面の電位が変動することによって生じる信号
電荷量の変動を防止することができ、動作特性の安定化
を図ることができる。
タ機能を行うシャッタパルスＰｓ（及びＰｓτ）を垂直
転送パルスＶ1 〜Ｖ4 （及びＶτ1 〜Ｖτ4 ）に同期さ
せてＮ型シリコン基板１に印加するようにしたので、基
板表面の電位が、垂直転送パルスＶ1 〜Ｖ4 （及びＶτ
1 〜Ｖτ4 ）に依存されることなく安定化し、従って、
シャッタパルスＰｓτの出力以後の露出期間Ｌにおい
て、基板表面の電位が変動することによって生じる信号
電荷量の変動を防止することができ、動作特性の安定化
を図ることができる。
【００４６】また、垂直ブランキング期間（ＶＢＬＫ）
中に、シャッタパルスＰｓ（及びＰｓτ）を印加するよ
うにしているため、水平同期信号ＨＤに左右されること
なく、任意のタイミングで立ち上げることができ、シャ
ッタスピードの制御による細かいＣＣＤイメージセンサ
の受光量調整を行うことができる。
中に、シャッタパルスＰｓ（及びＰｓτ）を印加するよ
うにしているため、水平同期信号ＨＤに左右されること
なく、任意のタイミングで立ち上げることができ、シャ
ッタスピードの制御による細かいＣＣＤイメージセンサ
の受光量調整を行うことができる。
【００４７】このように、本実施例に係るＣＣＤ固体撮
像装置によれば、シャッタスピードの制御による細かい
受光量調整を行うことができると共に、動作特性の安定
化を図ることができ、電子アイリスやプログラムＡＥな
どの付加機能において最適な制御を行うことができる。
像装置によれば、シャッタスピードの制御による細かい
受光量調整を行うことができると共に、動作特性の安定
化を図ることができ、電子アイリスやプログラムＡＥな
どの付加機能において最適な制御を行うことができる。
【００４８】上記実施例では、最終水平ブランキング期
間Ｂ３に垂直転送パルスＶ1 〜Ｖ4 を出力しない例を示
したが、その他、図４のタイミングチャートに示すよう
に、最終水平ブランキング期間Ｂ３に垂直転送パルスＶ
1 〜Ｖ4 を出力させるようにしてもよい。
間Ｂ３に垂直転送パルスＶ1 〜Ｖ4 を出力しない例を示
したが、その他、図４のタイミングチャートに示すよう
に、最終水平ブランキング期間Ｂ３に垂直転送パルスＶ
1 〜Ｖ4 を出力させるようにしてもよい。
【００４９】この場合、スイッチング回路２３及びパル
ス遅延回路２２の構成が簡略化されるが、最終水平ブラ
ンキング期間Ｂ３における垂直転送パルスＶ1 〜Ｖ4 に
よって基板表面の電位が変動する虞がある。しかし、従
来の場合と異なり、その前段階において、最終のシャッ
タパルスＰｓτと垂直転送パルスＶτ1 〜Ｖτ4 とが同
期して出力されることによって、基板表面電位が安定化
されるため、この最終水平ブランキング期間Ｂ３におい
て垂直転送パルスＶ1 〜Ｖ4 を出力させても基板表面電
位の変動は小さいものとなる。
ス遅延回路２２の構成が簡略化されるが、最終水平ブラ
ンキング期間Ｂ３における垂直転送パルスＶ1 〜Ｖ4 に
よって基板表面の電位が変動する虞がある。しかし、従
来の場合と異なり、その前段階において、最終のシャッ
タパルスＰｓτと垂直転送パルスＶτ1 〜Ｖτ4 とが同
期して出力されることによって、基板表面電位が安定化
されるため、この最終水平ブランキング期間Ｂ３におい
て垂直転送パルスＶ1 〜Ｖ4 を出力させても基板表面電
位の変動は小さいものとなる。
【００５０】上記実施例は、インターライン転送方式の
ＣＣＤ固体撮像装置に適用した例を示したが、その他、
フレームインターライン転送方式のＣＣＤ固体撮像装置
にも適用させることができる。この場合、垂直ブランキ
ング期間中に２相の垂直転送パルス波形で高速転送を行
い、かつこの垂直転送パルスに同期したシャッタパルス
を垂直ブランキング期間の任意のタイミングで立てれば
よい。この方法においても、回路としてさほど難しくな
く実現させることができる。
ＣＣＤ固体撮像装置に適用した例を示したが、その他、
フレームインターライン転送方式のＣＣＤ固体撮像装置
にも適用させることができる。この場合、垂直ブランキ
ング期間中に２相の垂直転送パルス波形で高速転送を行
い、かつこの垂直転送パルスに同期したシャッタパルス
を垂直ブランキング期間の任意のタイミングで立てれば
よい。この方法においても、回路としてさほど難しくな
く実現させることができる。
【００５１】
【発明の効果】本発明に係る固体撮像装置によれば、シ
ャッタスピードの制御による細かい受光量調整を行うこ
とができると共に、動作特性の安定化を図ることがで
き、電子アイリスやプログラムＡＥなどの付加機能にお
いて最適な制御を行うことができる。
ャッタスピードの制御による細かい受光量調整を行うこ
とができると共に、動作特性の安定化を図ることがで
き、電子アイリスやプログラムＡＥなどの付加機能にお
いて最適な制御を行うことができる。
【図１】本実施例に係るＣＣＤ固体撮像装置を示す構成
図。
図。
【図２】本実施例に係るＣＣＤ固体撮像装置の電子シャ
ッタ動作を示すポテンシャル図。
ッタ動作を示すポテンシャル図。
【図３】本実施例に係るＣＣＤ固体撮像装置の信号処理
を示すタイミングチャート。
を示すタイミングチャート。
【図４】本実施例に係るＣＣＤ固体撮像装置の他の信号
処理を示すタイミングチャート。
処理を示すタイミングチャート。
【図５】従来例に係るＣＣＤ固体撮像装置の信号処理を
示すタイミングチャート。
示すタイミングチャート。
【図６】従来例に係るＣＣＤ固体撮像装置の不都合点を
示す説明図。
示す説明図。
【図７】他の従来例に係るＣＣＤ固体撮像装置の信号処
理を示すタイミングチャート。
理を示すタイミングチャート。
１ Ｎ型シリコン基板 ２ 受光部 ３ 垂直レジスタ部 ４ チャネルストッパ部 ５ Ｐ型のウェル領域 ６ Ｎ型のウェル領域 ７ 正電荷蓄積領域 ８ 信号電荷蓄積領域 ９ チャネルストッパ領域 １０，１２ 絶縁層 １１ 垂直レジスタ １３ 転送電極 １４ Ｐ型領域 １５ 読出しゲート部 １８ Ａｌ膜 ２１ パルス発生回路 ２２ パルス遅延回路 ２３ スイッチング回路 ２４，２５ 駆動回路 ２６ 電子アイリス又はプログラムＡＥ ＣＬＫ 基準クロック ＨＤ 水平同期信号 Ｖ1 〜Ｖ4 及びＶτ1 〜Ｖτ4 垂直転送パルス Ｐｓ及びＰｓτ シャッタパルス
Claims (1)
- 【請求項１】 第１導電型の半導体基板の表面側に形成
された第２導電型の領域と、該第２導電型の領域の表面
側に形成された信号電荷蓄積領域とを有し、上記半導体
基板に所定の電位を印加して上記信号電荷蓄積領域に蓄
積された信号電荷を上記半導体基板に掃き出させること
により、露出時間の制御を行うようになされた固体撮像
装置において、 垂直ブランキング期間内に、上記所定の電位を垂直転送
パルスに同期して上記半導体基板に印加することを特徴
とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256633A JP2970119B2 (ja) | 1991-10-03 | 1991-10-03 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256633A JP2970119B2 (ja) | 1991-10-03 | 1991-10-03 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05103268A true JPH05103268A (ja) | 1993-04-23 |
| JP2970119B2 JP2970119B2 (ja) | 1999-11-02 |
Family
ID=17295324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256633A Expired - Fee Related JP2970119B2 (ja) | 1991-10-03 | 1991-10-03 | 固体撮像装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970119B2 (ja) |
-
1991
- 1991-10-03 JP JP3256633A patent/JP2970119B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2970119B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452634B1 (en) | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same | |
| US5786852A (en) | Image pick-up apparatus having an image sensing device including a photoelectric conversion part and a vertical transfer part | |
| US7982790B2 (en) | Solid-state imaging apparatus and method for driving the same | |
| JPH0134508B2 (ja) | ||
| JPH0815322B2 (ja) | 固体撮像装置 | |
| JP2970119B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPS63105579A (ja) | 固体撮像装置 | |
| US4803555A (en) | Method of driving a solid state image pickup device | |
| JP3250572B2 (ja) | 固体撮像装置とその駆動方法 | |
| JP2630269B2 (ja) | 固体電子カメラ及びその露光時間制御方法及びその露光時間制御回路 | |
| JP2565247B2 (ja) | 固体撮像装置及びビデオカメラの露光時間制御方法 | |
| JP2605294B2 (ja) | 固体撮像装置 | |
| US5142136A (en) | Method and system for driving a solid-state imaging device | |
| JP3392607B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH0134506B2 (ja) | ||
| JPH11331708A (ja) | 固体撮像装置 | |
| JP3179438B2 (ja) | Ｃｃｄの駆動方法及び固体撮像装置 | |
| JP2996947B2 (ja) | 撮像装置及び撮像方法 | |
| JP2630269C (ja) | ||
| JPH0260112B2 (ja) | ||
| JPH09191432A (ja) | 撮像装置 | |
| JPH11251571A (ja) | 固体撮像装置 | |
| JPH0244871A (ja) | 固体撮像装置 | |
| JPS63164578A (ja) | 固体撮像装置 | |
| JPH0260115B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |