JPH0260112B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明はブルーミングを効果的に抑制し得ると
共にインターレース効果の得られる撮像装置に関
する。

（従来技術） 従来特開昭56−138371号公報に示される如く
CCD等の固体イメージセンサにおいてブルーミ
ング防止の為に、受光面内にオーバー・フロー・
ドレインを設ける代わりに表面再結合を利用して
過剰キヤリアを消滅させるものが考えられてい
る。

この方法によるものでは、受光面内の開口率を
犠牲にする事がないので感度が高く、又集積度を
向上させる事ができるので水平解像度がアツプす
る、等の利点を有する。

第１図〜第３図はこのような表面再結合による
ブルーミング防止方法について説明する為の図
で、第１図は一般的なフレーム・トランスフアー
型CCDの正面図である。

図中１は受光部で、感光性を有する複数の垂直
転送レジスタから成る。

又、２は蓄積部で、遮光された複数の垂直転送
レジスタから成る。

３は水平転送レジスタであつて、蓄積部２の各
垂直転送レジスタ内の情報を同時に１ビツトシフ
トする事によりこの水平転送レジスタに取り込
み、次いでレジスタ３を水平転送動作させる事に
より出力アンプ４からビデオ信号を得る事ができ
る。

一般に、受光部１の各垂直転送レジスタ内で形
成された情報は標準テレビジヨン方式における垂
直ブランキング期間内に、蓄積部２に垂直転送さ
れ、次の垂直走査期間内に水平転送レジスタ３よ
り順次１行ずつ読み出される。

尚、ここで受光部１、蓄積部２、水平転送レジ
スタ３は夫々２相駆動されるものとし、夫々の転
送電極P₁，P₂，P₃，P₄，P₅，P₆とし、その転送
クロツクを（φ_P1，φ_P2），（φ_P3，φ_P4），（φ_P5，
φ_P6）とする。

第２図はこのような転送電極P₁〜P₆下のポテ
ンシヤル・プロフイールを示す図であつて、例え
ばＰ型シリコン基板６に絶縁層５を介して設けら
れた各電極下には、イオン注入等により電子から
見てポテンシヤルの低い部分と高い部分とが形成
されており、例えば電極P₂，P₄，P₆にローレベ
ルの電圧−V₁を印加し、電極P₁，P₃，P₅にハイ
レベルの電圧V₂を印加した時には、図中実線の
ようなポテンシヤルが形成される。又、電極P₁，
P₃，P₅にローレベル電圧V₁を印加し、電極P₂，
P₄，P₆にハイレベル電圧V₂を印加した場合には
図中破線のようなポテンシヤルが形成される。

従つて電極P₁，P₃，P₅と電極P₂，P₄，P₆とに
交番電圧を互いに逆位相で印加する事によりキヤ
リアは一方向（図では右方向）に順次転送されて
いく。

又、図中一点鎖線は電極に大きな正の電圧V₃
を印加した場合のポテンシヤルを示し、このポテ
ンシヤルのウエルは反転状態となる為、所定量以
上の過剰なキヤリアは多数キヤリアと再結合し消
滅してしまう。

第３図はこのような電極電圧と内部のポテンシ
ヤルの形状を半導体基板６の厚さ方向について示
した図で、図のように電極電圧V₃に対してはポ
テンシヤル・ウエルは浅くなり、過剰キヤリアは
絶縁層との界面において多数キヤリアと再結合す
る第２の状態となる。

一方、電極電圧−V₁においては第１の状態と
してのアキユムレーシヨン状態となり、界面周辺
に多数キヤリアが集まり易くなり、例えば不図示
のチヤネル・ストツパー領域からこの多数キヤリ
アが供給される。

従つて例えば電極P₂に電圧−V₁を印加する事
によつてバリアを形成した状態で、電極P₁に電
圧−V₁とV₃を交互に印加する事により、電極P₁
下に蓄積される少数キヤリアは所定量以下に制限
される。

しかし、この第２図のような構成においては過
剰な電荷を除去する為の効率が低いという欠点が
ある。即ち、一般に転送電極は電荷の蓄積及び転
送に際して電荷が表面再結合しないようにする事
によつて転送効率を向上させており、その為には
転送電極下のポテンシヤルのウエルが基板表面か
ら充分に深く、且つウエルの底面を基板深さ方向
に広くしなければならない。

一方、電荷を効率的に再結合させる為にはこれ
と逆の条件が必要となる。

即ち、電極下のポテンシヤルウエルの底面が基
板深さ方向に或る程度狭い方が効率良くオーバー
フローして再結合するので好ましい。

従つて、従来の技術では転送効率を確保しよう
とすれば再結合の効率が落ち、再結合の効率を上
げようとすると転送効率が低下するという問題が
生じていた。

（目 的） 本発明は上述の如き従来技術の欠点を除去した
転送効率が高く、かつ再結合の効率が高い、又、
インターレース効果の得られる撮像装置を提供す
る事を目的としている。

（実施例） 以下実施例に基づき本発明を説明する。

第４図は本発明に係る撮像素子を用いた撮像装
置の一例を示す図である。本実施例では一相駆動
方式のフレームトランスフアー型CCDの場合に
つき説明する。

図中第１〜第３図と同じ符番のものは同じ要素
を示す。

本実施例では受光部に転送クロツクφ_P〓と共
に、過剰電荷を表面再結合中心でホールと再結合
させて消滅する為のクロツクφ_ABが印加されてい
る。

又、蓄積部２、水平転送レジスタ３には夫々転
送用のクロツクφ_PS，φ_Sが印加されている。

CKDはこれらのクロツクパルスφ_P〓，φ_AB，
φ_PS，φ_S等を撮像素子に供給する為の制御手段と
してのクロツクドライバー、CKGはこれらのパ
ルスを形成する為のタイミング信号を発生するク
ロツクジエネレータ、PAPは抑圧手段としての
プロセスアンプであつて後述の如く所定レベル以
上の信号を遮断もしくは非直線的に抑圧する為の
KNEE回路又はγ変換回路等を含む。ECDはエ
ンコーダであつてアンプPAPを介したビデオ信
号はこのエンコーダによつて例えばNTSC信号の
ような標準テレビジヨン方式の信号に変換され
る。

第５図は受光部１と蓄積部２の境界領域の断面
の電極構造及びポテンシヤルの概略を示す図であ
る。

図中P_P〓は受光部の転送クロツクφ_P〓を印加す
る転送電極、P_ABを印加する為の再結合手段とし
ての再結合制御電極、P_PSは蓄積部の転送クロツ
クφ_PSを印加する転送電極、図の実線のポテンシ
ヤル状態はφ_P〓，φ_PSとしてローレベルの電圧を印
加し、φ_ABとしてハイレベルの電圧を印加した場
合のものであり、破線はφ_P〓，φ_PSをハイレベル、
φ_ABをローレベルとした場合のものである。

尚、基板SS内にはイオン注入により図示のよ
うなポテンシヤルの階段が形成されている。又、
電極P_P〓，P_PS，P_ABによつて蔽われていない絶縁
層の下部即ち絶縁層と半導体基板との境界部分に
は図示はしていないが仮想電極（Virtual
electrode）を構成する為の例えばＰ型反転層が
形成されている。従つて電極に蔽われていない半
導体領域内のポテンシヤルは各電極へのバイアス
によつて変化しないようになつている。

尚、図中Ｘの領域を第１の領域、Ｙの領域を第
２の領域と考える。図示の如く、第２の領域は電
極P_ABを含む領域を指す。又、この第１の領域、
第２の領域は一相駆動に限らず多相の駆動方法に
よるものについても同様に当てはまる。

第６図は第５図示の領域における電極パターン
の例を示す図である。CSはチヤネルストツプで
あつて水平方向の電荷の移動を阻止する。

第４〜第６図示の実施例によれば電荷再結合の
為の電極P_ABの巾を転送電極P_P〓の巾よりも充分
小さくできるので過剰電荷を除去する場合に除去
効率を高くできる。

又、一相駆動方式のCCDイメージセンサに於
いて電荷の再結合動作を転送動作と独立して行な
う事ができる。

しかも本実施例の撮像素子の再結合制御用構造
はチヤネルストツプと同一プロセスで製造可能な
電極用のポリシリコンゲート形成ステツプ及び内
部ポテンシヤルの階段を形成する為のイオン注入
ステツプで形成する事ができる。

第７図は第４図示の撮像素子を駆動する為にク
ロツクドライバーCKDより出力されるクロツク
パルスφ_AB，φ_P〓，φ_PS，φ_S及びアンプ４の出力
V_OUTの波形図である。

図中、垂直同期信号V_Dは１テレビジヨンフイ
ールド毎に得られる。V_Dに同期して時刻t₁〜t₂、
及びt₃〜t₄の間に受光部１と蓄積部２の垂直方向
の画素数に相当する数のクロツクφ_P〓，φ_PSが同相
で供給される。

これにより受光部１内の各画素セル内の電荷は
蓄積部内の対応する蓄積セル内に転送されて蓄積
される。

この時、本発明では再結合電極P_ABに印加する
クロツクφ_ABをV₄に固定する。この電圧V₄は例え
ば第８図示の如く電極P_AB下のポテンシヤルレベ
ルが仮想電極部のポテンシヤルレベルの上限と下
限の間に位置するような電圧値である。

又、この時刻t₁〜t₂は標準テレビジヨン信号の
垂直ブランキング期間内に相当している。

時刻t₂〜t₃にかけてクロツクφ_ABが任意のタイ
ミングで複数個供給される。このクロツクφ_ABの
供給は周期的なものであつても良いし、又、水平
ブランキング期間内でのみ行なうようにしても良
い。

又、クロツクφ_ABの供給個数が多ければ多い程
過剰電荷の除去能力は高くなる。

又、時刻t₂〜t₃の間にはクロツクφ_PSとφ_Sとによ
つて蓄積部の電荷が水平周期に同期して１行ずつ
読み出され水平ライン信号として出力される。こ
の期間t₂〜t₃は標準テレビジヨン信号の垂直走査
期間に相当している。

次に前述のごとき過剰電荷の拡散を防止する手
段をそなえた撮像素子を用いてビデオカメラを構
成する場合の駆動法の第２実施例について説明す
る。

第９図は上記第２実施例におけるクロツクドラ
イバーCKDの出力パルスのタイミングチヤート
である。

図示の如く、本実施例と第７図示実施例との違
いは時刻〜t₁・t₂〜t_a・t₄〜にかけての蓄積期間
中にφ_P〓のレベルを−V₁とV₂の略中間レベルであ
るV₅レベルに固定している点及び、蓄積期間の
終了時点でフイールド毎にφ_P〓を立上げるか立下
げるかを切換えている点である。

これにつき説明すると、蓄積期間中はφ_P〓をV₅
レベルにする事により、第１０図ａに示す如く、
転送電極P_P〓下の基板内の仮想電極下の基板内に
夫々ポテンシヤルウエルＡ，Ｃが形成され、夫々
のウエルに電荷が蓄積される。

この間第９図の如く、パルスφ_ABが複数個供給
される為電極P_AB下のポテンシヤルは第１０図ａ
のように上下するが、このポテンシヤルが下がつ
た時にできるウエルＢ内の電荷の内絶縁層５近傍
に集められた過剰電荷はポテンシヤルが上がつた
時にはホールと再結合するので消滅しウエルＡに
は漏れ込まない。

第９図時刻t₁までの第１フイールドの蓄積期間
中にウエルＡ，Ｃ（もしくはＢ）にはいる電荷量
をそれぞれ第１０図ａのようにA_INT，B_INT，C_INT
とする。次に第９図時刻t₁から始まる垂直転送時
は第１０図ｂに示すごとく、転送のはじめにφ_P〓
を中間レベルV₅からV₂レベルに立上げることに
よつて′と，′と…の部分に蓄積された電
荷が加算され、蓄積部に転送されていく。又、第
２フイールドは転送のはじめ（時刻t_a）にφ_P〓を
中間レベルV₅から−V₁に立下げることによつて
と′，と′，と′…の部分に蓄積され
た電荷を加算する。このようにフイールド毎に加
算される電荷の組み合わせを変えることによつて
インタレース動作をおこなわせる。

このように構成することにより少ない画素数で
インターレース効果を持たせる事がきると共に、
暗電流レベルもフイールド毎に変化せずフリツカ
も生じにくい。

又、本実施例ではウエルＡの飽和電荷量A_F、
ウエルＢ及びＣから成るウエルＡ以外の部分の飽
和電荷量をD_Fとし、このウエルＡ以外の部分の
ウエルに再結合されずにたまる電荷量をD_INTとし
た場合にA_INT＜D_INTとした点に特徴を有する。

これにつき以下説明する。

一般には次の関数がなりたたないと転送可能な
電荷量をA_INT＋D_INTが超えてしまうため電荷転送
残りが生じてしまう。

A_INT＋D_INT≦min〔A_F，D_F〕＝Q_SAT …(1) 即ち、（A_INT＋D_INT）は飽和電荷量A_F，D_Fの内の
小さい値以下でなければならない。

この場合A_INT＋D_INTは例えばA_FとD_Fの最小値
すなわちQ_SATの70％程度に設定する。その値を最
大蓄積電荷量Q_naxとし、 Q_naxの電荷を得るために必要な光量をL_naxとす
ると、光量ＯからL_naxにいたるまでインタレース
動作を行なわせるには、 A_INT＝D_INT …(2) となるよう設定すれば良い。

ところがこのようにするとインターレースは可
能であるが充分な過剰電荷除去機能が得られな
い。

即ち例えば２／３インチの画面サイズの中に必
要とされる画素数を確保する為には現実的には電
極P_ABの幅Ｗを3μm〜4μmという最小線幅に近い
値にする必要がある。

このような状況で素子の再結合能力を高める為
には再結合する為の場所を増やしてやることも考
えられるがその場合には歩留りが低下してしまう
欠点がある。

一方再結合用の電極P_ABの面積を大きくしてや
る事も考えられる。

即ち第１１図示の如く、狭チヤネル効果により
電極の巾Ｗを3μmにした場合にはその下にできる
再結合に寄与するウエルの実効的な巾は0.5μm程
度であるのに対し電極の巾Ｗを4μmにした場合に
は再結合に寄与するウエルの実効的な巾は1.5μm
程度となる。従つてこのウエルに集められる電荷
が充分に存在する場合にはφ_AB１クロツク毎に消
去できる電荷量は約３倍に向上する。ところが、
この場合、前述した如く電極P_AB下のウエルＢに
集められる電荷が充分に多くないと再結合能力が
得られない。

又、Q_naxはCCDの画素数と面積がきまつてし
まえばある定数となつてしまう。したがつてD_INT
を増加させた分A_INTを減らす必要がある。

そこで本実施例では第１の領域としての電極
P_P〓下のウエル内の電荷A_INTに対し、第２の領域
としての再結合電極下及び仮想電極下のウエル内
の再結合されないで残る電荷D_INTが ０＜A_INT＜D_INT となるようにクロツクドライバーにより制御して
いるのでインターレース効果を得られるだけでな
く、高い再結合能力も得る事ができる 尚、この場合、例えばP_ABの幅Ｗを4μmしD_INT
をQ_SATの50％A_INTをQ_SATの20％程度に選べばイン
タレース能力はL_naxの57％程度までしかない。す
なわちそれを超える光量に対してはインタレース
しなくなるが、アンチブルーミング能力は従来の
３倍程度になる。ここで本実施例のビデオカメラ
の場合、画面の大部分はL_naxの20％以下となるよ
うに設定し、それ以上の光量に対応する信号成分
に対してはこれを圧縮等により抑圧する抑圧手段
を第４図の如く設けているので高輝度時のインタ
ーレース能力の低下は目立たなくなる。

（効果） 以上説明した如く本願の第１の発明によればブ
ルーミング防止能力を高める事ができると共にイ
ンターレース効果を得る事ができる。

又、本願の第２の発明によれば更に高輝度時に
おいてインターレース効果の低下を目立たなくす
る事ができ、広い輝度範囲で高い性能を有する撮
像装置を得る事ができる。

（効果） 以上説明した如く本願の第１の発明によればブ
ルーミング防止能力を高める事ができると共にイ
ンターレース効果を得る事ができる。

又、本願の第２の発明によれば更に高輝度時に
おいてインターレース効果の低下を目立たなくす
る事ができ、広い輝度範囲で高い性能を有する撮
像装置を得る事ができる。

【図面の簡単な説明】

第１図は従来のCCDイメージセンサーの模式
図、第２図は第１図示センサーの駆動方法を説明
する図、第３図は表面電荷再結合の原理を説明す
る図、第４図は本発明の撮像装置の構成例を示す
図、第５図は本発明の撮像装置に適した撮像素子
の構造例を示す断面模式図、第６図は第５図示素
子の電極パターン例を示す図、第７図は本発明の
撮像装置の駆動方法の第１実施例のタイミングチ
ヤート、第８図は第５図示素子のポテンシヤル状
態を説明する図、第９図は本発明の撮像装置の駆
動方法の第２実施例のタイミングチヤート、第１
０図ａ，ｂは同第２実施例におけるポテンシヤル
状態を説明する図、第１１図は狭チヤネル効果に
つき説明する図である。 Ｘ…第１の領域、Ｙ…第２の領域、P_AB…再結
合手段としての再結合制御電極、CKD…制御手
段としてのクロツクドライバー、PAP…抑圧手
段としてのプロセスアンプ。

Claims (1)

1. 【特許請求の範囲】 １ 電荷転送電極を有し該電荷転送電極に印加さ
   れる信号により内部のポテンシヤルが変化する第
   １の領域と、 電荷転送電極を有さず内部のポテンシヤルが前
   記電荷転送電極により変化しない第２の領域と、 該第２の領域の内所定の一部領域のみに設けら
   れ、該一部領域のポテンシヤルを変化させること
   により前記第２の領域内の電荷の一部を他極性の
   電荷と再結合させる為の再結合電極と、 前記電荷転送電極に信号を印加する為の転送信
   号路と、 前記再結合電極に信号を印加する為の再結合信
   号路と、 を有する１相駆動式撮像素子と、該１相駆動式撮
   像素子の前記転送信号路に所定の信号を供給する
   ことにより所定期間前記撮像素子の前記第１、第
   ２の領域に夫々電荷を蓄積させ、その間に前記再
   結合信号路に所定の駆動信号を供給することによ
   り、第１の領域における蓄積電荷量A_INTと第２の
   領域において再結合されずに残る電荷量D_INTとを A_INT＜D_INT とすると共に、その後第１、第２の領域の電荷を
   加算して読み出すよう前記転送信号路及び再結合
   信号路に所定の信号を供給する制御手段と、 を有する撮像装置。 ２ 電荷転送電極を有し該電荷転送電極に印加さ
   れる信号により内部のポテンシヤルが変化する第
   １の領域と、 電荷転送電極を有さず内部のポテンシヤルが前
   記電荷転送電極により変化しない第２の領域と、 該第２の領域の内所定の一部領域のみに設けら
   れ、該一部領域のポテンシヤルを変化させること
   により前記第２の領域内の電荷の一部を他極性の
   電荷と再結合させる為の再結合電極と、 前記電荷転送電極に信号を印加する為の転送信
   号路と、 前記再結合電極に信号を印加する為の再結合信
   号路と、 を有する１相駆動式撮像素子と、 該１相駆動式撮像素子の前記転送信号路に所定
   の信号を供給することにより所定期間前記撮像素
   子の前記第１、第２の領域に夫々電荷を蓄積さ
   せ、その間に前記再結合信号路に所定の駆動信号
   を供給することにより、第１の領域における蓄積
   電荷量A_INTと第２の領域において再結合されずに
   残る電荷量D_INTとを A_INT＜D_INT とすると共に、その後第１、第２の領域の電荷を
   加算して読み出すよう前記転送信号路及び再結合
   信号路に所定の信号を供給する制御手段と、 前記制御手段により前記１相駆動式撮像素子よ
   り読み出された第１、第２の領域の電荷の加算情
   報の一部を抑圧する抑圧手段と、 を有する撮像装置。