JPS60152181A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPS60152181A JPS60152181A JP59007772A JP777284A JPS60152181A JP S60152181 A JPS60152181 A JP S60152181A JP 59007772 A JP59007772 A JP 59007772A JP 777284 A JP777284 A JP 777284A JP S60152181 A JPS60152181 A JP S60152181A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- electrode
- region
- efficiency
- recombination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はプルーミングを効果的に抑制し得ると共にイン
ターレース効果の得られる撮像装置に関する。
ターレース効果の得られる撮像装置に関する。
（従来技術）
従来特開餡５６−１３８３７１号公報に示される如くＣ
ＣＤ等の固体イメージセンサにおいてブルーミ／グ防止
の為に、受光面内にオーバー・フロー・ドレインを設け
る代わりに表面再結合を利用して過剰キャリアを消滅さ
せるものが考えられている。
ＣＤ等の固体イメージセンサにおいてブルーミ／グ防止
の為に、受光面内にオーバー・フロー・ドレインを設け
る代わりに表面再結合を利用して過剰キャリアを消滅さ
せるものが考えられている。
この方法によるものでは、受光面内の開口率を犠ｉにす
る事がないので感度が高く、又集積度を向上させる事が
できるので水平解像度がアップする、等の利点を有する
。
る事がないので感度が高く、又集積度を向上させる事が
できるので水平解像度がアップする、等の利点を有する
。
第１図〜第３図はこのような表面再結合によるプルーミ
ング防止方法について説明する為の図で、第１図は一般
的なフレーム・トランスファー型ＣＯＤの正面図である
。
ング防止方法について説明する為の図で、第１図は一般
的なフレーム・トランスファー型ＣＯＤの正面図である
。
図中１は受光部で、感光性を有する複数の垂直転送レジ
スタから成る。
スタから成る。
又、２は蓄積部で、遮光された複数の垂直転送レジスタ
から成る。
から成る。
３は水平転送レジスタであって、蓄積部２の各垂直転送
レジスタ内の情報を同時に１ピツトシフトする事により
この水平転送レジスタに取り込み、次いでレジスタ３を
水平転送動作させるＩｌ！により出力アンプ４からビデ
オ信号を得る事ができる。
レジスタ内の情報を同時に１ピツトシフトする事により
この水平転送レジスタに取り込み、次いでレジスタ３を
水平転送動作させるＩｌ！により出力アンプ４からビデ
オ信号を得る事ができる。
一般に、受光部ｌの各垂直転送レジスタ内で形成された
情報は標準テレビジョン方式における垂直ブランキング
期間内に、蓄積部２に垂直転送され、次の垂直走査期間
内に水平転送レジスタ３より順次１行ずつ読み出される
０尚、ここで受光部ｌ、蓄積部２．水平転送レジスタ３
は夫々２相駆動されるものとし、夫々の転送成極ＰＩ
、 Ｐ２ 、 Ｐａ 、Ｐ４ 、 Ｐｓ 、 Ｐ６ と
し、その転送りロックを（φｐＨφＰ２）、（φＰ３．
φＰ４）、（φＰ５゜−Ｐ６ ）とする。
情報は標準テレビジョン方式における垂直ブランキング
期間内に、蓄積部２に垂直転送され、次の垂直走査期間
内に水平転送レジスタ３より順次１行ずつ読み出される
０尚、ここで受光部ｌ、蓄積部２．水平転送レジスタ３
は夫々２相駆動されるものとし、夫々の転送成極ＰＩ
、 Ｐ２ 、 Ｐａ 、Ｐ４ 、 Ｐｓ 、 Ｐ６ と
し、その転送りロックを（φｐＨφＰ２）、（φＰ３．
φＰ４）、（φＰ５゜−Ｐ６ ）とする。
第２図はこのような転送電極Ｐ１〜Ｐ６下のポテンシャ
ル争プロフィールを示す図であって、例えばＰ型シリコ
ン基板６に絶縁層５を介して設けられた各４極下には、
イオン注入等により電子から見てポテンシャルの低い部
分と高い部分とが形成されており、例えば成極Ｐ２．
Ｐ４．Ｐ６にローレベルの電圧−Ｖｌを印加し、電極Ｐ
ｌ。
ル争プロフィールを示す図であって、例えばＰ型シリコ
ン基板６に絶縁層５を介して設けられた各４極下には、
イオン注入等により電子から見てポテンシャルの低い部
分と高い部分とが形成されており、例えば成極Ｐ２．
Ｐ４．Ｐ６にローレベルの電圧−Ｖｌを印加し、電極Ｐ
ｌ。
Ｐ３．Ｐ５にハイレベルのα圧Ｖ２ ｆ印加した時には
、図中実線のようなポテンシャルが形成される０又、電
極Ｐ１．Ｐａ、Ｐｓにローレベル電圧Ｖｘを印加し、′
成極Ｐ２．Ｐ４．Ｐ６にノ為イ、レベル区圧ｖ２を印加
した場合には図中破−のようなポテンシャルが形成され
る。
、図中実線のようなポテンシャルが形成される０又、電
極Ｐ１．Ｐａ、Ｐｓにローレベル電圧Ｖｘを印加し、′
成極Ｐ２．Ｐ４．Ｐ６にノ為イ、レベル区圧ｖ２を印加
した場合には図中破−のようなポテンシャルが形成され
る。
従って電極Ｐ１． Ｐａ、 Ｐｓと電極Ｐ２． Ｐ４．
Ｐ６とに交番電圧を互いに逆位相で印加する事により
キャリアは一方向（図では右方向）に順次転送されてい
く。
Ｐ６とに交番電圧を互いに逆位相で印加する事により
キャリアは一方向（図では右方向）に順次転送されてい
く。
又、図中一点鎖線は成極に大きな正の電圧ｖ３を印加し
た場合のポテンシャルを示し、このポテンシャルのウェ
ルは反転状態となる為、所定叶以上の過剰なキャリアは
多数キャリアと再結合し消滅してしまう。
た場合のポテンシャルを示し、このポテンシャルのウェ
ルは反転状態となる為、所定叶以上の過剰なキャリアは
多数キャリアと再結合し消滅してしまう。
第３図はこの上うな鎮極覗圧と内部のポテンシャルの形
状を半導体基板６の厚さ方向について示した図で、図の
ように電極電圧ｖ３に対してはポテンシャル・ウェルは
浅くなり、過剰キャリアは絶縁層との界面において多数
キャリアと再結合する第２の状態となる。
状を半導体基板６の厚さ方向について示した図で、図の
ように電極電圧ｖ３に対してはポテンシャル・ウェルは
浅くなり、過剰キャリアは絶縁層との界面において多数
キャリアと再結合する第２の状態となる。
一方、−極成圧−ｖ１においては第１の状態とシテのア
キュムレーション状態となり、界面周辺に多数キャリア
が集まり易くなり、例えば不図示のチャネル・ストッパ
ー領域からこの多数キャリアが供給される。
キュムレーション状態となり、界面周辺に多数キャリア
が集まり易くなり、例えば不図示のチャネル・ストッパ
ー領域からこの多数キャリアが供給される。
従って例えば電極Ｐ２に電圧−ｖｌを印加する事によっ
てバリアを形成した状態で、電極Ｐ１に電圧−Ｖｌとｖ
３を交互に印加する事により、電極ｖｌ下に蓄積される
少数キャリアは所定量以下に制限される。
てバリアを形成した状態で、電極Ｐ１に電圧−Ｖｌとｖ
３を交互に印加する事により、電極ｖｌ下に蓄積される
少数キャリアは所定量以下に制限される。
しかし、この第２図のような構成においては過剰な電荷
を除去する為の効率が低いという欠点がある。即ち、一
般に転送電極は電荷の蓄積及び転送に際して電荷が表面
再結合しないようにする事によって転送効率を向上させ
ており、その為には転送電極下のポテンシャルのウェル
が充分に深く、かつウェルの底面を広くしなければなら
ない。
を除去する為の効率が低いという欠点がある。即ち、一
般に転送電極は電荷の蓄積及び転送に際して電荷が表面
再結合しないようにする事によって転送効率を向上させ
ており、その為には転送電極下のポテンシャルのウェル
が充分に深く、かつウェルの底面を広くしなければなら
ない。
一方、電荷を効率的に再結合させる為にはこれと逆の条
件が必要となる。
件が必要となる。
従って、従来の技術では転送効率を確保しようとすれば
再結合の効率が落ち、再結合の効率を上げようとすると
転送効率が低下するという問題が生じていた。
再結合の効率が落ち、再結合の効率を上げようとすると
転送効率が低下するという問題が生じていた。
（目 的）
本発明は上述の如き従来技術の欠点を除去した転送効率
が高く、かつ再結合の効率が高い、又、インターレース
効果の得られる撮像装置を提供する事を目的としている
。
が高く、かつ再結合の効率が高い、又、インターレース
効果の得られる撮像装置を提供する事を目的としている
。
（実施例）
以下実施例に基づき本発明を説明する。
第４図は本発明に係る撮像素子を用いた撮像装置の一例
を示す図である。本実施例では一相駆動方式のフレーム
トランスファー型ＣＯＤの場合につき説明する。
を示す図である。本実施例では一相駆動方式のフレーム
トランスファー型ＣＯＤの場合につき説明する。
図中第１〜第３図と同じ符番のものは同じ要素を示す。
本実施例では受光部に転送りロックφＰＩと共に、過５
１１電荷を表面１与結合中心でホールと再結合させて消
滅する為のクロックφＡＢが印加されている。
１１電荷を表面１与結合中心でホールと再結合させて消
滅する為のクロックφＡＢが印加されている。
又、蓄積部２．水平転送レジスタ３には夫々転送用のク
ロックφＰｓ、φ８が印加されている○ＣＫＤはこれら
のクロックツくルスφＰＩｅφＡＢ。
ロックφＰｓ、φ８が印加されている○ＣＫＤはこれら
のクロックツくルスφＰＩｅφＡＢ。
φＰａ 、１’８等を撮像素子に供給する為の制御手段
としてのクロックドライバー、ＣＫＧはこれらのパルス
を形成する為のタイミング信号を発生スルクロックジェ
ネレータ、ＰＡＰは抑圧手段としてのプロセスアンプで
あって後述の如く所定レベル以上の信号を遮断もしくは
非直線的に抑圧する為のＫＮｌｌｉ回路又はγ変換回路
等を含む。ＥＣＤはエンコーダであってアンプＰＡＰを
介したビデオ信号はこのエンコーダによって例えばＮ″
ｒＳＣｒＳＣ信号標準テレビジョン方式の信号に変換さ
れる０ 第５図は受光部ｌと蓄積部２の境界領域の断面の電極構
造及びポテンシャルの概略を示す図である。
としてのクロックドライバー、ＣＫＧはこれらのパルス
を形成する為のタイミング信号を発生スルクロックジェ
ネレータ、ＰＡＰは抑圧手段としてのプロセスアンプで
あって後述の如く所定レベル以上の信号を遮断もしくは
非直線的に抑圧する為のＫＮｌｌｉ回路又はγ変換回路
等を含む。ＥＣＤはエンコーダであってアンプＰＡＰを
介したビデオ信号はこのエンコーダによって例えばＮ″
ｒＳＣｒＳＣ信号標準テレビジョン方式の信号に変換さ
れる０ 第５図は受光部ｌと蓄積部２の境界領域の断面の電極構
造及びポテンシャルの概略を示す図である。
図中ＰＰＩは受光部の転送りロックφＰＩを印加する転
送′電極、Ｐ入Ｂは再結合クロックφ＆Ｂを印加する為
の再結合手段としての再結合制御電極、ＰＰＳは蓄積部
の転送りロックφＰｓを印加する転送電極、図の実線の
ポテンシャル状態はφＰＩＩφＰＳとしてローレベルの
′電圧を印加し、φＡ１３としてハイレベルの社圧を印
加した場合のものであり、破線はφＰＩＩ φｐｓをハ
イレベル、φＡＢをローレベルとした場合のものである
。
送′電極、Ｐ入Ｂは再結合クロックφ＆Ｂを印加する為
の再結合手段としての再結合制御電極、ＰＰＳは蓄積部
の転送りロックφＰｓを印加する転送電極、図の実線の
ポテンシャル状態はφＰＩＩφＰＳとしてローレベルの
′電圧を印加し、φＡ１３としてハイレベルの社圧を印
加した場合のものであり、破線はφＰＩＩ φｐｓをハ
イレベル、φＡＢをローレベルとした場合のものである
。
尚、基板ＳＳ内にはイオン注入により図示のようなポテ
ンシャルの階段が形成されている。
ンシャルの階段が形成されている。
又、電極ＰＰＩ Ｉ ｆ’ｉ’ｓ 、 ＰＡＢによって
蔽われていない絶縁ノーの下部即ち絶縁層と半導体基板
との境界部分には図示はしていないが仮想１況極（Ｖｉ
ｒｔｕａｌ ｅｌｅｃｔｒｏｄｅ ）を構成する為の例
えばＰ増反転層が形成されている。従って６１ｆｉに蔽
われていない半４木碩域内のポテンシャルは各１４極へ
のバイアスによって変化しないようになっている。
蔽われていない絶縁ノーの下部即ち絶縁層と半導体基板
との境界部分には図示はしていないが仮想１況極（Ｖｉ
ｒｔｕａｌ ｅｌｅｃｔｒｏｄｅ ）を構成する為の例
えばＰ増反転層が形成されている。従って６１ｆｉに蔽
われていない半４木碩域内のポテンシャルは各１４極へ
のバイアスによって変化しないようになっている。
尚、図中Ｘの領域を第１の領域、Ｙの領域を第２の領域
と考える。図示の如く、第２の領域は電極ＰＡＲを含む
領域を指す。又、この第１の第６図は第５Ｎ示の領域に
おけるｄ極パターンの例を示す図である。Ｃ８はチャネ
ルストップであって水平方向の４荷の移動を阻止する。
と考える。図示の如く、第２の領域は電極ＰＡＲを含む
領域を指す。又、この第１の第６図は第５Ｎ示の領域に
おけるｄ極パターンの例を示す図である。Ｃ８はチャネ
ルストップであって水平方向の４荷の移動を阻止する。
第４〜第６図示の実施例によれば電荷再結合の為の′−
極ＰＡＢの巾を転送電極ＰＰＩの巾よりも充分小さくで
きるので過剰１ｉ荷を除去する場合に除去効率を高くで
きる。
極ＰＡＢの巾を転送電極ＰＰＩの巾よりも充分小さくで
きるので過剰１ｉ荷を除去する場合に除去効率を高くで
きる。
又、−相駆動方式のＣＣ，１）イメージセンサに於いて
電荷の再結合動作を転送動作と独立して行なう事ができ
る。
電荷の再結合動作を転送動作と独立して行なう事ができ
る。
しかも本実施例の撮像素子の再結合制御用構造はチャネ
ルストップと同一グロセスで製造可ｎヒな電極用のポリ
シリコンゲート形成ステップ及び内部ポテンシャルの階
段を形成する為のイオン注入ステップで形成する事がで
きる。
ルストップと同一グロセスで製造可ｎヒな電極用のポリ
シリコンゲート形成ステップ及び内部ポテンシャルの階
段を形成する為のイオン注入ステップで形成する事がで
きる。
第７図は第４図示の撮像素子を駆動する為にり日ツクド
ライバー〇 ＫｉＤより出力されるクロックパルスφＡ
ＢＩφＰ１．φＰｓ、φＳ及びアンプ４の出力ＶＯＵＴ
の波形図である。
ライバー〇 ＫｉＤより出力されるクロックパルスφＡ
ＢＩφＰ１．φＰｓ、φＳ及びアンプ４の出力ＶＯＵＴ
の波形図である。
図中、垂直同期信号ＶＤは１テレビジヨンフイールド毎
に得られる。ＶＤに同期して時刻ｔＩ−ｔ。
に得られる。ＶＤに同期して時刻ｔＩ−ｔ。
及び［、〜ｔ４の間に受光部ｌと蓄積部２の垂直方向の
画素数に相当する数のクロックφＰ■、φｐｓが同相で
供給される。
画素数に相当する数のクロックφＰ■、φｐｓが同相で
供給される。
これｔこより受光部ｌ内の各画素セル内の電荷は＃ｉ償
部ビタの７４応する蓄積セル内に転送されて蓄積される
。
部ビタの７４応する蓄積セル内に転送されて蓄積される
。
この時、本発明Ｃは再詰合１五極ＰＡＩＩに印ＪＪＤす
るクロックφＡｎｆＶ４＆こ固定する。この成用ｖ４ｕ
例えば第８図示の！ｌ１１＜ ’ｄｉ、 極ＰＡＢ−ト
のポテンシャルレベルが仮ｍ 祇祢部のポテンシャルレ
ベルの上限と上限のｉｂＪに位置するような・電圧値で
ある。
るクロックφＡｎｆＶ４＆こ固定する。この成用ｖ４ｕ
例えば第８図示の！ｌ１１＜ ’ｄｉ、 極ＰＡＢ−ト
のポテンシャルレベルが仮ｍ 祇祢部のポテンシャルレ
ベルの上限と上限のｉｂＪに位置するような・電圧値で
ある。
又、この時刻【、〜ｔ、は標準テレビジョン信号の一括
面プランキング期間内に相当している◇時刻【、〜ｔ、
ＶＣかけてクロックφＡｎが任意のタイミングでｉ数１
１■（給される。このクロックφＡＨの供給は周間的な
ものであっても１いし、又、水平ブランキング期間内で
のみ行なうようにしても良い。
面プランキング期間内に相当している◇時刻【、〜ｔ、
ＶＣかけてクロックφＡｎが任意のタイミングでｉ数１
１■（給される。このクロックφＡＨの供給は周間的な
ものであっても１いし、又、水平ブランキング期間内で
のみ行なうようにしても良い。
又、クロックφＡＨの１１１′給個数が多は〕Ｌば多す
、程過剰＃を曲の除去能力は高くなる。
、程過剰＃を曲の除去能力は高くなる。
又、時刻ｔ、〜ｔ、の間にはクロックφＰＢと〆Ｓとに
よって蓄積部の電荷が水平周期に同期して１行ずつ読み
出され水平ライン信号として出力される。この期間ｔ、
〜ｔ３は標準テレビジョン信号の垂直走査期間に相当し
ている。
よって蓄積部の電荷が水平周期に同期して１行ずつ読み
出され水平ライン信号として出力される。この期間ｔ、
〜ｔ３は標準テレビジョン信号の垂直走査期間に相当し
ている。
次に前述のごとき過剰電荷の拡散を防止する手段をそな
えた撮像素子を用いてビデオカメラを構成する場合の駆
動法の第２実施例について説明する。
えた撮像素子を用いてビデオカメラを構成する場合の駆
動法の第２実施例について説明する。
第９図は上記第２実施例におけるクロックドライバーＣ
ＫＤの出力パルスのタイミングチャートである。
ＫＤの出力パルスのタイミングチャートである。
図示の如く、本実施例と第７図示実施例との違いは時刻
〜ｔ、 ”−ｊ２〜ｔ、・ｔ、〜にかけての蓄積期間中
にφデ！のレベルを−■、と■、の略中間レベルである
■、レベルに固定している点及び、蓄積期間の終了時点
でフィールド毎にφｉ＋ｆを立上げるか立下げるかを切
換えている点である。
〜ｔ、 ”−ｊ２〜ｔ、・ｔ、〜にかけての蓄積期間中
にφデ！のレベルを−■、と■、の略中間レベルである
■、レベルに固定している点及び、蓄積期間の終了時点
でフィールド毎にφｉ＋ｆを立上げるか立下げるかを切
換えている点である。
これにつき説明すると、蓄積期間中はφＰＩをＶ、レベ
ルにする事により、第１・０図神）に示す如く、転送電
極ＰＰ□下の基板内と仮想電極下の基板内に夫々ポテン
シャルウェルＡ、Ｃが形成すれ、夫々のウェルに電荷が
蓄積される。
ルにする事により、第１・０図神）に示す如く、転送電
極ＰＰ□下の基板内と仮想電極下の基板内に夫々ポテン
シャルウェルＡ、Ｃが形成すれ、夫々のウェルに電荷が
蓄積される。
この間第９図の如く、パルスφＡｎが複数個供給される
為電極ＰＡＢ下のポテンシャルは第１０図１８１のよう
に上下するが、このポテンシャルが下がった時にできる
ウェルＢ内の電荷の内絶縁層５近傍に集められた過剰電
荷はボテンシャルが上がった時にはホールと再結合する
ので消滅しウェルＡには漏れ込まない０ 第９図時刻ｔｉまでの第１フイールドの蓄積期間中にウ
ェルＡ、Ｃ（もしくはＢ）にはいる電荷量をそれぞれ第
１０図１１１１のようにＡ４Ｎｆ ｔ ＢＩＮＴｔＣｌ
１ｆｆとする。次に第９図時刻ｔ、から始まる垂直転送
時は第１０図すに示すごとく、転送のはじめにφ−■を
中間レベル■、から■、レベルに立上げることによって
■′と■、■′と■・・・の部分に蓄積された電荷が加
算され、蓄積部に転送されていく。又、第２フイールド
は転送のはじめ（時刻ｔａ）にφＰＩを中間レベル焉か
ら−■、に立下げることによって■と■′、■と■′、
■と■′・・・の部分に蓄積された電荷を加算する０こ
のようにフィールド毎に加算される電荷の組み合わせを
変えることによってインタレース動作をおこなわせる０ このように構成することにより少ない画素数でインター
レース効果を持たせる事ができると共に、暗電流レベル
もフィールド毎に変化せずフリッカも生じにくい。
為電極ＰＡＢ下のポテンシャルは第１０図１８１のよう
に上下するが、このポテンシャルが下がった時にできる
ウェルＢ内の電荷の内絶縁層５近傍に集められた過剰電
荷はボテンシャルが上がった時にはホールと再結合する
ので消滅しウェルＡには漏れ込まない０ 第９図時刻ｔｉまでの第１フイールドの蓄積期間中にウ
ェルＡ、Ｃ（もしくはＢ）にはいる電荷量をそれぞれ第
１０図１１１１のようにＡ４Ｎｆ ｔ ＢＩＮＴｔＣｌ
１ｆｆとする。次に第９図時刻ｔ、から始まる垂直転送
時は第１０図すに示すごとく、転送のはじめにφ−■を
中間レベル■、から■、レベルに立上げることによって
■′と■、■′と■・・・の部分に蓄積された電荷が加
算され、蓄積部に転送されていく。又、第２フイールド
は転送のはじめ（時刻ｔａ）にφＰＩを中間レベル焉か
ら−■、に立下げることによって■と■′、■と■′、
■と■′・・・の部分に蓄積された電荷を加算する０こ
のようにフィールド毎に加算される電荷の組み合わせを
変えることによってインタレース動作をおこなわせる０ このように構成することにより少ない画素数でインター
レース効果を持たせる事ができると共に、暗電流レベル
もフィールド毎に変化せずフリッカも生じにくい。
又、本実施例ではウェルＡの飽和′α荷量をＡ１、ウェ
ルＢ及びＣから成るウェルＡ以外の部分のＡＩＮＴ ＜
ＤｘＮｔとした点に特徴を有する。
ルＢ及びＣから成るウェルＡ以外の部分のＡＩＮＴ ＜
ＤｘＮｔとした点に特徴を有する。
これにつき以下説明する。
一般には次の関係淋なυたたないと転送可能な電荷量を
ＡＩＮＴ ＋ Ｉ）ＩＮＴが超えてしまうため電荷転送
残りが生じてしまう。
ＡＩＮＴ ＋ Ｉ）ＩＮＴが超えてしまうため電荷転送
残りが生じてしまう。
ＡＩＮＴ ＋ ＤＩＮＴ ≦ ｍｉｎ （Ａｙ ＋ Ｌ
）ｙ ） ＝ Ｑ８Ａ？ −＝即−・ち、（ＡＩＮＴ
＋ＤＩＮＴ ）は飽オロ電荷量Ａ、 、 Ｄｒの内の小
さい値以下でなければならない。
）ｙ ） ＝ Ｑ８Ａ？ −＝即−・ち、（ＡＩＮＴ
＋ＤＩＮＴ ）は飽オロ電荷量Ａ、 、 Ｄｒの内の小
さい値以下でなければならない。
この場合ＡＩＮＴ 十ＤＩＮＴは例えばＡ、とり、の最
小値すなわち’ＱＩＩＡＴの７０％程度に設定する。そ
の値を最大蓄積電荷算Ｑｍａｘとし、 Ｑｍａｘの電荷を得るために必要な光量をＬ（ｎａｚと
すると、光量０からＬｍｈｘにいたるまでインタレース
動作を行なわせるには、 ＡＩＮＴ ：ＤＩＮＴ ”’ となるよう設定すれば良い。
小値すなわち’ＱＩＩＡＴの７０％程度に設定する。そ
の値を最大蓄積電荷算Ｑｍａｘとし、 Ｑｍａｘの電荷を得るために必要な光量をＬ（ｎａｚと
すると、光量０からＬｍｈｘにいたるまでインタレース
動作を行なわせるには、 ＡＩＮＴ ：ＤＩＮＴ ”’ となるよう設定すれば良い。
ところがこのようにするとインターレースは可能である
が充分な過剰電荷除去機能が得られない。
が充分な過剰電荷除去機能が得られない。
このような状況で素子の再結合能力を高める為には再結
合する為の場所を増やしてやることも考えられるがその
場合には歩留りが低下してしまう欠点がある。
合する為の場所を増やしてやることも考えられるがその
場合には歩留りが低下してしまう欠点がある。
一方再結合用の電極ＰＡＲの面積を大きくして華る事も
考えられる。
考えられる。
即ち第１１図示の如く、狭チーヤネル効果、により電極
の巾Ｗを３μｍにした場合にはその下にできる再結合に
寄与するウェルの実効的な巾は０．５μｍ程度であるの
に対し、電極の巾Ｗを４μＩｎにした場合には再結合に
寄与するウェルの実効的な巾は１．５μｍ程度となる。
の巾Ｗを３μｍにした場合にはその下にできる再結合に
寄与するウェルの実効的な巾は０．５μｍ程度であるの
に対し、電極の巾Ｗを４μＩｎにした場合には再結合に
寄与するウェルの実効的な巾は１．５μｍ程度となる。
従ってこのウェルに集められる電荷が充分に存在する場
合にはφＡＢ１クロック毎に消去できる電荷量は約３倍
に向上する。ところが、この場合、前述した如く電極Ｐ
ＡＩＩ下のウェルＢに集められる電荷が充分に多くない
と再結合能力が得られない。
合にはφＡＢ１クロック毎に消去できる電荷量は約３倍
に向上する。ところが、この場合、前述した如く電極Ｐ
ＡＩＩ下のウェルＢに集められる電荷が充分に多くない
と再結合能力が得られない。
又、ＱｍａｘはＣＣＤの画素数と面積がきまってしまえ
ばある建数となってしまう。したがってＤ ＩＮＴを増
加塔せた分ＡＩＮＴを減らす必要がおる。
ばある建数となってしまう。したがってＤ ＩＮＴを増
加塔せた分ＡＩＮＴを減らす必要がおる。
そこで本実施例では第１の領域としての電極ＰＰＩ下の
ウェル内の電荷ＡＩＮＴに対し、第２の領域としての再
結合電極下及び仮Ｍ電極下のウェル内の再結合されない
で残る電荷ＤｘＮＴが０ ＜ ＡＩＮＴ ＜ ＤＩＮＴ となるようにクロックドライバーにより制御しているの
でインターレース効果を得られるだけでなく、高い再結
合能力も得る事ができる。
ウェル内の電荷ＡＩＮＴに対し、第２の領域としての再
結合電極下及び仮Ｍ電極下のウェル内の再結合されない
で残る電荷ＤｘＮＴが０ ＜ ＡＩＮＴ ＜ ＤＩＮＴ となるようにクロックドライバーにより制御しているの
でインターレース効果を得られるだけでなく、高い再結
合能力も得る事ができる。
尚、この場合、例えばＰＡＢの暢Ｗを４μｍとしＤ Ｉ
ＮＴをＱ８ム！の５０％ＡＩＮＴをＱ８ＡＴの２０％程
度に選べばインタレース能力は１ｍａｘの５７％程度ま
でしかない。すなわちそれを超える光量に対してはイン
タレースしなくなるが、アンチプルーミング能力は従来
の３倍相度になる。ここで本実施例のビデオカメラの場
合、画面の大部分は’ｌ、ｍｈｚの２０チ以下となるよ
うに設定し１、それ以上の光量に対応する信号成分に対
してはこれを圧縮等によシ抑圧する抑圧手段を第４図の
如く設けているので高輝度時のインターレース能力の低
下は目立たなくなる。
ＮＴをＱ８ム！の５０％ＡＩＮＴをＱ８ＡＴの２０％程
度に選べばインタレース能力は１ｍａｘの５７％程度ま
でしかない。すなわちそれを超える光量に対してはイン
タレースしなくなるが、アンチプルーミング能力は従来
の３倍相度になる。ここで本実施例のビデオカメラの場
合、画面の大部分は’ｌ、ｍｈｚの２０チ以下となるよ
うに設定し１、それ以上の光量に対応する信号成分に対
してはこれを圧縮等によシ抑圧する抑圧手段を第４図の
如く設けているので高輝度時のインターレース能力の低
下は目立たなくなる。
（効果）
以上説明した如く本願のｇｌの発明によればプルーミン
グ防止能力を高める事ができると共にインターレース効
果を得る事ができる。
グ防止能力を高める事ができると共にインターレース効
果を得る事ができる。
又、本願の第２の発明によれば更に高輝度時においてイ
ンターレース効果の低下を目立たなくする事ができ、広
い輝度範囲で高い性能を有する撮像装置を得る事ができ
る。
ンターレース効果の低下を目立たなくする事ができ、広
い輝度範囲で高い性能を有する撮像装置を得る事ができ
る。
第１図は従来のＣＯＤイメージセンサ−の模式図、第２
図は第１図示センサーの駆動方法を説明する図、第３図
は表面電荷再結合の原理を説明する図、第４図は本発明
の撮像装置の構成例を示す図、第５図は本発明の撮１象
装置に適し。 た撮像素子の構造例を示す断面模式図、第６図は第５図
示素子の電極パターン例を示す図、第７図は本発明の撮
像装置の駆動方法の第１実施例のタイミングチャート、
第８図は第５図示素子のポテンシャル状態を説明する図
、ｇ９図は本発明の撮像装置の駆動方法の！！４２実施
例のタイミングチャー）、ｉｆ Ｏ図ｆａｔ、ｔｂｌは
同第２実施例におけるポテンシャル状態を説明する図、
第１１図は狭チャネル効果につき説明する図である。 Ｘ・・・第１の領域、Ｙ・・・第２の領域、ＰＡＲ・・
・再結合手段としての再結合制御電極、ＣＫＤ・・・劃
−御手段としてのクロックドライバー、ＰＡＰ・・・抑
元手段としてのプロセスアンプ。 刀２図 １：ｙ−ｓＬ’ ＋Ｖ
図は第１図示センサーの駆動方法を説明する図、第３図
は表面電荷再結合の原理を説明する図、第４図は本発明
の撮像装置の構成例を示す図、第５図は本発明の撮１象
装置に適し。 た撮像素子の構造例を示す断面模式図、第６図は第５図
示素子の電極パターン例を示す図、第７図は本発明の撮
像装置の駆動方法の第１実施例のタイミングチャート、
第８図は第５図示素子のポテンシャル状態を説明する図
、ｇ９図は本発明の撮像装置の駆動方法の！！４２実施
例のタイミングチャー）、ｉｆ Ｏ図ｆａｔ、ｔｂｌは
同第２実施例におけるポテンシャル状態を説明する図、
第１１図は狭チャネル効果につき説明する図である。 Ｘ・・・第１の領域、Ｙ・・・第２の領域、ＰＡＲ・・
・再結合手段としての再結合制御電極、ＣＫＤ・・・劃
−御手段としてのクロックドライバー、ＰＡＰ・・・抑
元手段としてのプロセスアンプ。 刀２図 １：ｙ−ｓＬ’ ＋Ｖ
Claims (2)
- （１）入射光を４荷に変換する第１．第２の領域と。 第２の領域内の電荷の一部を多数キャリアと再結合させ
る為の再結合手段と、 第１．第２の領域内に夫々電荷を蓄積させると共に前記
再結合手段を作動させ、第１の領域における蓄ｕｔｄ＃
−ｔ ＡＩ ＮＴと第２の領域において再結合されず
に残る電荷量ＤＩＮＴ とがＡＩＮＴ ＜ ＤＩＮＴと
なるように第１．第２の・領域及び再結合手段を制御す
る制イ叶手段と、を有する撮像装置。 - （２）入射光を電荷に変換する第”】、第２の領域と、 第２の領域内の１荷の一部を多数キャリアと再結合させ
る為の再結合手段と。 第１．第２の領域内に夫々電荷を蓄積させると共に前記
再結合手段を作動させ、第１の領域における蓄積電荷１
ｔＡｘＮＴ と第２の領域において再結合されずに残る
電荷量ＤＩＮＴ とがＡＩＮＴ ＜ ＤＩＮＴとなるよ
うに第１．第２の領域及び再結合手段を制御する制御手
段と、前記第１．第２の領域の電荷の加算情報の一部を
抑圧する抑圧手段とを有する撮像装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007772A JPS60152181A (ja) | 1984-01-18 | 1984-01-18 | 撮像装置 |
| DE3546841A DE3546841C2 (de) | 1984-01-18 | 1985-01-15 | Bildaufnahmevorrichtung |
| DE19853501138 DE3501138A1 (de) | 1984-01-18 | 1985-01-15 | Bildaufnahmevorrichtung |
| US07/129,946 US4774585A (en) | 1984-01-18 | 1987-11-25 | Image pickup apparatus |
| US07/196,853 US4821105A (en) | 1984-01-18 | 1988-05-17 | Image pickup apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007772A JPS60152181A (ja) | 1984-01-18 | 1984-01-18 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60152181A true JPS60152181A (ja) | 1985-08-10 |
| JPH0260112B2 JPH0260112B2 (ja) | 1990-12-14 |
Family
ID=11674963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007772A Granted JPS60152181A (ja) | 1984-01-18 | 1984-01-18 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152181A (ja) |
-
1984
- 1984-01-18 JP JP59007772A patent/JPS60152181A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0260112B2 (ja) | 1990-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821105A (en) | Image pickup apparatus | |
| JPS6369267A (ja) | 固体撮像装置の駆動方法 | |
| US4647978A (en) | Image sensing apparatus with means for removing unnecessary charges | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| JPS5983477A (ja) | 撮像方式 | |
| JP2845216B2 (ja) | 固体撮像装置およびその製造方法 | |
| US5796432A (en) | Method of and apparatus for solid state imaging device | |
| US5770870A (en) | Solid-state imaging device having an unwanted charge drain section disposed adjacent to horizonal charge transfer section | |
| JPS60152181A (ja) | 撮像装置 | |
| JPS639288A (ja) | 固体撮像素子の駆動方法 | |
| JPH0654259A (ja) | Ｆｉｔ型固体撮像装置 | |
| JPS59122085A (ja) | 固体撮像素子 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH0260113B2 (ja) | ||
| JP3342976B2 (ja) | 電荷結合素子と固体撮像装置 | |
| JPH08279965A (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
| JP2903008B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 | |
| JP4734760B2 (ja) | 固体撮像素子の駆動装置及び駆動方法 | |
| JP2703944B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2936742B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JP4682439B2 (ja) | 固体撮像素子の駆動装置及び駆動方法 | |
| JPS60163584A (ja) | 固体撮像素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |