JPH0260115B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明はブルーミングを効果的に抑制し得る、
又、スチルモード・ムービーモードの可能な撮像
装置に関する。

（従来技術） 従来特開昭56−138371号公報に示される如く
CCD等の固体イメージセンサにおいてブルーミ
ング防止の為に、受光面内にオーバー・フロー・
ドレインを設ける代わりに表面再結合を利用して
過剰キヤリアを消滅させるものが考えられてい
る。

この方法によるものでは、受光面内の開口率を
犠牲にする事がないので感度が高く、又集積度を
向上させる事ができるので水平解像度がアツプす
る、等の利点を有する。

第１図〜第３図はこのような表面再結合による
ブルーミング防止方法について説明する為の図
で、第１図は一般的なフレーム・トランスフアー
型CCDの正面図である。

図中１は受光部で、感光性を有する複数の垂直
転送レジスタから成る。

又、２は蓄積部で、遮光された複数の垂直転送
レジスタから成る。

３は水平転送レジスタであつて、蓄積部２の各
垂直転送レジスタ内の情報を同時に１ビツトシフ
トする事によりこの水平転送レジスタに取り込
み、次いでレジスタ３を水平転送動作させる事に
より出力アンプ４からビデオ信号を得る事ができ
る。

一般に、受光部１の各垂直転送レジスタ内で形
成された情報は標準テレビジヨン方式における垂
直ブランキング期間内に、蓄積部２に垂直転送さ
れ、次の垂直走査期間内に水平転送レジスタ３よ
り順次１行ずつ読み出される。

尚、ここで受光部１、蓄積部２、水平転送レジ
スタ３は夫々２相駆動されるものとし、夫々の転
送電極をP₁，P₂，P₃，P₄，P₅，P₆とし、その転
送クロツクを（φP₁，φP₂），（φP₃，φP₄），
（φP₅，φP₆）とする。

第２図はこのような転送電極P₁〜P₆下のポテ
ンシヤル・プロフイールを示す図であつて、例え
ばＰ型シリコン基板６に絶縁層５を介して設けら
れた各電極下には、イオン注入等により電子から
見てポテンシヤルの低い部分と高い部分とが形成
されており、例えば電極P₂，P₄，P₆にローレベ
ルの電圧−V₁を印加し、電極P₁，P₃，P₅にハイ
レベルの電圧V₂を印加した時には、図中実線の
ようなポテンシヤルが形成される。又、電極P₁，
P₃，P₅にローレベル電圧−V₁を印加し、電極P₂，
P₄，P₆にハイレベル電圧V₂を印加した場合には
図中破線のようなポテンシヤルが形成される。

従つて電極P₁，P₃，P₅と電極P₂，P₄，P₆とに
交番電圧を互いに逆位相で印加する事によりキヤ
リアは一方向（図では右方向）に順次転送されて
いく。

又、図中一点鎖線は電極に大きな正の電圧V₃
を印加した場合のポテンシヤルを示し、このポテ
ンシヤルのウエルは反転状態となる為、所定量以
上の過剰なキヤリアは多数キヤリアと再結合し消
滅してしまう。

第３図はこのような電極電圧と内部のポテンシ
ヤルの形状を半導体基板６の厚さ方向について示
した図で、図のように電極電圧V₃に対してはポ
テンシヤル・ウエルは浅くなり、過剰キヤリアは
絶縁層との界面において多数キヤリアと再結合す
る第２の状態となる。

一方、電極電圧−V₁においては第１の状態と
してのアキユムレーシヨン状態となり、界面周辺
に多数キヤリアが集まり易くなり、例えば不図示
のチヤネル・ストツパー領域からこの多数キヤリ
アが供給される。

従つて例えば電極P₂に電圧−V₁を印加する事
によつてバリアを形成した状態で、電極P₁に電
圧−V₁とV₃とを交互に印加する事により、電極
P₁下に蓄積される少数キヤリアは所定量以下に
制限される。

（目 的） 本発明はこのような従来技術を更に改良し、構
成の簡単な撮像装置を提供する事を目的としてい
る。

特にムービーモードとスチルモードとで共用で
きる撮像装置を提供する事を目的としている。

（実施例） 以下実施例に基づき本発明を説明する。

第４図は本発明に係る撮像素子を用いた撮像装
置の一例を示す図である。本実施例では一相駆動
方式のフレームトランフアー型CCDの場合につ
き説明する。

図中第１〜第３図と同じ符番のものは同じ要素
を示す。

UODは受光部１の蓄積部２に対して反対側に
設けられた過剰電荷排出用のオーバー・フロー・
ドレインであつて、一定の正電V_ODによりバイア
スされている。

本実施例では受光部に転送クロツクφ_PIと共に、
過剰電荷を表面再結合中心でホールと再結合させ
て消滅する為のクロツクφ_ABが印加されている。

又、蓄積部２、水平転送レジスタ３には夫々転
送用のクロツクφ_PS，φ_Sが印加されている。

CKDはこれらのクロツクパルスφ_PI，φ_AB，φ_PS，
φ_S等を撮像素子に供給する為の制御手段としての
クロツクドライバー、CKGはこれらのパルスを
形成する為のタイミング信号を発生するクロツク
ジエネレータ、PAPはプロセスアンプ、ECDは
エンコーダーであつて、アンプPAPを介したビ
デオ信号はこのエンコーダーによつて例えば
NTSC信号のような標準テレビジヨン方式の信号
に変換される。

MSはクロツクドライバーCKDによる各種パル
スの出力状態を切換える為のモード設定回路であ
り、再結合用のクロツクφ_ABの周波数を切換え得
る。又、該モード設定回路はアナログゲートAG
の開閉を制御する。

RCCは記録手段としての記録装置である。又、
SW１はスチル信号記録用のスイツチで、このス
イツチをONすると、後述の如く自動的にモード
設定回路をスチル用のモードに設定し、ドライバ
CKDを制御すると共に所定のタイミングで１フ
イールド又は１フレーム期間ゲートAGを開く。

第５図は受光部１と蓄積部２の境界領域の断面
の電極構造及びポテンシヤルの概略を示す図であ
る。

図中P_PIは受光部の転送クロツクφ_PIを印加する
転送電極、P_ABは再結合クロツクφ_ABを印加する為
の再結合手段としての再結合制御電極、P_PSは蓄
積部の転送クロツクφ_PSを印加する転送電極、６
Ｅはオーバーフロードレインを構成するn⁺領域
である。

図の実線のポテンシヤル状態は、φ_PI，φ_PSとし
てローレベルの電圧を印加し、φ_ABとしてハイレ
ベルの電圧を印加した場合のものであり、破線は
φ_PI，φ_PSをハイレベル、φ_ABをローレベルとした
場合のものである。

尚、基板６内にはイオン注入により図示のよう
なポテンシヤルの階段が形成されている。又、電
極P_PI，P_PS，P_ABによつて蔽われていない絶縁層
の下部即ち絶縁層と半導体基板との境界部分には
図示はしていないが、仮想電極（Virtual
electrode）を構成する為の例えばＰ型反転層が
形成されている。

従つて電極に蔽われていない半導体領域内のポ
テンシヤルは各電極へのバイアスによつて変化し
ないようになつている。尚、図中Ｘ領域を第１の
領域、Ｙ領域を第２の領域と考える。図示の如
く、第２の領域は電極P_ABを含む。又、この第１
の領域、第２の領域は一相駆動に限らず、多相の
駆動方法によるものについても同様に当てはま
る。

第６図は第５図示の領域における電極パターン
の例を示す図である。

CSはチヤネルストツプであつて、水平方向の
電荷の移動を阻止する。

第４〜第６図示の実施例によれば、電荷再結合
の為の電極P_ABの巾を転送電極P_PIの巾よりも充分
小さくできるので過剰電荷を除去する場合に除去
効率を高くできる。

又、一相駆動方式のCCDイメージセンサに於
いて電荷の再結合動作を転送動作と独立して行な
う事ができる。

しかも、本実施例の撮像素子の再結合制御用構
造はチヤネルストツプと同一プロセスで製造可能
な電極用ポリシリコンゲート形成ステツプ及び内
部ポテンシヤルの段階を形成する為のイオン注入
ステツプで形成する事ができる。

次に第７図はスチルモード撮影を行なう為にス
イツチSW１をONした場合のタイミングチヤー
トである。任意の時刻t₀にスイツチSW１をON
すると次の垂直ブランキングパルスV_BLKの立下
り（時刻t₃）及び更に次の立下り（時刻t₆）に同
期して設定回路MSよりスチルモード用の
MODEφの信号が出力される。

このMODEφの信号は、夫々次の垂直ブランキ
ングパルスV_BLKの立上り時点t₄，t₁₁まで保持され
る。

このうち時刻t₃〜t₄にかけてMODEφが出力さ
れている間にはφ_ABはクロツク周期の高速のパル
スが常時供給される。

又、時刻t₆〜t₁₁にかけてMODEφの信号が出力
されている間、φ_ABは電位V₃に又、φ_PIは電位V₂
に固定される。又、この間アナログゲートAGが
ONとなる。

従つてスイツチSW１をONした後の１フイー
ルドをパルスφ_PS，φ_Sにより読み出す間には再結
合が最大能力を発揮し、この間に受光部１で形成
される画像にはブルーミングが発生しない。

但し、この間に読み出される信号はノイズが重
畳するので画面には縦縞が出るが１／60秒なので
ほぼ無視し得る。

又、このようにして形成された画像信号は時刻
t₆〜t₁₁にかけてパルスφ_PS，φ_Sにより読み出され、
この間ゲートAGが開くので記録装置PCCに記録
される。

又、この間特に時刻t₆〜t₁₁にかけてφ_ABは一定
レベルなので信号V_OUT読み出し中にノイズが乗
ることがなく、又消費電力もセーブできる。

又、この間（t₆〜t₁₁）において受光部１内のポ
テンシヤルバリアはほとんどの間蓄積部２のバリ
アよりも低くなつている。即ち、第５図において
領域Ｘのポテンシヤルは破線の如くなつており、
領域Ｙのポテンシヤルは実線の如くなつているの
で、たとえφ_ABが動作していなくてもオーバーフ
ローした電荷は蓄積部にはほとんど漏れ込まな
い。

又、受光部１の蓄積部２と逆側にオーバーフロ
ードレインを設けているので、受光部１内のオー
バーフローした電荷は電源V_ODに排出されてしま
う。

尚、蓄積部内の領域Ｘのポテンシヤルはパルス
φ_PSにより水平ブランキング期間だけ下がるが、
有効な画像信号（時刻t₁までに形成された画像信
号）はその都度蓄積部２内を第４図下方に移動し
ていくので、このパルスφ_PSがハイレベルの間に
受光部１より漏れ込む電荷は無視し得る。

又、本実施例では特にφ_PIを蓄積期間中−V₁と
V₂の略中間レベルである電圧V₅のレベルに保持
している点にも特徴を有する。即ち、一般に半導
体基板内に空乏層を形成する事により所謂ポテン
シヤルウエルを形成し電荷を集める場合、電極に
大きな逆バイアスを加える程暗電流ノイズが増加
する。従つて蓄積期間中において電極P_PIには例
えば電位−V₁を印加する事によつて電極P_PI下の
領域Ｘが第５図の実線のようなポテンシヤル状態
にしておく事が望ましい。

特にインターレースを必要としないスチルモー
ドでは蓄積期間（時刻t₃〜t₄）中φ_PIを−V₁とし
た方がＳ／Ｎの良い画像信号を得る事ができる。
しかし、このようにすると、ムービーモードとス
チルモードとで映像信号レベルが大巾に変化して
しまうか或いはムービーモードでインターレース
ができなくなる欠点がある。

即ち第８図ａに示す如くスチルモードで蓄積中
φ_PI＝−V₁とするとＸ領域のポテンシヤルは図の
ようになる為電荷はＹ領域のウエルに溜まる。と
ころがこのＹ領域に溜つた電荷の内第８図ｂのス
レシホールドレベルＸを越える分Ｚは再結合して
しまう為最終的には電荷量Q_Yが残る。

一方、ムービーモードにおいても蓄積期間中第
８図ａの如くφ_PIを−V₁レベルとしておくとフイ
ールド毎にインターレースした画像を得る為には
受光部１の垂直方向の画素数（Ｘ領域とＹ領域の
一対が画素となる。）は２フイールド分の走査線
数に対応する数が必要となる。

しかし、このようにすると撮像素子の歩留りが
悪くなる欠点がある。

そこで本実施例では第９図ａのようにムービー
モードで蓄積期間中φ_PIをV₅レベルとする事によ
り電荷をＸ領域とＹ領域とに分けて蓄積させる。
又、各蓄積期間の終了時点でフイールド毎にφ_PI
を立上げるか立下げるかによつて電荷加算の組み
分わせをずらしインターレース効果を得ている。

これにつき説明する為に第１０図にムービーモ
ードのタイミングチヤートを示す。

第１０図はスイツチSW１がOFFのとき、即ち
ムービー撮影モードにおいて第４図示の撮像素子
を駆動する為にクロツクドライバーCKDより出
力されるクロツクパルスφ_AB，φ_PI，φ_PS，φ_S及び
アンプ４の出力V_OUT等の波形図である。H_BLKは
水平ブランキング信号である。蓄積期間中はφ_PI
をV₅レベルにする事により、第１１図ａに示す
如く、転送電極P_PI下の基板内と仮想電極下の基
板内に夫々ポテンシヤルウエルＡ，Ｃが形成さ
れ、夫々のウエルに電荷が蓄積される。

この蓄積期間の内の各水平ブランキング期間に
第１０図の如く、パルスφ_ABが複数個供給される
為電極φ_AB下のポテンシヤルは第１１図ａのよう
に上下するが、このポテンシヤルが下がつた時に
できるウエルＢ内の電荷の内絶縁層５近傍に集め
られた過剰電荷はポテンシヤルが上がつた時には
ホールと再結合するので消滅し、ウエルＡには漏
れ込まない。

次いで時刻t₁₄〜t₁₅及びt₁₇〜t₁₈にかけてφ_ABを
複数パルス供給する事により垂直転送直前の過剰
電荷を除去する。

更に、時刻t₁₅〜t₁₆及びt₁₈〜t₁₉の間に受光部１
と蓄積部２の垂直方向の画素数に相当する数のク
ロツクφ_PI，φ_PSが同相で供給される。

これにより受光部１内の各画素セル内の電荷は
蓄積部内の対応する蓄積セル内に転送されて蓄積
される。

この時、本発明では再結合電極P_ABに印加する
クロツクφ_ABをV₄に固定する。

この電圧V₄は例えば第１２図の如く電極P_AB下
のポテンシヤルレベルが仮想電極部のポテンシヤ
ルレベルの上限と下限の間に位置するような電圧
値である。

ここで前述した如く、各蓄積期間の終了時点で
φ_PIを立上げるか、立下げるかをフイールド毎に
切換えている。

即ち、第１０図時刻t₁₄までの第１フイールド
の蓄積期間中にウエルＡ，Ｃ（もしくはＢ）には
いる電荷量をそれぞれ第１１図ａのようにA_INT，
B_INT，C_INTとする。次に第１０図時刻t₁₅から始ま
る垂直転送時は第１１図ｂに示すごとく、転送の
はじめにφ_PIを中間レベルV₅からV₂レベルに立上
げることによつて′と，′と…の部分に蓄
積された電荷が加算され、蓄積部に転送されてい
く。又、第２フイールドは転送のはじめにφ_PIを
中間レベルV₅から−V₁に立下げることによつて
と′、と′，と′…の部分に蓄積され
た電荷を加算する。

このようにフイールド毎に加算される電荷の組
み合わせを変えることによつてインタレース動作
をおこなわせる。

このように構成することにより少ない画素数で
インターレース効果を持たせる事ができると共
に、暗電流レベルもフイールド毎に変化せず、フ
リツカも生じにくい。

垂直転送が終了すると、時刻t₁₆〜t₁₇，t₁₉〜の
間にクロツクφ_PSとφ_Sとによつて蓄積部の電荷が
水平周期に同期して１行ずつ読み出され、水平ラ
イン信号として出力される。この期間t₁₅〜t₁₆，
t₁₉〜は標準テレビジヨン信号の垂直走査期間に
相当している。

以上第１０図〜第１２図を用いて説明した如
く、ムービーモードでは蓄積中φ_PI＝＋V₄とする
事によりインターレース効果が得られる。そして
この時第９図ａの如く電荷はＸ領域とＹ領域の
夫々に溜る。ここで再結合によりＹ領域に最終的
に残る電荷は第８図ａの場合と同様Q_Yであるが
第１０図の時刻t₁₅〜t₁₆又はt₁₈〜t₁₉における垂直
転送の際に第９図ａのＸ領域の電荷Q_Xと加算さ
れるので結果として蓄積部２を介して読み出され
る信号量は第１１図ａの場合と比較すると略２倍
となる。

従つてこのようにスチルモードとムービーモー
ドとで撮像素子の出力を信号処理する為の信号処
理回路の動作点が大巾に変化してしまうという欠
点がある。

そこで本実施例では前述の如くスチルモードの
蓄積期間（時刻t₃〜t₄）に於てφ_PIをV₅レベルに
しているので後段の信号処理の為の回路（第４図
PAP，ECD等）の構成が簡単になり、ムービー
モードでの撮像も可能となるという効果が得られ
る。

又、本実施例ではムービーモードで画像形成中
に行なう再結合の能力に対し、スチルモードで画
像形成中に行なう再結合の能力を高くしたので、
スチル画像の画質が向上する。又、このムービー
モードの画像読み出し中のノイズを低減すること
ができる。

更に、ムービーモードでは水平ブランキング期
間中のみφ_ABを供給しているので読み出し中のノ
イズは画面上には現われない。

尚、本実施例ではφ_ABによる再結合能力を制御
する為に画像形成期間中におけるφ_ABのパルス数
を制御しているが、例えばφ_ABのＰ−Ｐ値（突頭
値）を制御しても良い。

即ち、スチルモードの画像形成期間中ではφ_AB
のＰ−Ｐ値を大きくし、ムービーモードの場合に
はφ_ABのＰ−Ｐ値を小さくしても良い。

又、本実施例ではムービーモードにおいて画像
形成期間中のφ_ABのパルス数を減少させ、かつ読
み出し中のノイズを解消する為に水平ブランキン
グ期間中にφ_ABを供給しているが、ムービーモー
ドの画像形成期間中のほぼ全期間にわたつてスチ
ルモードに比べて低い周波数のφ_ABを供給するよ
うにしても良い。

本発明に係る再結合能力はこのようなφ_ABのＰ
−Ｐ値、周波数等によるものを含む。

尚、以上の説明では一相駆動方式のフレーム転
送型CCDの例について述べたが、本発明は多相
駆動方式のCCDイメージセンサーにおいても同
様に適用可能であることは言うまでもない。又、
CCDに限らず画像信号を電荷に変換して蓄積す
るタイプのイメージセンサー全てに適用可能であ
る事も明らかである。又、本実施例ではスチルモ
ードで１フイールド期間分の画像を記録するよう
に構成したが２フイールド分の画像を形成し、こ
れを記録するシステムにおいても適用可能である
ことは言うまでもない。又、本実施例では
MODEφの間φ_PI＝V₂，φ_AB＝V₃としているが、
φ_PI＝V₅，φ_AB＝V₄としても蓄積部内のバリアよ
りは低くなるので同様の効果が得られる。

（効 果） 以上説明した如く本発明によればスチルモード
での暗電流ノイズが若干増えるものの、ムービー
モードで少ない画素数でインターレースを行なう
事ができるようになり、スチルモードとムービー
モードとを簡単な構成で実現できる。

【図面の簡単な説明】

第１図は従来のCCDイメージセンサーの模式
図、第２図は第１図示センサーの駆動方法を説明
する図、第３図は表面電荷再結合の原理を説明す
る図、第４図は本発明の撮像装置の構成例を示す
図、第５図は本発明の撮像装置に適した撮像素子
の構造例を示す断面模式図、第６図は第５図示素
子の電極パターン例を示す図、第７図は本発明の
撮像装置のスチルモードでの駆動タイミングチヤ
ート、第８図ａはφ_PIが−V₁のときのポテンシヤ
ル図、同図ｂはこのときの基板深さ方向のポテン
シヤル状態図、第９図ａはφ_PIが＋V₂のときのポ
テンシヤル図、同図ｂはこのときの基板深さ方向
のポテンシヤル状態図、第１０図はムービーモー
ドでの駆動タイミングチヤート、第１１図ａ，ｂ
は同モードにおける夫々所定のタイミングにおけ
るポテンシヤル状態を説明する図、第１２図は電
極P_AB下のポテンシヤルにつき説明する図。 Ｘ…第１の領域、Ｙ…第２の領域、１…受光
部、２…蓄積部、P_AB…再結合手段としての再結
合制御電極、CKD…制御手段としてのクロツク
ドライバー、SW１…指示手段としてのスイツ
チ、RCC…記録手段としての記録装置。

Claims (1)

1. 【特許請求の範囲】 １ 入射光を電荷に変換する第１、第２の領域
   と、 第１の領域内に設けられた電荷転送電極と、 第２の領域内の電荷の一部を他極性の電荷と再
   結合させる為に第２の領域内に設けられた再結合
   電極と、を有する撮像素子と、 連続撮像を行なうムービーモードとスチル画像
   の記録を行なうスチルモードとを選択する選択手
   段と、 選択手段によりムービーモードが選択された場
   合所定期間前記撮像素子の前記第１、第２の領域
   に夫々電荷を蓄積させその間に前記再結合電極に
   所定の間欠的な駆動信号を供給し、その後第１、
   第２の領域の電荷を加算して読み出すよう前記転
   送電極を制御すると共に、スチルモードが選択さ
   れた場合所定期間前記第１、第２の領域に夫々電
   荷を蓄積させその間に前記再結合電極に所定の連
   続的な駆動信号を供給し、その後第１、第２の領
   域の電荷を加算して読み出すよう前記転送電極を
   制御する制御手段と、 スチルモードにおいて撮像素子より読み出され
   た信号を記録するスチル画像記録手段と、 を有する撮像装置。