JPH0260114B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明はブルーミングを効果的に抑制し得る撮
像装置に関する。

（従来技術） 従来特開昭56−138371号公報に示される如く
CCD等の固体イメージセンサにおいてブルーミ
ング防止の為に、受光面内にオーバー・フロー・
ドレインを設ける代わりに表面再結合を利用して
過剰キヤリアを消滅させるものが考えられてい
る。

この方法によるものでは、受光面内の開口率を
犠牲にする事がないので感度が高く、又集積度を
向上させる事ができるので水平解像度がアツプす
る、等の利点を有する。

第１図〜第３図はこのような表面再結合による
ブルーミング防止方法について説明する為の図
で、第１図は一般的なフレーム・トランスフアー
型CCDの正面図である。

図中１は受光部で、感光性を有する複数の垂直
転送レジスタから成る。

又、２は蓄積部で、遮光された複数の垂直転送
レジスタから成る。

３は水平転送レジスタであつて、蓄積部２の各
垂直転送レジスタ内の情報を同時に１ビツトシフ
トする事によりこの水平転送レジスタに取り込
み、次いでレジスタ３を水平転送動作させる事に
より出力アンプ４からビデオ信号を得る事ができ
る。

一般に、受光部１の各垂直転送レジスタ内で形
成された情報は標準テレビジヨン方式における垂
直ブランキング期間内に、蓄積部２に垂直転送さ
れ、次の垂直走査期間内に水平転送レジスタ３よ
り順次１行ずつ読み出される。

尚、ここで受光部１、蓄積部２、水平転送レジ
スタ３は夫々２相駆動されるものとし、夫々の転
送電極をP₁，P₂，P₃，P₄，P₅，P₆とし、その転
送クロツクを（φ_P1，φ_P2），（φ_P3，φ_P4），（φ_P5
，
φ_P6）とする。

第２図はこのような転送電極P₁〜P₆下のポテ
ンシヤル・プロフイールを示す図であつて、例え
ばＰ型シリコン基板６に絶縁層５を介して設けら
れた各電極下には、イオン注入等により電子から
見てポテンシヤルの低い部分と高い部分とが形成
されており、例えば電極P₂，P₄，P₆にローレベ
ルの電圧−V₁を印加し、電極P₁，P₃，P₅にハイ
レベルの電圧V₂を印加した時には、図中実線の
ようなポテンシヤルが形成される。又、電極P₁，
P₃，P₅にローレベル電圧V₁を印加し、電極P₂，
P₄，P₆にハイレベル電圧V₂を印加した場合には
図中破線のようなポテンシヤルが形成される。

従つて電極P₁，P₃，P₅と電極P₂，P₄，P₆とに
交番電圧を互いに逆位相で印加する事によりキヤ
リアは−方向（図では右方向）に順次転送されて
いく。

又、図中一点鎖線は電極に大きな正の電圧V₃
を印加した場合のポテンシヤルを示し、このポテ
ンシヤルのウエルは反転状態となる為、所定量以
上の過剰なキヤリアは多数キヤリアと再結合し消
滅してしまう。

第３図はこのような電極電圧と内部のポテンシ
ヤルの形状を半導体基板６の厚さ方向について示
した図で、図のように電極電圧V₃に対してはポ
テンシヤル・ウエルは浅くなり、過剰キヤリアは
絶縁層との界面において多数キヤリアと再結合す
る第２の状態となる。

一方、電極電圧−V₁においては第１の状態と
してのアキユムレーシヨン状態となり、界面周辺
に多数キヤリアが集まり易くなり、例えば不図示
のチヤネル・ストツパー領域からこの多数キヤリ
アが供給される。

従つて例えば電極P₂に電圧−V₁を印加する事
によつてバリアを形成した状態で、電極P₁に電
圧−V₁とV₃とを交互に印加する事により、電極
P₁下に蓄積される少数キヤリアは所定量以下に
制限される。

しかし、このような電荷再結合を用いたイメー
ジセンサーでは再結合の為のクロツク信号が出力
信号に混入し雑音になるという欠点があつた。

これはムービー撮影を行なう場合には比較的目
立たないが、スチル撮影を行なう場合には無視し
得ない欠点となつてしまう。

（目 的） 本発明はこのような従来技術の欠点を解消し得
る撮像装置を提供する事を目的としている。

特にノイズ及び消費電力の少ない撮像装置を提
供する事を目的としている。

（実施例） 以下実施例に基づき本発明を説明する。

第４図は本発明に係る撮像素子を用いた撮像装
置の一例を示す図である。本実施例では一相駆動
方式のフレームトランスフアー型CCDの場合に
つき説明する。

図中第１〜第３図と同じ符番のものは同じ要素
を示す。

UODは受光部１の蓄積部２に対して反対側に
設けられた過剰電荷排出用のオーバー・フロー・
ドレインであつて、一定の正電V_ODによりバイイ
アスされている。

本実施例では受光部に転送クロツクφ_PIと共に、
過剰電荷を表面再結合中心でホールと再結合させ
て消滅する為のクロツクφ_ABが印加されている。

又、蓄積部２、水平転送レジスタ３には夫々転
送用のクロツクφ_PS，φ_Sが印加されている。

CKDはこれらのクロツクパルスφ_PI，φ_AB，φ_PS，
φ_S等を撮像素子に供給する為の制御手段としての
クロツクドライバー、CKGはこれらのパルスを
形成する為のタイミング信号を発生するクロツク
ジエネレータ、PAPはプロセスアンプ、ECDは
エンコーダーであつて、アンプPAPを介したビ
デオ信号はこのエンコーダによつて例えばNTSC
信号のような標準テレビジヨン方式の信号に変換
される。

MSはクロツクドライバーCKDによる各種パル
スの出力状態を切換える為のモード設定回路であ
り、再結合用のクロツクφ_ABの周波数を切換え得
る。又、該モード設定回路はアナログゲートAG
の開閉を制御する。

RCCは記録装置である。又、SW₁はスチル信
号記録用のスイツチで、このスイツチをONする
と、後述の如く自動的にモード設定回路をスチル
用のモードに設定し、ドライバCKDを制御する
と共に所定のタイミングで１フイールド又は１フ
レーム期間ゲートAGを開く。

第５図は受光部１と蓄積部２の境界領域の断面
の電極構造及びポテンシヤルの概略を示す図であ
る。

図中P_PIは受光部の転送クロツクφ_PIを印加する
転送電極、P_ABは再結合クロツクφ_ABを印加する為
の再結合手段としての再結合制御電極、P_PSは蓄
積部の転送クロツクφ_PSを印加する転送電極、６
Ｅはオーバーフロードレインを構成するn⁺領域
である。

図の実線のポテンシヤル状態は、φ_PI，φ_PSとし
てローレベルの電圧を印加し、φ_ABとしてハイレ
ベルの電圧を印加した場合のものであり、破線は
φ_PI，φ_PSをハイレベル、φ_ABをローレベルとした
場合のものである。

尚、基板６内にはイオン注入により図示のよう
なポテンシヤルの階段が形成されている。又、電
極P_PI，P_PS，P_ABによつて蔽われていない絶縁層
の下部即ち絶縁層と半導体基板との境界部分には
図示はしていないが、仮想電極（Virtual
electrode）を構成する為の例えばＰ型反転層が
形成されている。

従つて電極に蔽われていない半導体領域内のポ
テンシヤルは各電極へのバイアスによつて変化し
ないようになつている。

第６図は第５図示の領域における電極パターン
の例を示す図である。

CSはチヤネルストツプであつて、水平方向の
電荷の移動を阻止する。

第４〜第６図示の実施例によれば、電荷再結合
の為の電極P_ABの巾を転送電極P_PIの巾よりも充分
小さくできるので過剰電荷を除去する場合に除去
効率を高くできる。

又、一相駆動方式のCCDイメージセンサに於
いて電荷の再結合動作を転送動作と独立して行な
う事ができる。

しかも、本実施例の撮像素子の再結合制御用構
造はチヤネルストツプと同一プロセスで製造可能
な電極用のポリシリコンゲート形成ステツプ及び
内部ポテンシヤルの段階を形成する為のイオン注
入ステツプで形成することができる。

次に第７図はスイツチSW₁がOFFのとき、即
ちムービー撮影モードにおいて第４図示の撮像素
子を駆動する為にクロツクドライバーCKDより
出力されるクロツクパルスφ_AB，φ_PI，φ_PS，φ_S及
びアンプ４の出力V_OUT等の波形図である。

１テレビジヨンフイールド毎に得られる垂直同
期信号V_Dに同期して時刻t₁〜t₃及びt₄〜t₆の間に
垂直ブランキング信号V_BLKが出力される。

又、H_BLKは水平ブランキング信号である。先
ず時刻〜t₁，t₃〜t₄，t₆〜にかけての蓄積期間中
にφ_PIのレベルを−V₁とV₂の略中間レベルであ
る。V₅レベルに固定する。又、各蓄積期間の終
了時点でフイールド毎にφ_PIを立上げるか、立下
げるかを切換えている。

これにつき説明すると、蓄積期間中はφ_PIをV₅
レベルにする事により、第８図ａに示す如く、転
送電極P_PI下の基板内と仮想電極下の基板内に
夫々ポテンシヤルウエルＡ，Ｃが形成され、夫々
のウエルに電荷が蓄積される。

この蓄積期間の内の各水平ブランキング期間に
第７図の如く、パルスφ_ABが複数個供給される為
電極P_AB下のポテンシヤルは第８図ａのように上
下するが、このポテンシヤルが下がつた時にでき
るウエルＢ内の電荷の内絶縁層５近傍に集められ
た過剰電荷はポテンシヤルが上がつた時にはホー
ルと再結合するので消滅し、ウエルＡには漏れ込
まない。

次いで時刻t₁〜t₂及びt₄〜t₅にかけてφ_ABを複数
パルス供給する事により垂直転送直前の過剰電荷
を除去する。

更に、時刻t₂〜t₃及びt₅〜t₆の間に受光部１と
蓄積部２の垂直方向の画素数に相当する数のクロ
ツクφ_PI，φ_PSが同相で供給される。

これにより受光部１内の各画素セル内の電荷は
蓄積部内の対応する蓄積セル内に転送されて蓄積
される。

この時、本発明では再結合電極P_ABに印加する
クロツクφ_ABをV₄に固定する。

この電圧V₄は例えば第９図示の如く電極P_AB下
のポテンシヤルレベルが仮想電極部のポテンシヤ
ルレベルの上限と下限の間に位置するような電圧
値である。

ここで前述した如く、各蓄積期間の終了時点で
φ_PIを立上げるか、立下げるかをフイールド毎に
切換えている。

即ち、第７図時刻t₁までの第１フイールドの蓄
積期間中にウエルＡ，Ｃ（もしくはＢ）にはいる
電荷量をそれぞれ第８図ａのようにA_INT，B_INT，
C_INTとする。次に第７図時刻t₂から始まる垂直転
送時は第８図ｂに示すごとく、転送のはじめに
φ_PIを中間レベルV₅からV₂レベルに立上げること
によつて′と、′と……の部分に蓄積され
た電荷が加算しされ、蓄積部に転送されていく。
又、第２フイールドは転送のはじめにφ_PIを中間
レベルV₅から−V₁に立下げることによつてと
′，と′，と′…の部分に蓄積された電
荷を加算する。

このようにフイールド毎に加算される電荷の組
み合わせを変えることによつてインタレース動作
をおこなわせる。

このように構成することにより少ない画素数で
インターレース効果を持たせることができると共
に、暗電流レベルもフイールド毎に変化せず、フ
リツカも生じにくい。

垂直転送が終了すると、時刻t₃〜t₄、t₆〜の間
にクロツクφ_PSとφ_Sとによつて蓄積部の電荷が水
平周期に同期して１行ずつ読み出され、水平ライ
ン信号として出力される。この期間t₂〜t₃，t₆〜
は標準テレビジヨン信号の垂直走査期間に相当し
ている。

次に第１０図はスチルモード撮影を行なう為に
スイツチSW₁をONした場合のタイミングチヤー
トである。任意の時刻t₀にスイツチSW₁をONす
ると次の垂直ブランキングパルスV_BLKの立下り
（時刻t₃）に同期して設定回路MSより後述のスチ
ルモード用のMODEφの信号が出力される。

このMODEφの信号は、次の垂直ブランキング
パルスV_BLKの立上り時点t₄まで保持される。

又、このMODEφの信号が出力されている間
φ_ABは電位V₃に又、φ_PIは電位V₂に固定される。
又、スイツチSW₁をONした直後の垂直同期信号
V_Dに同期して１フイールド期間（t₁〜t₄）アナロ
グゲートAGがONとなる。

その他のパルスに関しては、第７図と同様であ
る。

従つてスイツチSW₁をONした後のV_Dに同期し
て１フイールドをパルスφ_PS，φ_Sにより読み出す
間アナログゲートAGがこの信号を記録装置RCC
に導びき１フイールドの記録を行なう。

又、この間特に時刻t₃〜t₄にかけてφ_ABは一定
レベルなので信号V_OUT読み出し中にノイズが乗
ることがなく、又消費電力もセーブできる。

又、この間（t₃〜t₄）において受光部１内のポ
テンシヤルバリアはほとんどの間蓄積部２のバリ
アよりも低くなつている。即ち、第５図において
領域Ｘのポテンシヤルは破線の如くなつており、
領域Ｙのポテンシヤルは実線の如くなつているの
で、たとえφ_ABが動作していなくてもオーバーフ
ローした電荷は蓄積部にはほとんど漏れ込まな
い。

又、受光部１の蓄積部２と逆側にオーバーフロ
ードレインを設けているので、受光部１内のオー
バーフローした電荷は電源V_ODに排出されてしま
う。

尚、蓄積部内の領域Ｘのポテンシヤルはパルス
φ_PSにより水平ブランキング期間だけ下がるが、
有効な画像信号（時刻t₁までに形成された画像信
号）はその都度蓄積部２内を第４図下方に移動し
ていくので、このパルスφ_PSがハイレベルの間に
受光部１より漏れ込む電荷は無視し得る。

次にクロツクドライバーCKDの構成例を第１
１図に示すと共に、そのタイミングチヤートを第
１２図に示す。第１１、第１２図中φ_Dは１水平
期間に２回発生するパルス、TRGはクレーム転
送を行なう為のフレーム転送トリガーパルスであ
つて、一般には垂直ブランキング期間或いはこれ
に関連したタイミングで出力される。

又、このパルスTRGは例えば特願昭58−61098
号に示されるように垂直ブランキング期間以外の
任意のタイミングで出力されるものであつても良
い。その場合には、画像蓄積時間をこのパルス
TRGのタイミングによつて制御することもでき
る。

又、D₁〜D₄はＤフリツプフロツプ、OR１〜
OR４はORゲート、GNTはカウンタ、SGはφ_PI，
φ_PSを形成するパルス発生回路、SW２〜SW５は
アナログスイツチ、DIV１，DIV２は1/2分周器、
Ａ１〜Ａ６はANDゲート、NOR１はNORゲー
トである。

ＤフリツプフロツプＤ１はパルスTRGをクロ
ツクとし、入力Ｄは常にハイレベルになつている
為、TRGによるトリガ（時刻t₇）で出力Ｔ１が
ハイレベルとなる。

したがつて、ＤフリツプフロツプＤ２，Ｄ３に
よりクロツクφD2ケ分だけ遅れて（時刻t₈）Ｔ２
が発生し、これによつてＤ１はクリアされ、Ｔ１
はローレベルとなる。このＴ１のハイレベル区間
の長さはＤフリツプフロツプの数の増減によつて
減少又は増大させ得る。本例ではこの区間t₇〜t₈
を１水平期間としているが、Ｄ２を略せば（1/2）
Ｈ区間となる。Ｔ２がハイレベルになつた後、時
刻t₉でＤフリツプフロツプＤ４の出力Ｔ３がハイ
レベルとなり、所定のクロツクの後、カウンタ
CNTの出力CARRYによつてフリツプフロツプ
Ｄ３，Ｄ４がクリアされ（時刻t₁₀）Ｔ２，Ｔ３
がローレベルになつてフレーム転送は終了する。

φ_PI，φ_PS等はφ_PI，φ_PS発生回路SGで第７図示の
如く発生し得るので、ここでは特に示さない。

水平ブランキング信号H_BLKはアンドゲートＡ
１を介することによつてＴ２がハイレベルの間ロ
ーレベルとされており、アンドゲートＡ１の出力
はオアゲートOR２においてＴ１との論理和によ
りＴ４となる。

従つてＴ４は垂直転送区間t₈〜t₁₀を除く水平ブ
ランキング期間と、出力Ｔ２の直前部分の出力Ｔ
１のハイレベル期間t₇〜t₈、いずれかの期間ハイ
レベルとなる。

クロツク信号CLK、分周器DIV１・DIV２の
分周信号及びモード設定回路MSの出力はAND
ゲートＡ２〜Ａ５に供給されており、次のような
関係が成り立つ。

即ち、モード設定回路MSよりの出力SEL１＝
Ｈ、SELφ＝Ｈ（以降MODE３と呼ぶ）のとき、
ORゲートOR３の出力Ｔ５としてはクロツク
CLKがそのまま出力され、SEL１＝Ｈ、SELφ＝
Ｌ（以降MODE２と呼ぶ）のときＴ５はクロツク
CLKの1/2分周出力となる。

又、SEL１＝Ｌ、SELφ＝Ｈ（以降MODE１と
呼ぶ）のときＴ５はクロツクCLKの1/4分周出力
となり、SEL１＝Ｌ、SELφ＝Ｌ（以降MODEφ
と呼ぶ）のときＴ５は常にＨレベルとなる。

尚、Ｔ１は垂直転送の直前にφ_ABを供給する為
のタイミングパルスでハイレベルの間にφ_ABを供
給する。

又、Ｔ３は垂直転送の為のタイミングパルスで
ハイレベルの間にφ_PI，φ_PSによる垂直転送を行な
わせる。

尚、第４図示スイツチSW１がOFFの間はモー
ド設定回路により選択されたモードMODE１〜
３に応じてφ_ABの周期が決まり、第７図示の如き
タイミングでφ_ABが供給される。

又、φ_PI，φ_PSがパルス発生回路SGより出力さ
れる。これらのパルスのタイミングは第７図示の
ようなものである。

又、一旦スイツチSW１がONすると、その直
後の水平走査期間回路MSがMODEφとなるので、
SEL１＝Ｌ、SELφ＝Ｌとなり、出力第１１図Ｔ
６がハイレベルとなり、φ_ABは電位V₃となる。
又、この間アナログスイツチSW２がｂ側に切換
わり、φ_PIは電位＋V₂に固定される。

以上説明した如く、本実施例では、パルスφ_AB
がフレーム転送期間の直前に所定時間供給され、
転送直前の過剰電荷が除去されるのでスミア或い
はブルーミングを起こす事がない。

又、撮像素子からのビデオ出力を１フイールド
又は１フレームだけ記録する場合にφ_ABを一定電
位にストツプしているので節電でき、しかもノイ
ズが混入しない。

又、このとき受光部内のポテンシヤルバリアが
蓄積部内のポテンシヤルバリアよりほとんどの時
間低くなるようなされているので、信号読み出し
中におけるブルーミングの影響が蓄積部からの読
み出し信号に及ばない。

更に又、受光部の蓄積部と反対側にオーバーフ
ロードレインを設けているので、この間のオーバ
ーフロー電荷を速やかに除去できる。

尚、以上の説明では一相駆動方式のフレーム転
送型CCDの例について述べたが、本発明は多相
駆動方式のCCDイメージセンサーにおいても同
様に適用可能であることは言うまでもない。又、
CCDに限らず画像信号を電荷に変換して蓄積す
るタイプのイメージセンサー全てに適用可能であ
る事も明らかである。

又、本実施例ではMODEφの間φ_PI＝V₂、φ_AB＝
V₃としているが、φ_PI＝V₅、φ_AB＝V₄としても蓄
積部内のバリアよりは低くなるので同様の効果が
得られる。又、本実施例では、モード設定手段か
らの信号SEL１，SELφによりφ_ABだけでなく、
φ_PIのポテンシヤルレベルをコントロールできる
ようにしているので、クロツクドライバーの入力
ピン数を減少することができる。

（効 果） 本発明によれば、スチルモードで記録を行なう
場合にφ_AB及びφ_PIを一定電位としているので節電
ができ、ノイズが混入しない。

又、このときこの電位が電子からみて蓄積部の
電位より低くなるようにしているので受光部でブ
ルーミングが発生しても蓄積部に混入しない。

【図面の簡単な説明】

第１図は従来のCCDイメージセンサーの模式
図、第２図は第１図示センサーの駆動方法を説明
する図、第３図は表面電荷再結合の原理を説明す
る図、第４図は本発明の撮像装置の構成例を示す
図、第５図は本発明の撮像装置に適した撮像素子
の構造例を示す断面模式図、第６図は第５図示素
子の電極パターン例を示す図、第７図は本発明の
撮像装置のムービーモードでの駆動タイミングチ
ヤート、第８図ａ，ｂは同モードにおける夫々所
定のタイミングにおけるポテンシヤル状態を説明
する図、第９図は電極P_AB下のポテンシヤルにつ
き説明する図、第１０図はスチルモードにおける
タイミングチヤート、第１１図はクロツクドライ
バーの構成例を示す図、第１２図はその一部タイ
ミング図。 １…受光部、２…蓄積部、P_AB…再結合手段と
しての再結合制御電極、CKD…制御手段として
のクロツクドライバー。

Claims (1)

1. 【特許請求の範囲】 １ 入射光を電荷に変換する第１、第２の領域
   と、 第１の領域内に設けられた電荷転送電極と、 第２の領域内の電荷の一部を他極性の電荷と再
   結合させる為に第２の領域内に設けられた再結合
   電極と、を有する撮像素子と、 スチル画像の記録を行なうスチルモードを選択
   する選択手段と、 スチルモードにおいて前記撮像素子より読み出
   された信号をスチル画像として記録するスチル画
   像記録手段と、 前記選択手段によりスチルモードが選択された
   場合において、所定期間前記撮像素子の前記第
   １、第２の領域に夫々電荷を蓄積させると共にそ
   の間に前記再結合電極に所定の駆動信号を供給
   し、その後第１、第２の領域の電荷を加算して読
   み出すよう前記転送電極を制御すると共に、撮像
   素子からの信号を読み出してスチル画像として記
   録している間前記再結合電極に対して一定電圧を
   印加する制御手段と、 を有する撮像装置。