JPS60154631A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60154631A JPS60154631A JP59010005A JP1000584A JPS60154631A JP S60154631 A JPS60154631 A JP S60154631A JP 59010005 A JP59010005 A JP 59010005A JP 1000584 A JP1000584 A JP 1000584A JP S60154631 A JPS60154631 A JP S60154631A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- bonding
- aluminum
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は多層配線構造を有する半導体装置に関し、特に
ポリイミド系樹脂を層間絶!&膜とする多層配線構造を
有する半導体装置におけるポンディングパッド形成に利
用して有効な技#に関する。
ポリイミド系樹脂を層間絶!&膜とする多層配線構造を
有する半導体装置におけるポンディングパッド形成に利
用して有効な技#に関する。
バイポーラリニアIC等のごとき半導体装置ニおいては
、不純物の選択拡散により、半導体基体内にトランジス
タなどの半導体素子が形成されている。本出願人が開発
した技術は、これら半導体素子に接続する配線を、上下
2層のアルミニウム層としたものである。このうち第2
J脩(上層)のアルミニウム層の一部は、表面に露出し
、その周辺部が絶縁膜で覆われたポンディングパッド部
として形成された構造を有する。上記絶縁膜には、耐熱
性を有し1表面の平坦化ができる有機樹脂であるポリイ
ミド系樹脂が多ぐ使われている。ところで本発明者はこ
のような2I−のアルミニクム配線構造を有する半導体
装置において、耐湿性を高める手段として第2層の配線
にシリコン入りのアルミニウムを入れる技術を開発した
。この場合第1R(下層)の配線材料は、回路中にシ日
・・ノトキバリアダイオードをつくる場合π2937人
アルミニウムであると、シワ11.トキバリ了ダイオー
ドのバリアハイドが高くなることから、純粋のアルミニ
ウムが使われている。第2層配線をシリコン入りアルミ
ニウムを使用し、さら知前記第1層配線は、絶縁膜で覆
って耐湿性改善を行っているにもかかわらず第1層配線
の耐湿レベルがわるいために、配線全体の耐湿性を向上
することができなかった。本発明者が行なった不良解析
により、第1層アルミニウム配線の耐湿性レベルの劣化
する要因はボンディングパ・ノド部の構造によることが
あきら力・とされた。従来10本発明者により採用され
ている半導体装置のボンディングパ2シト部は、第1図
及びそのA−A視断面図で、ちる第2図に示すごとき構
造を有する。
、不純物の選択拡散により、半導体基体内にトランジス
タなどの半導体素子が形成されている。本出願人が開発
した技術は、これら半導体素子に接続する配線を、上下
2層のアルミニウム層としたものである。このうち第2
J脩(上層)のアルミニウム層の一部は、表面に露出し
、その周辺部が絶縁膜で覆われたポンディングパッド部
として形成された構造を有する。上記絶縁膜には、耐熱
性を有し1表面の平坦化ができる有機樹脂であるポリイ
ミド系樹脂が多ぐ使われている。ところで本発明者はこ
のような2I−のアルミニクム配線構造を有する半導体
装置において、耐湿性を高める手段として第2層の配線
にシリコン入りのアルミニウムを入れる技術を開発した
。この場合第1R(下層)の配線材料は、回路中にシ日
・・ノトキバリアダイオードをつくる場合π2937人
アルミニウムであると、シワ11.トキバリ了ダイオー
ドのバリアハイドが高くなることから、純粋のアルミニ
ウムが使われている。第2層配線をシリコン入りアルミ
ニウムを使用し、さら知前記第1層配線は、絶縁膜で覆
って耐湿性改善を行っているにもかかわらず第1層配線
の耐湿レベルがわるいために、配線全体の耐湿性を向上
することができなかった。本発明者が行なった不良解析
により、第1層アルミニウム配線の耐湿性レベルの劣化
する要因はボンディングパ・ノド部の構造によることが
あきら力・とされた。従来10本発明者により採用され
ている半導体装置のボンディングパ2シト部は、第1図
及びそのA−A視断面図で、ちる第2図に示すごとき構
造を有する。
1はシリコン(Si)結晶からなる半導体基体、2は表
面酸化膜(S i O,膜)、3は第1層のアルミニウ
ム配線で図示されない部分で基体表面に形成されたトラ
ンジスタ等の半導体素子に接続されている。4はポリイ
ミド系樹脂からなる有機性の眉間絶縁膜である。この層
間絶縁膜として、リンシリケートガラス(psG)郷か
らなる無機性の層間絶縁膜を用いてもよい。5は填2層
のアルミニウム層の一部でワイヤポンディングパッド部
として形成された部分である。6は有機絶縁膜、たとえ
ばポリイミド系樹脂力・らなる保設絶縁膜である。7は
ボンディングされたワイヤ(金ワイヤ)の球状部分であ
る。第1図に示すように、実線で示される第2層アルミ
ニウム165を破線で示される第1層アルミニウム配線
3とは円形で示されるボンディングパヴド領域(71の
直下で重なることにより相互に接続されている。
面酸化膜(S i O,膜)、3は第1層のアルミニウ
ム配線で図示されない部分で基体表面に形成されたトラ
ンジスタ等の半導体素子に接続されている。4はポリイ
ミド系樹脂からなる有機性の眉間絶縁膜である。この層
間絶縁膜として、リンシリケートガラス(psG)郷か
らなる無機性の層間絶縁膜を用いてもよい。5は填2層
のアルミニウム層の一部でワイヤポンディングパッド部
として形成された部分である。6は有機絶縁膜、たとえ
ばポリイミド系樹脂力・らなる保設絶縁膜である。7は
ボンディングされたワイヤ(金ワイヤ)の球状部分であ
る。第1図に示すように、実線で示される第2層アルミ
ニウム165を破線で示される第1層アルミニウム配線
3とは円形で示されるボンディングパヴド領域(71の
直下で重なることにより相互に接続されている。
このような構造のボッ14フフフ、9ド部に対してワイ
ヤボンデインクを行うにあたって、ボンディング位置に
ずれを生じた場合、あるいはボンディングの際にボンデ
インク部分に摩擦熱を発生させる目的でポンダを前後又
は左右に振動させてスクラブにすり)動作させた際、ワ
イヤの球状部。
ヤボンデインクを行うにあたって、ボンディング位置に
ずれを生じた場合、あるいはボンディングの際にボンデ
インク部分に摩擦熱を発生させる目的でポンダを前後又
は左右に振動させてスクラブにすり)動作させた際、ワ
イヤの球状部。
分がボンディング領域から外れた場合に、第2図に点線
8で囲まれる部分でボンディング・ダメージを受けるこ
とが発明者によりあきらかとされた。
8で囲まれる部分でボンディング・ダメージを受けるこ
とが発明者によりあきらかとされた。
すなわち、この部分は有機絶縁膜6及び層間絶縁膜4の
下に第1層アルミニウム配線3が取り出された状態にあ
り、この上がらワイヤボンディングのための大きい機械
的圧力や振動とを受けると無機膜に比して柔軟性の大き
いポリイミド膜が変形を起し第1層アルミニウム配線3
13との間で接着剥離をおこし、この剥離した部分に水
分がたまり。
下に第1層アルミニウム配線3が取り出された状態にあ
り、この上がらワイヤボンディングのための大きい機械
的圧力や振動とを受けると無機膜に比して柔軟性の大き
いポリイミド膜が変形を起し第1層アルミニウム配線3
13との間で接着剥離をおこし、この剥離した部分に水
分がたまり。
第1層のアルミニウムが腐食(粒界腐食)することにな
り耐湿性レベルが低下することが耐湿性試験等で明らか
Kなった。
り耐湿性レベルが低下することが耐湿性試験等で明らか
Kなった。
本発明は上記した問題を解決するためになされたもので
あり、その目的は半導体装置のボンディング部を含む2
層配線構造において、ボンディング時のダメージを第1
層の配線が受けない構造として、配線と絶縁膜との剥離
による耐湿性レベルの低下を防止することにある。
あり、その目的は半導体装置のボンディング部を含む2
層配線構造において、ボンディング時のダメージを第1
層の配線が受けない構造として、配線と絶縁膜との剥離
による耐湿性レベルの低下を防止することにある。
本発明の前記ならびにそのほかの説明と新規な特徴は、
本明細書の記載及び添付図面よりあきらかになるであろ
う。
本明細書の記載及び添付図面よりあきらかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、半導体基体円に半4体素子が形成され、この
半導体素子に接続する配θが2層のアルミニウム層から
なり、このうち第2層のアルミニウム層の一部が表面に
露出し周辺部を有機絶琢膜で覆われたボンデ47739
1部として形成された半導体装置であって、上記ボンデ
ィングバヴド部の第2層のアルミニウム層と@1層のア
ルミニウム配線とはボンディングバリド領域の近傍から
外れた位置で接続されるとともに、この位置はワイヤボ
ンディング時のスクラブ方向の[m上から外れた位置と
することにより、ボンディング時のダメージを第1 F
fiの配線が受けない構造とし、前記目的を達成するも
のであろう 〔実施例〕 第3図、第4図は本発明の一実施例を示すものであって
、このうち第3図は半導体装置のボンディング領域近傍
の配線パターンを示す平面図、第4図はm3図における
B −B’視折断面図ある。
半導体素子に接続する配θが2層のアルミニウム層から
なり、このうち第2層のアルミニウム層の一部が表面に
露出し周辺部を有機絶琢膜で覆われたボンデ47739
1部として形成された半導体装置であって、上記ボンデ
ィングバヴド部の第2層のアルミニウム層と@1層のア
ルミニウム配線とはボンディングバリド領域の近傍から
外れた位置で接続されるとともに、この位置はワイヤボ
ンディング時のスクラブ方向の[m上から外れた位置と
することにより、ボンディング時のダメージを第1 F
fiの配線が受けない構造とし、前記目的を達成するも
のであろう 〔実施例〕 第3図、第4図は本発明の一実施例を示すものであって
、このうち第3図は半導体装置のボンディング領域近傍
の配線パターンを示す平面図、第4図はm3図における
B −B’視折断面図ある。
これら第3図及び第4図において、前掲第1図及び第2
図と共通する構成部分には同一の指示番号な使用する。
図と共通する構成部分には同一の指示番号な使用する。
同図に示すように第1層アルミニウム配線3は金線の金
ボール7の外径で決箇るボンディング領域の近傍領域(
三点鎖線で囲まれる領域10でボンディング領域の2倍
の径を有する)がら外れた部分で第2層のアルミニウム
層(ボンディング領域5から続く第2層アルミニウム配
線Sa)と層間膜4のスルーホール11を通して接続す
る。
ボール7の外径で決箇るボンディング領域の近傍領域(
三点鎖線で囲まれる領域10でボンディング領域の2倍
の径を有する)がら外れた部分で第2層のアルミニウム
層(ボンディング領域5から続く第2層アルミニウム配
線Sa)と層間膜4のスルーホール11を通して接続す
る。
この第1#アルミニ9ム配線3と第2層アルミニウム層
との接続部分9tiボンデインダ領域の中心部を通るワ
イヤボンデインクの際のスクラブ方向(S−8’)の直
線上から外れた位置に設けられる。なお、第4図におい
てボンディングバ・ソトに接する第2層アルミニウム配
線の一部5bは、第2層アルミニウム配線を補強するた
めに広い幅に形成されている。金ボール7は、保獲絶縁
膜6&Cあけたスルーホール12を介してボンディング
バヴ)’5Ki続される。この時スルーホール12は、
金ボール7から一部はみでる構造となっている。
との接続部分9tiボンデインダ領域の中心部を通るワ
イヤボンデインクの際のスクラブ方向(S−8’)の直
線上から外れた位置に設けられる。なお、第4図におい
てボンディングバ・ソトに接する第2層アルミニウム配
線の一部5bは、第2層アルミニウム配線を補強するた
めに広い幅に形成されている。金ボール7は、保獲絶縁
膜6&Cあけたスルーホール12を介してボンディング
バヴ)’5Ki続される。この時スルーホール12は、
金ボール7から一部はみでる構造となっている。
以上実施例で述べたように本発明によれば、第1層のア
ルミニウム配線はボンディンダ領域下忙設置dない構造
とするために、ワイヤボンディング時のダメージを直接
に受けることがなく、第1層のアルミニウム配線とその
上の絶縁膜との間で接着剥離をおこすことがなく、耐湿
性レベルの低下ヶナくシ、父、ボンディングダメージに
よる第1層アルミニウム配線の断線不良をなくずことが
でき、半纏体製品の信頼性を向上できる効果が14すら
れる。
ルミニウム配線はボンディンダ領域下忙設置dない構造
とするために、ワイヤボンディング時のダメージを直接
に受けることがなく、第1層のアルミニウム配線とその
上の絶縁膜との間で接着剥離をおこすことがなく、耐湿
性レベルの低下ヶナくシ、父、ボンディングダメージに
よる第1層アルミニウム配線の断線不良をなくずことが
でき、半纏体製品の信頼性を向上できる効果が14すら
れる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、第5図に示すようVc1層目のアルミニウム
配m5 aを配設する方向をボンデインダスクラブ方向
s −s’に対して直角な方向に設げる。
配m5 aを配設する方向をボンデインダスクラブ方向
s −s’に対して直角な方向に設げる。
このようにすれば第1層のアルミニウム配線5aがワイ
ヤボンディングによってダメージを受ffる確率はきわ
めて小さいものとなる。
ヤボンディングによってダメージを受ffる確率はきわ
めて小さいものとなる。
ポリイミド系樹脂などの有機絶縁膜を用いた2層以上の
アルミニウム多層配線楠造をもつIC9LSI等の半導
体装置の全てに本発明は適用できるものである、 以上の説明では主として本発明者によってなされた発明
をその背景と7よった利用分野である半導体装置の電極
形成技術VC地用した場合について説明したが、それに
限定されるものではなく、たとえば、配線基板における
電極形成技術などに適用できる。
アルミニウム多層配線楠造をもつIC9LSI等の半導
体装置の全てに本発明は適用できるものである、 以上の説明では主として本発明者によってなされた発明
をその背景と7よった利用分野である半導体装置の電極
形成技術VC地用した場合について説明したが、それに
限定されるものではなく、たとえば、配線基板における
電極形成技術などに適用できる。
41図は従来の2層配腺構造を有する半導体装置を示し
、ワイヤボンディング部附近のアルミニウム層のレイア
ウトを示す平面図、 第2図は同じく第1図におけるA−^折断面図である。 第3図本発明の一実施例を示すものであってワイヤボン
ディング部附近のアルミニウム層のレイアクトを示す平
面図、 第4図は同じく第3図におけるB −B’視折断面図あ
る。 第5図は本発明の他の一実施例を示すものであって、ワ
イヤボンディング部附近のアルミニウム啼のレイアウト
を示す平面図である。 1・・・半4体基体(シリコン結晶)、2・・表向酸化
膜(Sin、)、3・・第1層アルミニウム配線。 4・・・層間絶縁膜(ポリイミド樹脂膜)、訃・第2層
アルミニウム層(ボンディングパ、2ド)、6・・ポリ
イミド樹脂膜(保膜絶縁膜)、7・・・ワイヤボンテイ
ングした金、ワイヤの球体部、8・・・ポンディyyダ
メージヲ受ケる部分、9・・・アルミニウム2層の接続
部分、1o・・・ワイヤボンディング領域近傍部分。 第 1 図 第 2 図 膳 l/ 第 4 図
、ワイヤボンディング部附近のアルミニウム層のレイア
ウトを示す平面図、 第2図は同じく第1図におけるA−^折断面図である。 第3図本発明の一実施例を示すものであってワイヤボン
ディング部附近のアルミニウム層のレイアクトを示す平
面図、 第4図は同じく第3図におけるB −B’視折断面図あ
る。 第5図は本発明の他の一実施例を示すものであって、ワ
イヤボンディング部附近のアルミニウム啼のレイアウト
を示す平面図である。 1・・・半4体基体(シリコン結晶)、2・・表向酸化
膜(Sin、)、3・・第1層アルミニウム配線。 4・・・層間絶縁膜(ポリイミド樹脂膜)、訃・第2層
アルミニウム層(ボンディングパ、2ド)、6・・ポリ
イミド樹脂膜(保膜絶縁膜)、7・・・ワイヤボンテイ
ングした金、ワイヤの球体部、8・・・ポンディyyダ
メージヲ受ケる部分、9・・・アルミニウム2層の接続
部分、1o・・・ワイヤボンディング領域近傍部分。 第 1 図 第 2 図 膳 l/ 第 4 図
Claims (1)
- 【特許請求の範囲】 l、半導体基体内に半導体素子が形成され、上記半導体
素子に接続する配線が上下2層のアルミニウム層からな
り、このうち第2層(上層)のアルミニウム層の一部は
表面に露出し1周辺部を有機絶縁保護膜で覆われたポン
プイングツ<、・ノド部として形成されている半導体装
置であって、上記ボンディングパ、・ノド部に接続され
る第2Jf!iのアルミニウム層と第1層(下層)のア
ルミニクム配線とはボンディングパ1.ド部の近傍から
外れた位置で相互に接続されることを特徴とする半導体
装置。 2、上記第2層のアルミニウム層と第1層のアルミニク
ム配線との接続はポンプイングツ<・ノド部におけるワ
イヤボンディングのスクラブ方向の直線上から外れた位
置で接続される特許請求の範囲第1項に記載の半導体装
置。 8、上記有機絶縁膜はポリイミド系樹脂からなる特許請
求の範囲第1項又は第2項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59010005A JPS60154631A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59010005A JPS60154631A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60154631A true JPS60154631A (ja) | 1985-08-14 |
Family
ID=11738291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59010005A Pending JPS60154631A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60154631A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5003373A (en) * | 1987-11-30 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Structure of electrode junction for semiconductor device |
JP2007135847A (ja) * | 2005-11-17 | 2007-06-07 | Aisin Seiki Co Ltd | シートリフター装置 |
-
1984
- 1984-01-25 JP JP59010005A patent/JPS60154631A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5003373A (en) * | 1987-11-30 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Structure of electrode junction for semiconductor device |
JP2007135847A (ja) * | 2005-11-17 | 2007-06-07 | Aisin Seiki Co Ltd | シートリフター装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100380612C (zh) | 半导体装置及其制造方法 | |
US5663530A (en) | Wire bond tape ball grid array package | |
WO1999023696A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
JPH01209746A (ja) | 半導体装置 | |
JPS60154631A (ja) | 半導体装置 | |
JPS63293930A (ja) | 半導体装置における電極 | |
JP4189327B2 (ja) | 半導体装置 | |
JPS58200526A (ja) | 多層配線を有する半導体装置 | |
JPH0462176B2 (ja) | ||
JP3710292B2 (ja) | フェイスダウン実装構造 | |
JPS6035525A (ja) | 半導体装置 | |
JPS62183134A (ja) | 半導体装置 | |
CN100440472C (zh) | 半导体装置及其制造方法、电路基板和电子设备 | |
JPH05183007A (ja) | 半導体基板等のパッド構造 | |
JPS63308924A (ja) | 半導体装置 | |
JPH06302605A (ja) | 半導体装置 | |
JP2001007113A (ja) | 半導体装置 | |
JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
JPS62245655A (ja) | 半導体装置 | |
JPS62214625A (ja) | 半導体装置 | |
JPS60109240A (ja) | 半導体装置およびその製造法 | |
JP2800525B2 (ja) | 半導体装置 | |
JPH01264233A (ja) | 混成集積回路の電極構造 | |
JPS5929430A (ja) | 半導体装置 | |
KR20000002910A (ko) | 페리-비아 구조를 갖는 반도체 칩 |