JPS60153153A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60153153A JPS60153153A JP59008801A JP880184A JPS60153153A JP S60153153 A JPS60153153 A JP S60153153A JP 59008801 A JP59008801 A JP 59008801A JP 880184 A JP880184 A JP 880184A JP S60153153 A JPS60153153 A JP S60153153A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bonding
- probing
- different
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の鳥する技術分野〕
本発明はボンティングする為のパッドを有する半導体装
、珈のパッドの形状に関する１゜〔貌来技術〕 従来、半導体装置をウェハー上で電気的特性を検査する
場合、ボンティングする為のパッドの＃１は中央にプロ
ービングする事によって検査を行なってきた。
、珈のパッドの形状に関する１゜〔貌来技術〕 従来、半導体装置をウェハー上で電気的特性を検査する
場合、ボンティングする為のパッドの＃１は中央にプロ
ービングする事によって検査を行なってきた。
しかし、との場合、プロービングする事によシパッドの
表面が、慌れるため複数回のプロービングを行なうとボ
ンディング強四が著しく低下するという欠点があった。
表面が、慌れるため複数回のプロービングを行なうとボ
ンディング強四が著しく低下するという欠点があった。
特に試作品等の場合、プロービングの回数が多くなる傾
向にあシ、ボンディングする事口体か回動になる事かあ
る。
向にあシ、ボンディングする事口体か回動になる事かあ
る。
本発明の目的は、注目するパッドについて、ウェハー検
査する際のプロービングする位置（以下プロービング位
置と略す。）をボンティングする位置（以夙ボンティン
グ位置）と別にする串によシ上記欠点をＷｌ消した半梼
体装俤を提供するものである。
査する際のプロービングする位置（以下プロービング位
置と略す。）をボンティングする位置（以夙ボンティン
グ位置）と別にする串によシ上記欠点をＷｌ消した半梼
体装俤を提供するものである。
４発明ではパッドの形状を縦長あるいは横長にする節に
よシ注目するパッド上に互いに異なる２点を設け、それ
ぞれボンディング位置とブロービング位ｔ６とする。あ
るいは、注目する信号または隼、源に対し、て２個のパ
ッドを設け、お互いを配線する沖によって、同電位とし
た上でポンディングパッドとビローピングパッドとして
独立させる。
よシ注目するパッド上に互いに異なる２点を設け、それ
ぞれボンディング位置とブロービング位ｔ６とする。あ
るいは、注目する信号または隼、源に対し、て２個のパ
ッドを設け、お互いを配線する沖によって、同電位とし
た上でポンディングパッドとビローピングパッドとして
独立させる。
こうする洟によシ、注目する信号、あるいは電源につい
てプロービング位動とボンディング位置蚊物理的に異カ
シ、これによって繰シ返しブロービングを行なったとし
てもボンディング強度には全く影ヤしない。
てプロービング位動とボンディング位置蚊物理的に異カ
シ、これによって繰シ返しブロービングを行なったとし
てもボンディング強度には全く影ヤしない。
本発明はｉｈに内部回路に比べて端子数が小さい半導体
装置、まだは試作品性の様にブロービングする回しが多
くなる傾向のある半導体装置について非常に有効なもの
である１、 〔実施例〕 本発明の３つの実施例を図をおって説明する。
装置、まだは試作品性の様にブロービングする回しが多
くなる傾向のある半導体装置について非常に有効なもの
である１、 〔実施例〕 本発明の３つの実施例を図をおって説明する。
第１図に本発明の実施例の１つを示す。図中１ハホンデ
ィング位置であシ、図中２はブロービング位動である。
ィング位置であシ、図中２はブロービング位動である。
又、３はパッド、４は信号増出し口である。この様に、
ボンティング位置′とプロービング位置が異なる事が本
発明の料量である。
ボンティング位置′とプロービング位置が異なる事が本
発明の料量である。
第２し１に本発明の別の実施例を示す６即２図では、第
１図とパッドの向きは、逆であるかや娃シボンディング
位惨とブロービングの位置か魔なっている。すなわち、
５ねボンディング位置・、６リプロ一ビング位置、７は
パッド、８はイ？号坪１出し口である。
１図とパッドの向きは、逆であるかや娃シボンディング
位惨とブロービングの位置か魔なっている。すなわち、
５ねボンディング位置・、６リプロ一ビング位置、７は
パッド、８はイ？号坪１出し口である。
第３図は、ボンティングパッドの他にブロービング用の
パッドを別個に設けた不発、ツ１のｌｉ例でおる。同様
にこの実施例においてもボンティング位置とブロービン
グ位置は明らかに異なっている。
パッドを別個に設けた不発、ツ１のｌｉ例でおる。同様
にこの実施例においてもボンティング位置とブロービン
グ位置は明らかに異なっている。
すガわち、９はボンデインク位１．．１０はブロービン
グ位ν１．１１はポンディングパッド、１２はブロービ
ングパッド、１３は４８号取出し口である。
グ位ν１．１１はポンディングパッド、１２はブロービ
ングパッド、１３は４８号取出し口である。
本発明は以上で赦、明した様にボンデインクとブロービ
ングを相異する位動で行なうため、ブロービングによっ
てボンディング強度の低下をおこさないという効果があ
る。
ングを相異する位動で行なうため、ブロービングによっ
てボンディング強度の低下をおこさないという効果があ
る。
第１図は本発明の実施例である。。
１・・・・・・ボンディング位動、２・・・・・・プロ
ービング位動、３・・・・・・パッド、４・・・・・・
伯号増シ出し口。 第２図は本発明の別の実施例である。 ５・・・・・・ホンディング位置、６・・・・・・ブロ
ービング位置、７・・・・・・パッド、８・・・・・・
仙号取シ出し口。 第３図はさらに別の実施例である６、 ９・・・・・・ボンディング位置、１０・・・・・・プ
ロービング位置、１１・・・・・・ホンティングパッド
、１２・旧・・ブロービングパッド、１３・・・・・・
信号ＪＧ’Ｄ出し１口１、代理人 弁理士 内 原 訝
／’：？７．．Ｉ）ゝ）史し ３′ ｈｌ圀 力？圀 も３閉
ービング位動、３・・・・・・パッド、４・・・・・・
伯号増シ出し口。 第２図は本発明の別の実施例である。 ５・・・・・・ホンディング位置、６・・・・・・ブロ
ービング位置、７・・・・・・パッド、８・・・・・・
仙号取シ出し口。 第３図はさらに別の実施例である６、 ９・・・・・・ボンディング位置、１０・・・・・・プ
ロービング位置、１１・・・・・・ホンティングパッド
、１２・旧・・ブロービングパッド、１３・・・・・・
信号ＪＧ’Ｄ出し１口１、代理人 弁理士 内 原 訝
／’：？７．．Ｉ）ゝ）史し ３′ ｈｌ圀 力？圀 も３閉
Claims (1)
- （１）ボンティングをする為のパッドを有する半導体装
置に於いて、注目するパッドのボンディング位しと、該
パッドのウェハー検査の際のプロービングする位置が異
なる拳を特徴とする半導体鼓動。 Ｑ） ボンディングをする為のパッドを有する半導体装
置に於いて、注目する信号または昂源に関して、ボンデ
ィングの為のパッドＡとは別にウェハー杉・査の際のプ
ロービングの為のパッドＢを持ち、−目つＡ、Ｂの聾位
が同一である事を特徴とする半漕体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008801A JPS60153153A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008801A JPS60153153A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153153A true JPS60153153A (ja) | 1985-08-12 |
Family
ID=11702952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59008801A Pending JPS60153153A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153153A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2616964A1 (fr) * | 1987-06-19 | 1988-12-23 | Thomson Composants Militaires | Puce de circuit integre avec plots d'entree-sortie allonges |
| JP2001338955A (ja) * | 2000-05-29 | 2001-12-07 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
-
1984
- 1984-01-20 JP JP59008801A patent/JPS60153153A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2616964A1 (fr) * | 1987-06-19 | 1988-12-23 | Thomson Composants Militaires | Puce de circuit integre avec plots d'entree-sortie allonges |
| JP2001338955A (ja) * | 2000-05-29 | 2001-12-07 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE64483T1 (de) | Online-monitor. | |
| EP0262867A3 (en) | Integrated circuit with memory self-test | |
| DE69506337T2 (de) | Von einem LSI-Prüfer mit einer verminderten Anzahl von Stiften testbare integrierte Halbleiterschaltung | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| JPS60153153A (ja) | 半導体装置 | |
| DE69033029D1 (de) | Verbesserte elektrische verbindungen für ic-chip-tester | |
| JPS6124823B2 (ja) | ||
| JPH01198051A (ja) | 半導体集積回路 | |
| JPS58175058A (ja) | Ｉｃカ−ド用リ−ダ・ライタ | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JPH0439937A (ja) | 半導体装置 | |
| JPH0658937B2 (ja) | 半導体集積回路 | |
| JPS6364054B2 (ja) | ||
| JPH03116849A (ja) | 半導体装置の試験方法および装置 | |
| JPH02266486A (ja) | Ｉｃカードの静電耐圧評価方法 | |
| JPS58182262A (ja) | 半導体集積回路装置 | |
| JPS6395641A (ja) | 集積回路ウエ−ハのテスト用配設構成 | |
| JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH04287940A (ja) | Ｉｃウエハプローブカード | |
| JPH02184782A (ja) | 半導体パッケージ | |
| JPH03165533A (ja) | 半導体装置 | |
| JPH02203548A (ja) | 半導体素子 | |
| JPH02180046A (ja) | 半導体ウェハー | |
| JPS62194635A (ja) | ウエ−ハスケ−ル集積回路 |