JPS62194635A - ウエ−ハスケ−ル集積回路 - Google Patents
ウエ−ハスケ−ル集積回路Info
- Publication number
- JPS62194635A JPS62194635A JP61036322A JP3632286A JPS62194635A JP S62194635 A JPS62194635 A JP S62194635A JP 61036322 A JP61036322 A JP 61036322A JP 3632286 A JP3632286 A JP 3632286A JP S62194635 A JPS62194635 A JP S62194635A
- Authority
- JP
- Japan
- Prior art keywords
- unit integrated
- integrated circuits
- wafer
- integrated circuit
- aggregate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ウェーハスケール集積回路の改良である。
ウェーハスケール集積回路は、そのウェーハスケール集
積回路に含まれる単位集積回路のそれぞれを試験してそ
の良否を判定する必要があるので、この試験のための回
路をあらかじめ設けておく必要がある。ところで、相互
に同一のｍ能をイ１する単位集積回路を複数個含んでい
る場合は。
積回路に含まれる単位集積回路のそれぞれを試験してそ
の良否を判定する必要があるので、この試験のための回
路をあらかじめ設けておく必要がある。ところで、相互
に同一のｍ能をイ１する単位集積回路を複数個含んでい
る場合は。
従来各単位集積回路毎に設けていた要素のうち共通化し
うる要素がある。
うる要素がある。
本発明はこの着想を具体化したものであり。
試験用回路として、従来各単位集積回路毎に設けられて
いた疑似乱数発生器とパターン圧縮器のうち、疑似乱数
発生器をＪ（通の１個にまとめ、試験のために使用され
るウェーハ面積を減少してウェーハ利用率を向ヒしたも
のである。
いた疑似乱数発生器とパターン圧縮器のうち、疑似乱数
発生器をＪ（通の１個にまとめ、試験のために使用され
るウェーハ面積を減少してウェーハ利用率を向ヒしたも
のである。
未発１ｊｌはウェーハスケール集積回路に関する。
特に、ウェーハスケール集積回路を構成する単位集積回
路の試験のために使用されるウェーハ電植を減少してウ
ェーハ利用率・集積度を向にする改良に関する。
路の試験のために使用されるウェーハ電植を減少してウ
ェーハ利用率・集積度を向にする改良に関する。
ウェーハスケール集積回路には１機能が同一である単位
集積回路が、その製造歩留りに応じた数、設けられてい
る。ウェーハプロセス中に、これらの単位集積回路の試
験をなし、良品のみを選択して、最終結線をなすことと
されている。
集積回路が、その製造歩留りに応じた数、設けられてい
る。ウェーハプロセス中に、これらの単位集積回路の試
験をなし、良品のみを選択して、最終結線をなすことと
されている。
そのため、ウェーハスケール集積回路には、中゛位集積
回路を試験するための手段が必要であり、この試験方法
としては、従来、二つの手法が使用されていた。
回路を試験するための手段が必要であり、この試験方法
としては、従来、二つの手法が使用されていた。
第１のＬ法は、各単位集結回路毎に試験用の人出力パッ
ドを設けておき、ＩＣテスタを使用して各個に試験する
手法である。
ドを設けておき、ＩＣテスタを使用して各個に試験する
手法である。
第２の手法は、各単位集積回路の中に１１己試験用回路
を設けておき、この自己試験用回路を使用して、各単位
集積回路を試験する手法である。
を設けておき、この自己試験用回路を使用して、各単位
集積回路を試験する手法である。
本発明は、この後者（自己試験用回路を使用する場合）
の改良である。
の改良である。
か−る自己試験用回路の１例として疑似乱数発生器とデ
ータ圧縮器とを有する従来技術に係るウェーハスケール
集積回路の１例を第２図に示す０図において、ｌは各ｒ
ｒｉ位集積回路であり、２は疑似乱数発生器であり、３
はデータ圧縮器であり、各単位集積回路は、それぞれ、
疑似乱数発生器とデータ圧縮器と組になっている。
ータ圧縮器とを有する従来技術に係るウェーハスケール
集積回路の１例を第２図に示す０図において、ｌは各ｒ
ｒｉ位集積回路であり、２は疑似乱数発生器であり、３
はデータ圧縮器であり、各単位集積回路は、それぞれ、
疑似乱数発生器とデータ圧縮器と組になっている。
ところで、疑似乱数発生器のウェーハ所要面積とデータ
圧縮器のウェーハ所要面積の、各単位集積回路のウェー
ハ所要面積に対する；１り合いは、いずれも、２．５〜
１０％程度である。そのため、真に必要なウェーハ面積
より ５．０〜２０％大きなウェーハ面積を必要として
おり、ウェーハ利用（イ・集積度が必ずしも高くないと
いう欠点があった。
圧縮器のウェーハ所要面積の、各単位集積回路のウェー
ハ所要面積に対する；１り合いは、いずれも、２．５〜
１０％程度である。そのため、真に必要なウェーハ面積
より ５．０〜２０％大きなウェーハ面積を必要として
おり、ウェーハ利用（イ・集積度が必ずしも高くないと
いう欠点があった。
本発明の目的は、この欠点を解消することにあり、単位
集積回路の試験のために使用されるウェーハ面積が小さ
くウェーハ利用、Ｊ−集積度が向上しているウェーハス
ケール集積回路を提供することにある。
集積回路の試験のために使用されるウェーハ面積が小さ
くウェーハ利用、Ｊ−集積度が向上しているウェーハス
ケール集積回路を提供することにある。
上記の目的を達成するために本発明が採った１段は、相
互に同一の機能を有する単位集積回路の複数個が巾−の
ウェーハに形成されてなり。
互に同一の機能を有する単位集積回路の複数個が巾−の
ウェーハに形成されてなり。
この単一のウェーハに形成されている疑似乱数発生器と
パターン圧縮器との組み合わせをもって、前記の単位集
積回路のそれぞれを試験することとされてなるウェーハ
スケール集積回路の。
パターン圧縮器との組み合わせをもって、前記の単位集
積回路のそれぞれを試験することとされてなるウェーハ
スケール集積回路の。
パターン圧縮器は単位集積回路のそれぞれに１個設ける
が、疑似乱数発生器は単位集積回路の複数個に共通に１
個設けることとしたこにある。
が、疑似乱数発生器は単位集積回路の複数個に共通に１
個設けることとしたこにある。
自己試験用回路として、疑似乱数発生器とデータ圧縮器
との組み合わせが使用されている場合、データ圧縮器は
各単位集積回路毎に設けることが必須であるが、疑似乱
数発生器は、全く同一の構成であるから共通に１個設け
ておき、これを逐次使用することがＩＩ［能である。そ
こで、この疑似乱数発生器は共通に１個設けることとし
、配線をもって各単位集積回路と接続しておき、この疑
似乱数発生器にために使用していたウェーハ面積をｆｆ
ｉ減したものである。
との組み合わせが使用されている場合、データ圧縮器は
各単位集積回路毎に設けることが必須であるが、疑似乱
数発生器は、全く同一の構成であるから共通に１個設け
ておき、これを逐次使用することがＩＩ［能である。そ
こで、この疑似乱数発生器は共通に１個設けることとし
、配線をもって各単位集積回路と接続しておき、この疑
似乱数発生器にために使用していたウェーハ面積をｆｆ
ｉ減したものである。
以下１図面を参照しつ一１本発明の一実施例に係るウェ
ーハスケール集積回路について、さらに説明する。
ーハスケール集積回路について、さらに説明する。
第１図参照
図において、４はウェーハであり、この例においては、
同一の機能を有する単位集積回路の集合体４１．４２．
４３が３群ある。各集合体４１．４２．４３には、それ
ぞれ、複数個の同一の機能を有する単位集積回路が含ま
れている。すなわち、集合体４１には、複数の単位集積
回路１１が、集合体４２には。
同一の機能を有する単位集積回路の集合体４１．４２．
４３が３群ある。各集合体４１．４２．４３には、それ
ぞれ、複数個の同一の機能を有する単位集積回路が含ま
れている。すなわち、集合体４１には、複数の単位集積
回路１１が、集合体４２には。
複数の単位集積回路１２が、集合体４３には、複数の単
位集積回路１３がそれぞれ含まれている。２１゜２２．
２３は、共通の疑似乱数発生器であり、２１は集合体４
１を構成する単位集積回路１１のそれぞれと接続され、
２２は集合体４２を構成する単位集積回路１２のそれぞ
れと接続され、２３は集合体４３を構成する単位集積回
路１３のそれぞれと接続されている。
位集積回路１３がそれぞれ含まれている。２１゜２２．
２３は、共通の疑似乱数発生器であり、２１は集合体４
１を構成する単位集積回路１１のそれぞれと接続され、
２２は集合体４２を構成する単位集積回路１２のそれぞ
れと接続され、２３は集合体４３を構成する単位集積回
路１３のそれぞれと接続されている。
なお、単位集積回路１１のそれぞれにはデータ圧縮器３
１が１個づつ付１ヱシており、単位集積回路１２のそれ
ぞれにはデータ圧縮器３２が１個づつ付属しており、単
位集積回路１３のそれぞれにはデータ圧縮器３３が１個
づつ付属している。
１が１個づつ付１ヱシており、単位集積回路１２のそれ
ぞれにはデータ圧縮器３２が１個づつ付属しており、単
位集積回路１３のそれぞれにはデータ圧縮器３３が１個
づつ付属している。
以上のように構成されたウェーハスケール集積回路にお
いては、データ圧縮器は各単位集積回路に旧居している
が、疑似乱数発生器は機能を同一にする単位集積回路毎
に共通に１個設けられているにすぎないので、それだけ
、ウェーハ使用率が向上している。
いては、データ圧縮器は各単位集積回路に旧居している
が、疑似乱数発生器は機能を同一にする単位集積回路毎
に共通に１個設けられているにすぎないので、それだけ
、ウェーハ使用率が向上している。
以Ｆ−説明せるとおり１本発明に係るウェーハスケール
集積回路は、相互に同一の機１七を有する単位集積回路
の複数個が単一のウェーハに形成されてなり、この中−
のウェーハに形成されている疑似乱数発生器とパターン
圧縮器との組み合わせをもって、前記の単位集積回路の
それぞれを試験することとされており、このウェーハス
ケール集積回路の、パターン圧縮器は単位集積回路のそ
れぞれに１個設けられているが、疑似乱数発生器は単位
集積回路の複数個に」（通に１個設けられているので、
各単位集積回路の試験のために使用されるウェーハ面積
が減少しており、ウェーハ使用−（イ・集積度が向上し
ている。
集積回路は、相互に同一の機１七を有する単位集積回路
の複数個が単一のウェーハに形成されてなり、この中−
のウェーハに形成されている疑似乱数発生器とパターン
圧縮器との組み合わせをもって、前記の単位集積回路の
それぞれを試験することとされており、このウェーハス
ケール集積回路の、パターン圧縮器は単位集積回路のそ
れぞれに１個設けられているが、疑似乱数発生器は単位
集積回路の複数個に」（通に１個設けられているので、
各単位集積回路の試験のために使用されるウェーハ面積
が減少しており、ウェーハ使用−（イ・集積度が向上し
ている。
第１図は１本発明の一実施例に係るウェーハスケール集
積回路の平面図である。 ：ｆＳｚ図は、従来技術に係るウェーハスケール集積回
路の要部の平面図である。 １．１１．１２，１３−−− ｒｎ位集積回路、？、２
１．２２．２３争拳・疑似乱数発生器。 ３．３１．３２．３３・・ｅデータ圧縮器。 ４・・・ウェーハ、 ４１．４２．４３・・・機能を同一にする単位集積回路
。
積回路の平面図である。 ：ｆＳｚ図は、従来技術に係るウェーハスケール集積回
路の要部の平面図である。 １．１１．１２，１３−−− ｒｎ位集積回路、？、２
１．２２．２３争拳・疑似乱数発生器。 ３．３１．３２．３３・・ｅデータ圧縮器。 ４・・・ウェーハ、 ４１．４２．４３・・・機能を同一にする単位集積回路
。
Claims (1)
- 【特許請求の範囲】 相互に同一の機能を有する単位集積回路の複数個が単一
のウェーハに形成されてなるウェーハスケール集積回路
において、 前記単位集積回路の複数個に共通に１個の疑似乱数発生
器が設けられ、 前記単位集積回路のそれぞれに１個のパターン圧縮器が
設けられ、 前記疑似乱数発生器と前記パターン圧縮器のそれぞれと
の組み合わせをもって、前記単位集積回路のそれぞれが
試験されることとされてなることを特徴とするウェーハ
スケール集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036322A JPS62194635A (ja) | 1986-02-20 | 1986-02-20 | ウエ−ハスケ−ル集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036322A JPS62194635A (ja) | 1986-02-20 | 1986-02-20 | ウエ−ハスケ−ル集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62194635A true JPS62194635A (ja) | 1987-08-27 |
Family
ID=12466599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036322A Pending JPS62194635A (ja) | 1986-02-20 | 1986-02-20 | ウエ−ハスケ−ル集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486774A (en) * | 1991-11-26 | 1996-01-23 | Nippon Telegraph And Telephone Corporation | CMOS logic circuits having low and high-threshold voltage transistors |
-
1986
- 1986-02-20 JP JP61036322A patent/JPS62194635A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486774A (en) * | 1991-11-26 | 1996-01-23 | Nippon Telegraph And Telephone Corporation | CMOS logic circuits having low and high-threshold voltage transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446395A (en) | Test circuit for large scale integrated circuits on a wafer | |
| EP0273821B1 (en) | Semiconductor integrated circuit with a test function | |
| US4519078A (en) | LSI self-test method | |
| JP3313102B2 (ja) | 回路障害を分離する方法 | |
| Zorian | A structured testability approach for multi-chip modules based on BIST and boundary-scan | |
| US6948105B2 (en) | Method of evaluating core based system-on-a-chip (SoC) and structure of SoC incorporating same | |
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| JPH0691140B2 (ja) | 半導体集積回路 | |
| Wang et al. | A self-test and self-diagnosis architecture for boards using boundary scans | |
| JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
| JPS62194635A (ja) | ウエ−ハスケ−ル集積回路 | |
| Zorian et al. | An effective multi-chip BIST scheme | |
| JP2657315B2 (ja) | プローブカード | |
| DE3887335T2 (de) | Integrierte schaltungen. | |
| JPH0613445A (ja) | 大規模集積回路のウェハテスト方法 | |
| JPS60179667A (ja) | ハイブリツドｉｃの検査方法 | |
| JPH01129432A (ja) | 集積回路 | |
| JPS6262552A (ja) | 大規模集積回路 | |
| JPH0864648A (ja) | 半導体ウエハ | |
| JPS63100741A (ja) | 半導体装置の試験方法 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPH0640122B2 (ja) | 半導体集積回路 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| Zorian et al. | Multi-chip modules testing and DfT |