JPH02184782A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 半導体パッケージ、特に半導体集積回路を評価する信号
電極を備えた半導体パッケージに関し、半導体パッケー
ジにはテスト用ビンを設けず、通常の使用時に影響を与
えることなく、テスト時にのみ信号を有効に導通させて
評価が可能になる構造の半導体パッケージを提供するこ
とを目的とし、 半導体集積回路を収納する半導体バ・ンケージにおいて
、通常の使用では不要であり、前記半導体集積回路を評
価するために必要な信号を伝達するための電極をパッケ
ージ本体の穴に設け、テスト用ソケットのテスト用ビン
を該電極と接触させて前記評価を行なう構成としたこと
を特徴とする半導体パッケージを含み構成する。

〔産業上の利用分野］ 本発明は、半導体パッケージ、特に半導体集積回路を評
価する信号電極を備えた半導体パ・ンケージに関する。

〔従来の技術〕

近年の半導体集積回路（ＩＣ）は益々大規模化し、パッ
ケージに設けられる信号ピンの本数も１００本を超える
程度に多くなりつつある。一方で、高信顛度の要求とと
もに、通常の使用では必要ではないがパッケージに内蔵
される半導体チップの信軌性の評価のためにテスト用に
余分なテスト用ピンも必要になってきている。チップ上
ではパッドを用いて評価することができるが、組立後の
評価では通常使用する信号ピンと同様なテスト用ピンを
用いて評価しなければならず、その結果評価（テスト）
用のピンも信号ピンと同等に扱われる。

従来の半導体集積回路として、例えばＲＡＭ（Ｒａｎｄ
ｏｍ　Ａｃｃｅｓｓ　ｒｅａｄ　ｗｒｉｔｅ　Ｍｅｍｏ
ｒｙ）の入ったゲートアレイなどでは、このＲＡＭだけ
を組立てた後に別に信頼性評価をすることがあり、この
ためにテスト用ピンを別途設けていた。このテスト用ピ
ンは、集積回路の種類によりその数が異なるが、パッケ
ージの全信号ピンの１〜２割程度になることがあり、そ
れらが通常の信号ピンと同等に扱われているため、実際
に使用できる信号ピンを少なくしなければならなかった
り、またはテスト用の信号ピンと兼用する場合にも制約
があった。

〔発明が解決しようとする課Ｂ］ 従って、従来の半導体パッケージでは、必要最低限のテ
スト用ピンしか引き出すことができず、またゲートアレ
イなどの品種では実際に使用する信号ピンが減ってしま
うことがあった。さらに、実際に使用する場合でもこれ
らのテスト用ピンは不必要であり、ボードに搭載する際
にはテスト用ピンそれ自体とそれらを受ける部分とが無
駄になっていた。例えば、半導体パッケージが１００ピ
ンのものとすると、１０本から２０本のテスト用ピンは
実装後には無駄となり、当該パッケージが実装される側
ではそれらのピンの取付けの手間やピンを受けるための
スペースが無駄になるのである。

そこで本発明は、半導体パッケージにはテスト用ピンを
設けず、通常の使用時に影響を与えることなく、テスト
時にのみ信号を有効に導通させて評価が可能になる構造
の半導体パッケージを提供することを目的とする。

〔課題を解決するための手段〕

上記課題は、半導体集積回路を収納する半導体パッケー
ジにおいて、通常の使用では不要であり、前記半導体集
積回路を評価するために必要な信号を伝達するだめの電
極をパッケージ本体の穴に設け、テスト用ソケットのテ
スト用ピンを該電極と接触させて前記評価を行なう構成
としたことを特徴とする半導体パッケージを提供するこ
とによって達成される。

〔作用］ 本発明では、通常の使用では不要であり半導体集積回路
を評価するために特別な場合にのみ必要になる信号を伝
達する電極をパッケージ本体の穴に設けたことで、外見
上パッケージには評価用の信号ピンがなく、実際の使用
時には従来のように評価用のピンの影響を受けることは
ない。また、評価用の信号ピンの数も制約を受けないの
で十分な評価が可能になる。

〔実施例） 以下、本発明を図示の一実施例により具体的に説明する
。

第１図は本発明実施例の半導体パッケージの斜視図、第
２図は第１図のＡ部分の拡大斜視図である。この半導体
パッケージは、ピン・グリッド・アレー構造のパッケー
ジであり、第１図は信号ピンを設けた側から見た図で、
後述するＩＣチップは中央の白抜き部分の下方に配置さ
れていて外部からは見えない構造のものである。

これらの図において、半導体パッケージ１１は、全体が
ほぼ矩形状に形成され、そのパッケージ本体１２の内部
にはＩＣチップが収納されており、その中央部を除く底
面には内部のＩＣチップのパッドに結線した多数の信号
ピン１３が整列して突出形成されている。また、パッケ
ージ本体１２の信号ピン１３が配列された部分の内方に
は多数のテスト用の穴１４が形成され、この穴１４のそ
れぞれにパッケージ内部でＩＣチップのテスト用パッド
に結線したテスト用電極１５が第２図に見られるように
設けられている。

第３図は第１図の半導体パッケージの断面図、第４図は
第１図の半導体パッケージ信号ピン部分の斜視図である
。

これらの図において、半導体パッケージ１１は、そのパ
ッケージ本体１２に形成した凹部内に上述のＩＣチップ
１６が収納され、キャップ１７により封止されている。

ＩＣチップ１６のテスト用に設けたポンディングパッド
１８ａ　と１８ｂは、ボンディングワイヤ１９によりそ
れぞれ信号ピン１３及び穴１４のテスト用電極１５に結
線されている。すなわち、Ｉｃチップ１６のテスト用の
ポンディングパッド１８ａはボンディングワイヤ１９に
より穴１４のテスト用型１１ｉ１５に結線され、通常使
用する信号用のボディングパッド１８ｂはボンディング
ワイヤ１９により信号ピン１３に結線されている。

第５図は本発明実施例と共に使用されるテスト用のソケ
ットの斜視図である。

このテスト用ソケット２１は、第１図の半導体パッケー
ジ１１に収容したＩＣチップ１６をテストするときに使
用するソケットであり、矩形状に形成された一側面に半
導体パッケージ１１の穴１４に嵌合可能な多数のテスト
用ピン２２が突出形成されている。

また、半導体パッケージ１１の信号ピン１３に対応する
部分には、該信号ピン１３が嵌合する大きさに形成した
多数の穴２３が形成されている。このテスト用ソケット
２１を使用しテスト信号を印加することにより、半導体
パッケージ１１に収容したＩｃチップ１６をテストする
ことができるようになっている。

上記構成の半導体パッケージ１１では、組立後にＩＣチ
ップ１６をテストする場合には、テスト用ソケット２１
を使用してそのテスト用ピン２２を半導体パッケージ１
１の穴１４に係入し、このテスト用ビン２２にテスト信
号を印加することで、通常の信号ピン１３とは別にＩＣ
チップ１６の所定のテストをすることができる。また、
通常使用する場合には、半導体パッケージ１１の信号ピ
ン１３が係入する通常のソケットを用いればよ（、特別
な場合に使用するテスト用ビンを意識することなく使用
することができる。

なお、上記実施例では、ビン・グリッド・アレー構造の
半導体パッケージについて説明したが、本発明の適用範
囲はこれに限らずその他の信号ピンを設ける半導体パッ
ケージに適用できる。また、半導体パッケージ１１の穴
１４に設けるテスト用電極１５は、通常の使用では不要
であり特別な場合に必要なものであればよく、その数や
場所なども任意に設定することができる。

〔発明の効果〕

以上説明した様に本発明によれば、半導体集積回路を評
価するために通常の使用では不要であり特別な場合に必
要になる信号を伝達する電極をパッケージ本体の穴に設
けたことで、パッケージ上に評価用の信号ピンを特に設
ける必要がなくなり、そのことは無駄なピンを節約する
ことができ、評価時には十分な評価ができる効果がある
。さらには、実装において、相手方機器のスペースを節
約することができる効果もある。

【図面の簡単な説明】

第１図は本発明実施例の半導体パッケージの斜視図、 第２図は第１図のＡ部分の拡大斜視図、第３図は第１図
の半導体パッケージの断面図、第４図は第１図の半導体
パッケージの信号ビン部分の斜視図、 第５図は本発明実施例のテスト用ソケットの斜視図であ
る。 図中、 １１は半導体パッケージ、 １２はパッケージ本体、 １３は信号ピン、 １４は穴、 １５はテスト用電極、 １６は半導体集積回路（ＩＣチップ）、１７はキャップ
、 １８ａと１８ｂはポンディングパッド １９はボンディングワイヤ、 ２１はテスト用ソケット、 ２２はテスト用ピン、 ２３は穴 を示す。

Claims (1)

1. 【特許請求の範囲】 半導体集積回路を収納する半導体パッケージにおいて、 通常の使用では不要であり、前記半導体集積回路（１６
   ）を評価するために必要な信号を伝達するためのテスト
   用電極（１５）をパッケージ本体（１２）の穴（１４）
   に設け、テスト用ソケット（２１）のテスト用ピン（２
   ２）を該テスト用電極（１５）と接触させて前記評価を
   行なう構成としたことを特徴とする半導体パッケージ。