JPH0851130A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0851130A JPH0851130A JP6185911A JP18591194A JPH0851130A JP H0851130 A JPH0851130 A JP H0851130A JP 6185911 A JP6185911 A JP 6185911A JP 18591194 A JP18591194 A JP 18591194A JP H0851130 A JPH0851130 A JP H0851130A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- substrate
- semiconductor
- resin
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】信頼性及び商品価値の高い半導体パッケ−ジを
提供する。 【構成】絶縁基板１１の一方の主表面上には、半導体チ
ップ１２が搭載されている。絶縁基板１１の他方の主表
面上には、平面状電極が形成されている。絶縁基板１１
にはスル−ホ−ルが形成されている。半導体チップは、
配線２３により、スル−ホ−ルを介して平面状電極に電
気的に接続されている。絶縁基板１１の一方の主表面上
には樹脂１５が形成されている。テスト用パッド２４
は、樹脂１５の外部であり、かつ、半導体パッケ−ジの
打ち抜きライン２６に跨がって形成されている。なお、
テスト用パッド２４は、樹脂１５の外部であり、かつ、
半導体パッケ−ジの打ち抜きライン２６の内側に形成さ
れていてもよい。
提供する。 【構成】絶縁基板１１の一方の主表面上には、半導体チ
ップ１２が搭載されている。絶縁基板１１の他方の主表
面上には、平面状電極が形成されている。絶縁基板１１
にはスル−ホ−ルが形成されている。半導体チップは、
配線２３により、スル−ホ−ルを介して平面状電極に電
気的に接続されている。絶縁基板１１の一方の主表面上
には樹脂１５が形成されている。テスト用パッド２４
は、樹脂１５の外部であり、かつ、半導体パッケ−ジの
打ち抜きライン２６に跨がって形成されている。なお、
テスト用パッド２４は、樹脂１５の外部であり、かつ、
半導体パッケ−ジの打ち抜きライン２６の内側に形成さ
れていてもよい。
Description
【０００１】
【産業上の利用分野】本発明は、半導体パッケ−ジに関
するものである。
するものである。
【０００２】
【従来の技術】図６は、従来の半導体パッケ−ジを示し
ている。なお、図７は、図６の半導体パッケ−ジを上面
から見た場合の上面図であり、図８は、図６の半導体パ
ッケ−ジを下面から見た場合の下面図である。
ている。なお、図７は、図６の半導体パッケ−ジを上面
から見た場合の上面図であり、図８は、図６の半導体パ
ッケ−ジを下面から見た場合の下面図である。
【０００３】絶縁基板１１の一方の表面上には、半導体
チップ１２が搭載され、ボンディング用パッド１３が形
成されている。半導体チップ１２とボンディング用パッ
ド１３は、ボンディングワイヤ１４により互いに接続さ
れている。
チップ１２が搭載され、ボンディング用パッド１３が形
成されている。半導体チップ１２とボンディング用パッ
ド１３は、ボンディングワイヤ１４により互いに接続さ
れている。
【０００４】絶縁基板１１の一方の表面上には、樹脂１
５が形成されている。樹脂１５は、半導体チップ１２、
ボンディング用パッド１３及びボンディングワイヤ１４
を覆うようにして形成されている。
５が形成されている。樹脂１５は、半導体チップ１２、
ボンディング用パッド１３及びボンディングワイヤ１４
を覆うようにして形成されている。
【０００５】絶縁基板１１の他方の表面上には、複数の
平面状電極１６が規則的なパタ−ンで形成されている。
絶縁基板１１には、スル−ホ−ル１７が形成されてい
る。ボンディング用パッド１３と平面状電極１６は、ス
ル−ホ−ル１７内の導電材１８を介して互いに接続され
ている。なお、図９に示すように、絶縁基板１１は、ア
ウタ−ベ−スカ−ド２０に嵌め込まれ、平面状電極１６
は、外部機器２１のソケット２２に接続される。
平面状電極１６が規則的なパタ−ンで形成されている。
絶縁基板１１には、スル−ホ−ル１７が形成されてい
る。ボンディング用パッド１３と平面状電極１６は、ス
ル−ホ−ル１７内の導電材１８を介して互いに接続され
ている。なお、図９に示すように、絶縁基板１１は、ア
ウタ−ベ−スカ−ド２０に嵌め込まれ、平面状電極１６
は、外部機器２１のソケット２２に接続される。
【０００６】
【発明が解決しようとする課題】上述の半導体パッケ−
ジにおいて、平面状電極１６は、バ−ンイン時及び動作
テスト時に外部機器と電気的に接続される。例えば、図
１０に示すように、ソケットに取り付けられたＳ字型の
ピン１９の先端部を平面状電極１６に接触させる。この
際、平面状電極１６とＳ字型のピン１９を完全に接触さ
せるためには、１つのピンに対して１００ｇ程度の荷重
をかける必要がある。
ジにおいて、平面状電極１６は、バ−ンイン時及び動作
テスト時に外部機器と電気的に接続される。例えば、図
１０に示すように、ソケットに取り付けられたＳ字型の
ピン１９の先端部を平面状電極１６に接触させる。この
際、平面状電極１６とＳ字型のピン１９を完全に接触さ
せるためには、１つのピンに対して１００ｇ程度の荷重
をかける必要がある。
【０００７】従って、Ｓ字型のピン１９と平面状電極１
６の接触に際し、ピン１９は、その荷重と弾性によって
スライドし、平面状電極１６にキズを付けることがあ
る。しかし、この半導体パッケ−ジの平面状電極１６
は、ユ−ザの目に最も触れ易い部分である。従って、平
面状電極１６にキズがあると、半導体パッケ−ジの信頼
性や商品価値を著しく低下させることになる。
６の接触に際し、ピン１９は、その荷重と弾性によって
スライドし、平面状電極１６にキズを付けることがあ
る。しかし、この半導体パッケ−ジの平面状電極１６
は、ユ−ザの目に最も触れ易い部分である。従って、平
面状電極１６にキズがあると、半導体パッケ−ジの信頼
性や商品価値を著しく低下させることになる。
【０００８】このように、従来の半導体パッケ−ジで
は、バ−ンイン時及び動作テスト時において、平面状電
極とＳ字状のピンを接触させて、半導体チップと外部機
器の電気的接続を確保していた。このため、平面状電極
にキズが生じ、半導体パッケ−ジの信頼性や商品価値を
低下させる欠点があった。
は、バ−ンイン時及び動作テスト時において、平面状電
極とＳ字状のピンを接触させて、半導体チップと外部機
器の電気的接続を確保していた。このため、平面状電極
にキズが生じ、半導体パッケ−ジの信頼性や商品価値を
低下させる欠点があった。
【０００９】本発明は、上記欠点を解決すべくなされた
もので、その目的は、平面状電極にキズがない信頼性の
高い半導体パッケ−ジを提供し、かつ、個々のパッケ−
ジに分離した後にもバ−ンインや動作テストを行うこと
ができる半導体パッケ−ジを提供することである。
もので、その目的は、平面状電極にキズがない信頼性の
高い半導体パッケ−ジを提供し、かつ、個々のパッケ−
ジに分離した後にもバ−ンインや動作テストを行うこと
ができる半導体パッケ−ジを提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、基板と、前記基板の第１主
面上に搭載される半導体チップと、前記基板の第２主面
上に形成される平面状電極と、前記基板に形成されるス
ル−ホ−ルと、前記半導体チップと前記平面状電極とを
前記スル−ホ−ルを介して電気的に接続する配線と、前
記基板の第１主面上に形成され、前記半導体チップを保
護する樹脂と、前記基板の第１主面上に形成され、前記
配線に接続される外部接続用パッドとを備えている。
め、本発明の半導体装置は、基板と、前記基板の第１主
面上に搭載される半導体チップと、前記基板の第２主面
上に形成される平面状電極と、前記基板に形成されるス
ル−ホ−ルと、前記半導体チップと前記平面状電極とを
前記スル−ホ−ルを介して電気的に接続する配線と、前
記基板の第１主面上に形成され、前記半導体チップを保
護する樹脂と、前記基板の第１主面上に形成され、前記
配線に接続される外部接続用パッドとを備えている。
【００１１】前記外部接続用パッドは、前記樹脂の外部
であり、かつ、前記基板に設けられる半導体パッケ−ジ
の打ち抜きラインに跨がって形成されている。また、前
記外部接続用パッドは、前記樹脂の外部であり、かつ、
前記基板に設けられる半導体パッケ−ジの打ち抜きライ
ンよりも内側に形成されていてもよい。前記基板からは
複数個の半導体パッケ−ジが打ち抜かれ、かつ、個々の
半導体パッケ−ジには前記外部接続用パッドが残存して
いる。
であり、かつ、前記基板に設けられる半導体パッケ−ジ
の打ち抜きラインに跨がって形成されている。また、前
記外部接続用パッドは、前記樹脂の外部であり、かつ、
前記基板に設けられる半導体パッケ−ジの打ち抜きライ
ンよりも内側に形成されていてもよい。前記基板からは
複数個の半導体パッケ−ジが打ち抜かれ、かつ、個々の
半導体パッケ−ジには前記外部接続用パッドが残存して
いる。
【００１２】
【作用】上記構成によれば、半導体チップが搭載される
側の基板の第１主表面上には、外部接続用パッドが設け
られている。しかも、この外部接続用パッドは、樹脂の
外部であり、かつ、半導体パッケ−ジの打ち抜きライン
（半導体パッケ−ジの外周となる部分）に跨がるか、又
は当該打ち抜きラインよりも内側に形成されている。
側の基板の第１主表面上には、外部接続用パッドが設け
られている。しかも、この外部接続用パッドは、樹脂の
外部であり、かつ、半導体パッケ−ジの打ち抜きライン
（半導体パッケ−ジの外周となる部分）に跨がるか、又
は当該打ち抜きラインよりも内側に形成されている。
【００１３】従って、バ−ンイン時及び動作テスト時に
おいて、ソケットに取り付けられたＳ字型のピンは、第
１主表面上の外部接続用パッドに接触させれば足り、第
２主表面上の平面状電極に接触させる必要がない。つま
り、当該平面状電極にキズが付くことがないため、半導
体パッケ−ジの信頼性や商品価値を向上させることがで
きる。
おいて、ソケットに取り付けられたＳ字型のピンは、第
１主表面上の外部接続用パッドに接触させれば足り、第
２主表面上の平面状電極に接触させる必要がない。つま
り、当該平面状電極にキズが付くことがないため、半導
体パッケ−ジの信頼性や商品価値を向上させることがで
きる。
【００１４】また、個々の半導体パッケ−ジに分離した
後においても、半導体チップが搭載される側の基板の第
１主表面上には外部接続用パッドが存在しているため、
当該分離後にもバ−ンインや動作テストを行うことがで
きる。
後においても、半導体チップが搭載される側の基板の第
１主表面上には外部接続用パッドが存在しているため、
当該分離後にもバ−ンインや動作テストを行うことがで
きる。
【００１５】
【実施例】以下、図面を参照しながら、本発明の半導体
パッケ−ジについて詳細に説明する。図１は、本発明の
一実施例に係わる半導体パッケ−ジの基板を示してい
る。なお、図２は、図１の基板から取り出した１個の半
導体パッケ−ジを示している。図３は、図２のIII − I
II´線に沿う断面図である。
パッケ−ジについて詳細に説明する。図１は、本発明の
一実施例に係わる半導体パッケ−ジの基板を示してい
る。なお、図２は、図１の基板から取り出した１個の半
導体パッケ−ジを示している。図３は、図２のIII − I
II´線に沿う断面図である。
【００１６】絶縁基板１１の一方の表面上には、半導体
チップ１２が搭載され、ボンディング用パッド１３が形
成されている。半導体チップ１２とボンディング用パッ
ド１３は、ボンディングワイヤ１４により互いに接続さ
れている。
チップ１２が搭載され、ボンディング用パッド１３が形
成されている。半導体チップ１２とボンディング用パッ
ド１３は、ボンディングワイヤ１４により互いに接続さ
れている。
【００１７】絶縁基板１１の一方の表面上には、樹脂１
５が形成されている。樹脂１５は、半導体チップ１２、
ボンディング用パッド１３及びボンディングワイヤ１４
を覆うようにして形成されている。
５が形成されている。樹脂１５は、半導体チップ１２、
ボンディング用パッド１３及びボンディングワイヤ１４
を覆うようにして形成されている。
【００１８】また、ボンディング用パッド１３からは、
配線２３が延在している。配線２３の一端は、ボンディ
ング用パッド１３に接続され、その他端は、樹脂１５の
外部においてテスト用パッド２４に接続されている。
配線２３が延在している。配線２３の一端は、ボンディ
ング用パッド１３に接続され、その他端は、樹脂１５の
外部においてテスト用パッド２４に接続されている。
【００１９】このテスト用パッド２４は、樹脂１５の外
部に形成され、かつ、半導体パッケ−ジの打ち抜きライ
ン（半導体パッケ−ジの外周となる部分）２６に跨がる
ようにして配置されている。
部に形成され、かつ、半導体パッケ−ジの打ち抜きライ
ン（半導体パッケ−ジの外周となる部分）２６に跨がる
ようにして配置されている。
【００２０】なお、このテスト用パッド２４は、樹脂１
５の外部であり、かつ、半導体パッケ−ジの打ち抜きラ
イン２６よりも内側に配置されるようにして形成しても
構わない。
５の外部であり、かつ、半導体パッケ−ジの打ち抜きラ
イン２６よりも内側に配置されるようにして形成しても
構わない。
【００２１】各々のテスト用パッド２４からは、メッキ
用の配線２５が延在している。このメッキ用の配線２５
により、例えば絶縁基板１１の他方の表面上の平面状電
極１６に金メッキが施される。
用の配線２５が延在している。このメッキ用の配線２５
により、例えば絶縁基板１１の他方の表面上の平面状電
極１６に金メッキが施される。
【００２２】絶縁基板１１の他方の表面上の平面状電極
１６は、規則的なパタ−ンで形成されている。絶縁基板
１１には、スル−ホ−ル１７が形成されている。ボンデ
ィング用パッド１３と平面状電極１６は、スル−ホ−ル
１７内の導電材１８を介して互いに接続されている。
１６は、規則的なパタ−ンで形成されている。絶縁基板
１１には、スル−ホ−ル１７が形成されている。ボンデ
ィング用パッド１３と平面状電極１６は、スル−ホ−ル
１７内の導電材１８を介して互いに接続されている。
【００２３】上記構成によれば、絶縁基板１１の一方の
表面上（半導体チップが搭載される側の表面上）には、
テスト用パッド２４が設けられている。しかも、このテ
スト用パッド２４は、樹脂１５の外部に形成され、か
つ、半導体パッケ−ジの打ち抜きライン（半導体パッケ
−ジの外周となる部分）２６に跨がるか又は打ち抜きラ
イン２６よりも内側に配置されている。
表面上（半導体チップが搭載される側の表面上）には、
テスト用パッド２４が設けられている。しかも、このテ
スト用パッド２４は、樹脂１５の外部に形成され、か
つ、半導体パッケ−ジの打ち抜きライン（半導体パッケ
−ジの外周となる部分）２６に跨がるか又は打ち抜きラ
イン２６よりも内側に配置されている。
【００２４】従って、バ−ンイン時及び動作テスト時に
おいて、ソケットに取り付けられたＳ字型のピンは、テ
スト用パッド２４に接触させればよく、平面状電極１６
に接触させる必要がない。つまり、平面状電極１６にキ
ズが付くこともなく、半導体パッケ−ジの信頼性や商品
価値を向上させることができる。
おいて、ソケットに取り付けられたＳ字型のピンは、テ
スト用パッド２４に接触させればよく、平面状電極１６
に接触させる必要がない。つまり、平面状電極１６にキ
ズが付くこともなく、半導体パッケ−ジの信頼性や商品
価値を向上させることができる。
【００２５】また、個々の半導体パッケ−ジに分離した
後においても、絶縁基板１１の一方の表面上にはテスト
用パッド２４が存在しているため、当該分離後にもバ−
ンインや動作テストを行うことができる。
後においても、絶縁基板１１の一方の表面上にはテスト
用パッド２４が存在しているため、当該分離後にもバ−
ンインや動作テストを行うことができる。
【００２６】図４は、図１の半導体パッケ−ジの基板の
テスト時の様子を示している。即ち、ソケットに取り付
けられたＳ字型のピン１９は、絶縁基板１１の一方の表
面上のテスト用パッド２４に接触しており、平面状電極
１６には接触していない。従って、平面状電極１６にキ
ズが付くことがないため、半導体パッケ−ジの信頼性や
商品価値を向上させることができる。
テスト時の様子を示している。即ち、ソケットに取り付
けられたＳ字型のピン１９は、絶縁基板１１の一方の表
面上のテスト用パッド２４に接触しており、平面状電極
１６には接触していない。従って、平面状電極１６にキ
ズが付くことがないため、半導体パッケ−ジの信頼性や
商品価値を向上させることができる。
【００２７】図５は、本発明の他の実施例に係わる半導
体パッケ−ジを示している。絶縁基板１１の一方の表面
上には、半導体チップ１２が搭載されている。半導体チ
ップ１２と配線２３は、バンプ２７により互いに接続さ
れている。絶縁基板１１と半導体チップ１２の間及び半
導体チップ１２の周辺部には、樹脂１５が形成されてい
る。
体パッケ−ジを示している。絶縁基板１１の一方の表面
上には、半導体チップ１２が搭載されている。半導体チ
ップ１２と配線２３は、バンプ２７により互いに接続さ
れている。絶縁基板１１と半導体チップ１２の間及び半
導体チップ１２の周辺部には、樹脂１５が形成されてい
る。
【００２８】配線２３の一端は、バンプ２７に接続さ
れ、その他端は、樹脂１５の外部においてテスト用パッ
ド２４に接続されている。このテスト用パッド２４は、
図１の半導体パッケ−ジと同様に、樹脂１５の外部に形
成され、かつ、半導体パッケ−ジの打ち抜きライン（半
導体パッケ−ジの外周となる部分）に跨がるようにして
配置される。
れ、その他端は、樹脂１５の外部においてテスト用パッ
ド２４に接続されている。このテスト用パッド２４は、
図１の半導体パッケ−ジと同様に、樹脂１５の外部に形
成され、かつ、半導体パッケ−ジの打ち抜きライン（半
導体パッケ−ジの外周となる部分）に跨がるようにして
配置される。
【００２９】なお、このテスト用パッド２４は、樹脂１
５の外部であり、かつ、半導体パッケ−ジの打ち抜きラ
インよりも内側に配置されるように形成してもよい。絶
縁基板１１の他方の表面上の平面状電極１６は、規則的
なパタ−ンで形成されている。絶縁基板１１には、スル
−ホ−ル１７が形成されている。配線２３と平面状電極
１６は、スル−ホ−ル１７内の導電材１８を介して互い
に接続されている。
５の外部であり、かつ、半導体パッケ−ジの打ち抜きラ
インよりも内側に配置されるように形成してもよい。絶
縁基板１１の他方の表面上の平面状電極１６は、規則的
なパタ−ンで形成されている。絶縁基板１１には、スル
−ホ−ル１７が形成されている。配線２３と平面状電極
１６は、スル−ホ−ル１７内の導電材１８を介して互い
に接続されている。
【００３０】上記構成によれば、絶縁基板１１の一方の
表面上（半導体チップが搭載される側の表面上）には、
テスト用パッド２４が設けられている。しかも、このテ
スト用パッド２４は、樹脂１５の外部に形成され、か
つ、半導体パッケ−ジの打ち抜きライン（半導体パッケ
−ジの外周となる部分）に跨がるか又は打ち抜きライン
よりも内側に配置される。
表面上（半導体チップが搭載される側の表面上）には、
テスト用パッド２４が設けられている。しかも、このテ
スト用パッド２４は、樹脂１５の外部に形成され、か
つ、半導体パッケ−ジの打ち抜きライン（半導体パッケ
−ジの外周となる部分）に跨がるか又は打ち抜きライン
よりも内側に配置される。
【００３１】従って、バ−ンイン時及び動作テスト時に
おいて、ソケットに取り付けられたＳ字型のピンは、テ
スト用パッド２４に接触させればよく、平面状電極１６
に接触させる必要がない。つまり、平面状電極１６にキ
ズが付くこともなく、半導体パッケ−ジの信頼性や商品
価値を向上させることができる。
おいて、ソケットに取り付けられたＳ字型のピンは、テ
スト用パッド２４に接触させればよく、平面状電極１６
に接触させる必要がない。つまり、平面状電極１６にキ
ズが付くこともなく、半導体パッケ−ジの信頼性や商品
価値を向上させることができる。
【００３２】また、個々の半導体パッケ−ジに分離した
後においても、絶縁基板１１の一方の表面上にはテスト
用パッド２４が存在しているため、当該分離後にもバ−
ンインや動作テストを行うことができる。
後においても、絶縁基板１１の一方の表面上にはテスト
用パッド２４が存在しているため、当該分離後にもバ−
ンインや動作テストを行うことができる。
【００３３】
【発明の効果】以上、説明したように、本発明の半導体
パッケ−ジによれば、次のような効果を奏する。半導体
チップが搭載される側の絶縁基板の表面上にテスト用パ
ッドを設けている。しかも、このテスト用パッドは、樹
脂の外部に形成され、かつ、半導体パッケ−ジの打ち抜
きライン（半導体パッケ−ジの外周となる部分）に跨が
るか又は打ち抜きラインよりも内側に配置されている。
パッケ−ジによれば、次のような効果を奏する。半導体
チップが搭載される側の絶縁基板の表面上にテスト用パ
ッドを設けている。しかも、このテスト用パッドは、樹
脂の外部に形成され、かつ、半導体パッケ−ジの打ち抜
きライン（半導体パッケ−ジの外周となる部分）に跨が
るか又は打ち抜きラインよりも内側に配置されている。
【００３４】従って、バ−ンイン時及び動作テスト時に
おいて、ソケットに取り付けられたＳ字型のピンは、テ
スト用パッドに接触させれば足り、平面状電極に接触さ
せる必要がない。つまり、平面状電極にキズが付くこと
がないため、半導体パッケ−ジの信頼性や商品価値を向
上させることができる。
おいて、ソケットに取り付けられたＳ字型のピンは、テ
スト用パッドに接触させれば足り、平面状電極に接触さ
せる必要がない。つまり、平面状電極にキズが付くこと
がないため、半導体パッケ−ジの信頼性や商品価値を向
上させることができる。
【００３５】また、個々の半導体パッケ−ジに分離した
後においても、半導体チップが搭載される側の絶縁基板
の表面上にはテスト用パッドが存在しているため、当該
分離後にもバ−ンインや動作テストを行うことができ
る。
後においても、半導体チップが搭載される側の絶縁基板
の表面上にはテスト用パッドが存在しているため、当該
分離後にもバ−ンインや動作テストを行うことができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる半導体パッケ−ジの
基板を示す平面図。
基板を示す平面図。
【図２】図１の基板から取り出した１個の半導体パッケ
−ジを示す平面図。
−ジを示す平面図。
【図３】図２のIII − III´線に沿う断面図。
【図４】図１の半導体パッケ−ジの基板のテスト時の様
子を示す図。
子を示す図。
【図５】本発明の他の実施例に係わる半導体パッケ−ジ
を示す断面図。
を示す断面図。
【図６】従来の半導体パッケ−ジを示す断面図。
【図７】図６の半導体パッケ−ジの上面図。
【図８】図６の半導体パッケ−ジの下面図。
【図９】従来の半導体パッケ−ジの応用例を示す図。
【図１０】従来の半導体パッケ−ジのテスト時の様子を
示す図。
示す図。
１１ …絶縁基板、 １２ …半導体チップ、 １３ …ボンディング用パッド、 １４ …ボンディングワイヤ、 １５ …樹脂、 １６ …平面状電極、 １７ …スル−ホ−ル、 １８ …導電材、 １９ …ソケットピン、 ２０ …アウタ−ベ−スカ−ド、 ２１ …外部機器、 ２２ …ソケット、 ２３ …配線、 ２４ …テスト用パッド、 ２５ …メッキ用配線、 ２６ …半導体パッケ−ジの打ち抜きライ
ン、 ２７ …バンプ。
ン、 ２７ …バンプ。
Claims (4)
- 【請求項１】 基板と、前記基板の第１主面上に搭載さ
れる半導体チップと、前記基板の第２主面上に形成され
る平面状電極と、前記基板に形成されるスル−ホ−ル
と、前記半導体チップと前記平面状電極とを前記スル−
ホ−ルを介して電気的に接続する配線と、前記基板の第
１主面上に形成され、前記半導体チップを保護する樹脂
と、前記基板の第１主面上に形成され、前記配線に接続
される外部接続用パッドとを具備する半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記外部接続用パッドは、前記樹脂の外部であり、か
つ、前記基板に設けられる半導体パッケ−ジの打ち抜き
ラインに跨がって形成されていることを特徴とする半導
体装置。 - 【請求項３】 請求項１に記載の半導体装置において、 前記外部接続用パッドは、前記樹脂の外部であり、か
つ、前記基板に設けられる半導体パッケ−ジの打ち抜き
ラインよりも内側に形成されていることを特徴とする半
導体装置。 - 【請求項４】 請求項１に記載の半導体装置において、 前記基板からは複数個の半導体パッケ−ジが打ち抜か
れ、かつ、個々の半導体パッケ−ジには前記外部接続用
パッドが残存していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6185911A JPH0851130A (ja) | 1994-08-08 | 1994-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6185911A JPH0851130A (ja) | 1994-08-08 | 1994-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851130A true JPH0851130A (ja) | 1996-02-20 |
Family
ID=16179043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6185911A Pending JPH0851130A (ja) | 1994-08-08 | 1994-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378093B1 (ko) * | 1999-09-07 | 2003-03-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 |
-
1994
- 1994-08-08 JP JP6185911A patent/JPH0851130A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378093B1 (ko) * | 1999-09-07 | 2003-03-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870276B1 (en) | Apparatus for supporting microelectronic substrates | |
| US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
| US6097098A (en) | Die interconnections using intermediate connection elements secured to the die face | |
| US7528005B2 (en) | Method of manufacturing chip size package semiconductor device without intermediate substrate | |
| KR100191833B1 (ko) | 플립 칩 또는 와이어 본드 집적 회로를 테스트하기 위한 장치 및그 장치를 구성하는 방법 | |
| US6529022B2 (en) | Wafer testing interposer for a conventional package | |
| US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
| US5708304A (en) | Semiconductor device | |
| US20060125501A1 (en) | Modularized probe head | |
| CN1954225A (zh) | 半导体集成电路器件的制造方法 | |
| JPH1144732A (ja) | マルチチップモジュール | |
| JP2005530999A (ja) | オープン／ショートテスタのためのマルチソケット基盤 | |
| KR20080087146A (ko) | 플래시 메모리 카드 상의 테스트 패드 | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| JPH0851130A (ja) | 半導体装置 | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| US20060220200A1 (en) | Substrate for IC package | |
| JP3625714B2 (ja) | 半導体装置 | |
| KR200368618Y1 (ko) | 반도체소자 캐리어 겸용 테스트보드 | |
| KR100378185B1 (ko) | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 | |
| KR100621760B1 (ko) | 반도체 칩 테스트용 프로브 카드 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| KR970077418A (ko) | 리드 프레임을 이용한 노운 굳 다이 제조 방법 |