JPS60153032U - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60153032U JPS60153032U JP4067184U JP4067184U JPS60153032U JP S60153032 U JPS60153032 U JP S60153032U JP 4067184 U JP4067184 U JP 4067184U JP 4067184 U JP4067184 U JP 4067184U JP S60153032 U JPS60153032 U JP S60153032U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- potential wiring
- circuit device
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の対象となる論理回路構成、第2図は前
記回路構成のレイアウト配置例及び従来のGND配線パ
ターンの例を示したチップ平面図である。1・・・・・
・入出力回路及び電源回路用接地電位配線、2・・・・
・・内部回路用接地電位配線、3・・・・・・接地電極
パッド、4・・・・・・入出力回路配置位置、5・・・
・・・電源回路配置位置、6・・・・・・内部ECL回
路配置位置。 第3図は従来の論理回路の回路図、また第4図は本考案
の一実施例による論理回路の回路図であり、31.41
は入力PNP )ランジスタである。 第5図は本考案による配線パターンの一実施例を示すチ
ップ平面図である。51・・・・・・接地電極パッド、
52・・・・・・信号用パッド(複数個配列)、53・
・・・・・入力回路及び内部回路用接地電位配線、54
・・・・・・入力PNP トランジスタ専用接地電位配
線、55・・・・・・内部論理領域。
記回路構成のレイアウト配置例及び従来のGND配線パ
ターンの例を示したチップ平面図である。1・・・・・
・入出力回路及び電源回路用接地電位配線、2・・・・
・・内部回路用接地電位配線、3・・・・・・接地電極
パッド、4・・・・・・入出力回路配置位置、5・・・
・・・電源回路配置位置、6・・・・・・内部ECL回
路配置位置。 第3図は従来の論理回路の回路図、また第4図は本考案
の一実施例による論理回路の回路図であり、31.41
は入力PNP )ランジスタである。 第5図は本考案による配線パターンの一実施例を示すチ
ップ平面図である。51・・・・・・接地電極パッド、
52・・・・・・信号用パッド(複数個配列)、53・
・・・・・入力回路及び内部回路用接地電位配線、54
・・・・・・入力PNP トランジスタ専用接地電位配
線、55・・・・・・内部論理領域。
Claims (1)
- 内部回路は論理レベルがECL用の論理レベルで処理し
、入出力信号として論理レベルをTrL用の論理レベル
を有せしめた集積回路において、基準電位配線として入
力回路内で用いられるPNPトランジスタ用の第1の基
準電位配線とそれ以外の内外部論理回路および電源回路
用の第2の基準電位配線とに分離したことを特徴とする
集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4067184U JPS60153032U (ja) | 1984-03-22 | 1984-03-22 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4067184U JPS60153032U (ja) | 1984-03-22 | 1984-03-22 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60153032U true JPS60153032U (ja) | 1985-10-12 |
Family
ID=30549778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4067184U Pending JPS60153032U (ja) | 1984-03-22 | 1984-03-22 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60153032U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57210729A (en) * | 1981-06-22 | 1982-12-24 | Hitachi Ltd | Logical integrated circuit |
-
1984
- 1984-03-22 JP JP4067184U patent/JPS60153032U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57210729A (en) * | 1981-06-22 | 1982-12-24 | Hitachi Ltd | Logical integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60153032U (ja) | 集積回路装置 | |
JPH0459959U (ja) | ||
JPS59171355U (ja) | 半導体集積回路 | |
JPS6059541U (ja) | 集積回路用リ−ドフレ−ム | |
JPS602828U (ja) | 半導体集積回路装置 | |
JPH0338639U (ja) | ||
JPS5968938U (ja) | サ−マル・ヘツドの駆動回路 | |
JPS59119043U (ja) | 集積回路素子 | |
JPS60179042U (ja) | ゲ−トアレイ半導体装置 | |
JPS58195454U (ja) | バイポ−ラic | |
JPS6055129U (ja) | 出力回路 | |
JPH0184460U (ja) | ||
JPS5859216U (ja) | 増幅回路 | |
JPS5956760U (ja) | 半導体集積回路 | |
JPS6117745U (ja) | Lsiパツケ−ジ | |
JPS60172438U (ja) | 半導体装置 | |
JPS6127241U (ja) | 半導体集積回路 | |
JPS59103441U (ja) | 半導体集積回路 | |
JPS6117744U (ja) | Lsiパツケ−ジ | |
JPS5999469U (ja) | 電子回路用配線パタ−ン | |
JPS60169860U (ja) | 混成集積回路 | |
JPS60179043U (ja) | 半導体装置 | |
JPS6088549U (ja) | アナログ・デイジタル混在集積回路 | |
JPS605170U (ja) | 半導体素子用プリント基板 | |
JPS6079754U (ja) | 半導体集積回路装置 |