JPS60152156A - サ−ビスチヤンネル信号挿入方式 - Google Patents
サ−ビスチヤンネル信号挿入方式Info
- Publication number
- JPS60152156A JPS60152156A JP59007454A JP745484A JPS60152156A JP S60152156 A JPS60152156 A JP S60152156A JP 59007454 A JP59007454 A JP 59007454A JP 745484 A JP745484 A JP 745484A JP S60152156 A JPS60152156 A JP S60152156A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- inverted
- frame
- service channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
- H04L27/3827—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/345—Modifications of the signal space to allow the transmission of additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
送信されるべき各ａｈのデータを相互間にフレームスロ
ットを有するフレームに分割し、各フレーム内のデータ
を加算してめた積算値の理想的平均値からの偏差極性金
求め、一方今までの全フレームの偏差の平均値の極性を
め、両極性を比較し同極性のとき現在のフレームのデー
タ全全て反転し、反転したことを示すフラグを反転した
フレームのフレームスロットに挿入することによって送
信すべきデータから直流及びその近傍の低周波成分を抑
圧すべくコープ゛イングを行ない、その後搬送周波数全
注入する多値直交振幅変調（以下多値ＱＡＭと称す）方
式に係シ、フレームスロットに挿入される反転・非反転
の信号に誤９率の劣化ヲ与工ないでフレームスロットに
サービスチャンネルの信号を挿入することで、データの
誤り率に劣化を与えないサービスチャンネル信号挿入方
式（ｂ） 技術の背景 璧送波再生の為に、予め送１ａスペクトラムの低周波成
分ケ抑ＥＦする多値ＱＡＭ方式としては、本出願人が昭
和５８年１１月３０日ｌ臣許出願した無θ〕１１百占シ
ステムがある。これに伺いての実施例につき以下説１刃
する。
ットを有するフレームに分割し、各フレーム内のデータ
を加算してめた積算値の理想的平均値からの偏差極性金
求め、一方今までの全フレームの偏差の平均値の極性を
め、両極性を比較し同極性のとき現在のフレームのデー
タ全全て反転し、反転したことを示すフラグを反転した
フレームのフレームスロットに挿入することによって送
信すべきデータから直流及びその近傍の低周波成分を抑
圧すべくコープ゛イングを行ない、その後搬送周波数全
注入する多値直交振幅変調（以下多値ＱＡＭと称す）方
式に係シ、フレームスロットに挿入される反転・非反転
の信号に誤９率の劣化ヲ与工ないでフレームスロットに
サービスチャンネルの信号を挿入することで、データの
誤り率に劣化を与えないサービスチャンネル信号挿入方
式（ｂ） 技術の背景 璧送波再生の為に、予め送１ａスペクトラムの低周波成
分ケ抑ＥＦする多値ＱＡＭ方式としては、本出願人が昭
和５８年１１月３０日ｌ臣許出願した無θ〕１１百占シ
ステムがある。これに伺いての実施例につき以下説１刃
する。
第１１’には６４値Ｑ、 Ａ Ｍシステムの送信系の変
調器を示すブロック図である。図示しない入力段に印加
されたＰＣＭ等の例えは４５Ｍビットバー秒（ｂｐｓ）
の送信データは、Ｉ（Ｉｎｐｈａｓｅ ） −ｃｈ（ｃ
ｈａｎ−ｙｌｅｌ）データとＱ （Ｑｕａｄｒａｔｕｒ
ｅ）−ｃｈデテーとかＣ）なる２つの二進データに分け
られて直列／並列変換器（Ｓ／Ｐ ） １０１にそれぞ
れ１：ｌ」加され、それぞれ１５１ＶＩｂｐｓの各３ビ
ツトの２系列に分けられる。
調器を示すブロック図である。図示しない入力段に印加
されたＰＣＭ等の例えは４５Ｍビットバー秒（ｂｐｓ）
の送信データは、Ｉ（Ｉｎｐｈａｓｅ ） −ｃｈ（ｃ
ｈａｎ−ｙｌｅｌ）データとＱ （Ｑｕａｄｒａｔｕｒ
ｅ）−ｃｈデテーとかＣ）なる２つの二進データに分け
られて直列／並列変換器（Ｓ／Ｐ ） １０１にそれぞ
れ１：ｌ」加され、それぞれ１５１ＶＩｂｐｓの各３ビ
ツトの２系列に分けられる。
このときクロックも１／３の周波数、１５〜ｉｆｆ ｚ
になる。
になる。
５１ｉ２列データ信号は次に符号器１０２に目」加はれ
、ここで、後で詳述する直流（１）Ｃ）積分開側１１ｃ
より、債のデジタル／アナログ（Ｄ／Ａ ）変換後のス
ペクトラムの中の１ｕ流及びその近傍の低周波成分が抑
圧されるようｙ２コープ゛イングが行われる。
、ここで、後で詳述する直流（１）Ｃ）積分開側１１ｃ
より、債のデジタル／アナログ（Ｄ／Ａ ）変換後のス
ペクトラムの中の１ｕ流及びその近傍の低周波成分が抑
圧されるようｙ２コープ゛イングが行われる。
このコーディングに当って６チヤンネルの各々（１３２
ビツトづつのフレームに構成される。更にこ ”こでフ
レームスロット１ビツトが付加され、合計で３３ビツト
のフレームが作られる。
ビツトづつのフレームに構成される。更にこ ”こでフ
レームスロット１ビツトが付加され、合計で３３ビツト
のフレームが作られる。
コーディングされた各３ビツトの２系列の２進憤号はデ
ジタル／アナログ・変換器（Ｄ／Ａ ） １０３．１０
４にそれぞれ印加され、ここでデジタル／アナログ変換
され、各々８値のアナログデータ信号からなるパルス振
幅変調（ＰＡＭ）信号が生成される。Ｄ／ＡｌＯ３，１
０４の出力は帯域制限のための低域ろ波器１０５’、１
０６ｔ−経、更に一方のる波器１０５の出力のみが加算
器１０７に至る。加算器１０７及びこれと協働する直流
オフセット源１０Ｂはキャリア注入のためのものである
。
ジタル／アナログ・変換器（Ｄ／Ａ ） １０３．１０
４にそれぞれ印加され、ここでデジタル／アナログ変換
され、各々８値のアナログデータ信号からなるパルス振
幅変調（ＰＡＭ）信号が生成される。Ｄ／ＡｌＯ３，１
０４の出力は帯域制限のための低域ろ波器１０５’、１
０６ｔ−経、更に一方のる波器１０５の出力のみが加算
器１０７に至る。加算器１０７及びこれと協働する直流
オフセット源１０Ｂはキャリア注入のためのものである
。
一方に直流オフセット■ｄｃが加えられたＰＡＭ信号は
史にミキサ１０９，１１０にそれぞれ至る。ミキサ１０
９，１１０には、π／２移相器１１１にょシ相互にπ／
２だけ位相の異なる魚ωｔ、癲ωｔの２つの直交した搬
送波が印加され、ここで変調が行われる。直交する２系
列の信号はノ・イブリッド回路１・１２にで合成された
後、中間周波増幅器１１３にて増幅され、７！ｒ＋定帯
域の昭号ｂｖ、分を帯域ろ波器１１４にて取り出される
。
史にミキサ１０９，１１０にそれぞれ至る。ミキサ１０
９，１１０には、π／２移相器１１１にょシ相互にπ／
２だけ位相の異なる魚ωｔ、癲ωｔの２つの直交した搬
送波が印加され、ここで変調が行われる。直交する２系
列の信号はノ・イブリッド回路１・１２にで合成された
後、中間周波増幅器１１３にて増幅され、７！ｒ＋定帯
域の昭号ｂｖ、分を帯域ろ波器１１４にて取り出される
。
次に低周波抑圧の方法とその為に必装な符号器１０２で
のコーディングにつき以下説明する。
のコーディングにつき以下説明する。
第２図は哨１図中の旬号器の構成を示すブロック図、第
３図は第１図中の直列／並列・変換後のデータとデジタ
ル／アナログ変換後のラーータとを示す図、第４図は第
２図中のＤＣＣ仕分回路おける制御手順を示す図、第５
図（エム３２図のり、Ｃ積分制御回路の具体例を示す図
である。
３図は第１図中の直列／並列・変換後のデータとデジタ
ル／アナログ変換後のラーータとを示す図、第４図は第
２図中のＤＣＣ仕分回路おける制御手順を示す図、第５
図（エム３２図のり、Ｃ積分制御回路の具体例を示す図
である。
第２図において、第１図のＳ／Ｐ１０ｆにおいて変換さ
れた３ビット並列の２進テータＤｏ、ＤＩ。
れた３ビット並列の２進テータＤｏ、ＤＩ。
Ｄ２は１５ＭＨｚのりｏｙりＣＬＫで杆号器１０２内の
エラスティックストア１０２１に誓込壕れる。クロック
は、変換率３３／３２の周波数変侠器１０２２で周波数
変換さえし、１５．６ＭＨｚのりｏ、ｙりＣＬＫ’にな
る。この１５．６ＭＨｚのクロックＣＬＫ′は１周期の
うち３２７３３は上記エラスティックストア１０２１か
ら読み出しを行へか、１／３３の期間はＲＥ Ｎ （Ｒ
ｅａｄ Ｏｕｔ Ｅｎａｂｌｅ）ｌｉｔ号、ｆ−ｄｉｓ
ａｂｌｅにすることによシ読み出しを停止する。これに
よりエラスティックストア１０２１の出力にフレーム化
シたデータＩ）ＡＴＡＯ，ＤＡＴＡＩ、 ＤＡ’Ｌ’Ａ
２（第３図）が得られる。この３ビツトのデータは次の
ＤＣ積分回路１０２３により変換された後、Ｄ／Ａ １
０３により２３＝８値のＰＡＭ信号ＡＯＵＴ（第３図）
に変換される。ここではフレームスロットのデータは全
てＯとし、Ｄ／Ａ １０３のデータＡ ０ＬＩＴの信号
は（（１１００）の値にしである。
エラスティックストア１０２１に誓込壕れる。クロック
は、変換率３３／３２の周波数変侠器１０２２で周波数
変換さえし、１５．６ＭＨｚのりｏ、ｙりＣＬＫ’にな
る。この１５．６ＭＨｚのクロックＣＬＫ′は１周期の
うち３２７３３は上記エラスティックストア１０２１か
ら読み出しを行へか、１／３３の期間はＲＥ Ｎ （Ｒ
ｅａｄ Ｏｕｔ Ｅｎａｂｌｅ）ｌｉｔ号、ｆ−ｄｉｓ
ａｂｌｅにすることによシ読み出しを停止する。これに
よりエラスティックストア１０２１の出力にフレーム化
シたデータＩ）ＡＴＡＯ，ＤＡＴＡＩ、 ＤＡ’Ｌ’Ａ
２（第３図）が得られる。この３ビツトのデータは次の
ＤＣ積分回路１０２３により変換された後、Ｄ／Ａ １
０３により２３＝８値のＰＡＭ信号ＡＯＵＴ（第３図）
に変換される。ここではフレームスロットのデータは全
てＯとし、Ｄ／Ａ １０３のデータＡ ０ＬＩＴの信号
は（（１１００）の値にしである。
Ｄ／Ａ １０３はデータ（ＤＡＴＡＯ，ＤＡＴＡｌ、Ｄ
ＡＴＡ２） ＝ （０，０，０）〜（１，１，１）につ
いて８値を作り出すので、入力信号系列１）ＡＴＡ Ｉ
Ｎ（ＤＡＴＡＯ，ＤＡＴＡｌ、ＤＡＴＡ２）は３つまと
めて０〜７の値をもっと考えられる。この３ビツトを１
つにまとめて信号（ｘｉ ｊ ）として次のような定義
をする。
ＡＴＡ２） ＝ （０，０，０）〜（１，１，１）につ
いて８値を作り出すので、入力信号系列１）ＡＴＡ Ｉ
Ｎ（ＤＡＴＡＯ，ＤＡＴＡｌ、ＤＡＴＡ２）は３つまと
めて０〜７の値をもっと考えられる。この３ビツトを１
つにまとめて信号（ｘｉ ｊ ）として次のような定義
をする。
ｘｉｊ： ｉ番目のフレームの５番目のデータ（−ｍ＜
ｉ＜＋−，０≦ｊ≦Ｎ、 Ｏ≦ｘｉｊ≦７） 但しＮは１フレーム内のデータのスロ ット数で、ここではＮ＝３２である。
ｉ＜＋−，０≦ｊ≦Ｎ、 Ｏ≦ｘｉｊ≦７） 但しＮは１フレーム内のデータのスロ ット数で、ここではＮ＝３２である。
Ｎ＋ｌ； １フレーム内のタイムスロットの数（フレー
ムスロットは１ビツト） Ｓｉ ； ｉイｈ目のフレームのフレーム内積算値（Ｓ
ｔ’）： ＤＡＴＡｉ（ｉ ＝ ０．１．２）で１とＯ
が等確率できたとした場合からのＳｔの偏 差 ｘ’ｉｊ： ＤＣ持分制御回路によシ変換された出力デ
ータ系列 （（）≦ｊ≦Ｎ＋１） Ｄｋ ： 制御１１ｉｌｉより変換されたデータ系列の
ｋｉｂのフレーム内ＧＶ ｎ値の偏差 （−旬＜ｋ＜＋ψ） Ｄｎ ｔ 変換されたデータ系列のｎ番目のフレームま
での全ての系列の平均値の偏差 ５ＧＮＳｊ：［８１）の慣性 （＋１／−１，） ＳＧＮ Ｄｎ ； Ｄ ｎの極性 （＋１／−１） Ｃｉ： （ｘｉＪ）全系列に対する１番目のフレーム制
御信号 以上の定義により、まず定性的な説明を行う。
ムスロットは１ビツト） Ｓｉ ； ｉイｈ目のフレームのフレーム内積算値（Ｓ
ｔ’）： ＤＡＴＡｉ（ｉ ＝ ０．１．２）で１とＯ
が等確率できたとした場合からのＳｔの偏 差 ｘ’ｉｊ： ＤＣ持分制御回路によシ変換された出力デ
ータ系列 （（）≦ｊ≦Ｎ＋１） Ｄｋ ： 制御１１ｉｌｉより変換されたデータ系列の
ｋｉｂのフレーム内ＧＶ ｎ値の偏差 （−旬＜ｋ＜＋ψ） Ｄｎ ｔ 変換されたデータ系列のｎ番目のフレームま
での全ての系列の平均値の偏差 ５ＧＮＳｊ：［８１）の慣性 （＋１／−１，） ＳＧＮ Ｄｎ ； Ｄ ｎの極性 （＋１／−１） Ｃｉ： （ｘｉＪ）全系列に対する１番目のフレーム制
御信号 以上の定義により、まず定性的な説明を行う。
ｘｌｊは全て０から７までの値のどれか１つをとるから
、ＤＡＴＡｉで１とＯが等確率でくるとすればｘｉ ｊ
ｌ工平均的に７／２＝３．５の値をとる。ある特定のフ
レーム（１番目）のデータ全てを加算した値Ｓｔが平均
匝と予想される値（理想的平均値）３．５ｘ３２に比べ
て大きいか小さいかを判断し、その極性５ＧＮｓムを作
る。この極性５ＧＮｓｔが今まで米た全てのフレームの
合計の平均°値の極性５ＧＮＤｎと同極性の場合は今の
系列（ｘｉ ｊ Ｊを全て反転し、平均値が一方に傾か
ないようにする。そして反転したことを示すフラグＸＦ
ＲＭをフレームスロットに挿入し、受信側で元に戻せる
ようにしておく。ここで反転／非反転を制御する信号ヲ
Ｃｉとし、制御された変換データ系列を（ｘ’ｉ ｊ
）とした。また全てのフレームの平均値は、この変換さ
れたデータ系列について行わなければならないので、Ｄ
ｋは（Ｘ’ｉｊＪについての積算値とフラグを加えプζ
ものになる。
、ＤＡＴＡｉで１とＯが等確率でくるとすればｘｉ ｊ
ｌ工平均的に７／２＝３．５の値をとる。ある特定のフ
レーム（１番目）のデータ全てを加算した値Ｓｔが平均
匝と予想される値（理想的平均値）３．５ｘ３２に比べ
て大きいか小さいかを判断し、その極性５ＧＮｓムを作
る。この極性５ＧＮｓｔが今まで米た全てのフレームの
合計の平均°値の極性５ＧＮＤｎと同極性の場合は今の
系列（ｘｉ ｊ Ｊを全て反転し、平均値が一方に傾か
ないようにする。そして反転したことを示すフラグＸＦ
ＲＭをフレームスロットに挿入し、受信側で元に戻せる
ようにしておく。ここで反転／非反転を制御する信号ヲ
Ｃｉとし、制御された変換データ系列を（ｘ’ｉ ｊ
）とした。また全てのフレームの平均値は、この変換さ
れたデータ系列について行わなければならないので、Ｄ
ｋは（Ｘ’ｉｊＪについての積算値とフラグを加えプζ
ものになる。
すなわち、
［：Ｓｉｌ ＝ｓｉ −１１２
０≦Ｓｉ≦２２４だから［：Ｓｉｌは正又は負のｆｉｉ
をと゛る。−上＞１゜ Ｄｋ＝ Σ ”’ｊ十ＸＦＲＭ−１１２ｊ＝１ で６す、ＸＦＲＭは反転／非反転わ丞すためＶＣ挿入さ
れるフラグ（つデータである。従って、非反転の場合 Ｄｋ＝Ｓｋ−１１２（ｘｒＲＭ＝０） 反転の場合 Ｄｋ＝１１２．−’Ｓｋ＋ＸｙＨＭ となり、反転を示すフラグＸＦＲＭはいがようにも決め
ることができるが、ここで” ”ＦＲＭ−（Ｌ ｌ。
をと゛る。−上＞１゜ Ｄｋ＝ Σ ”’ｊ十ＸＦＲＭ−１１２ｊ＝１ で６す、ＸＦＲＭは反転／非反転わ丞すためＶＣ挿入さ
れるフラグ（つデータである。従って、非反転の場合 Ｄｋ＝Ｓｋ−１１２（ｘｒＲＭ＝０） 反転の場合 Ｄｋ＝１１２．−’Ｓｋ＋ＸｙＨＭ となり、反転を示すフラグＸＦＲＭはいがようにも決め
ることができるが、ここで” ”ＦＲＭ−（Ｌ ｌ。
１）＝７とした。
そしてＤｋ ＆Ｘ次の順化式を満す。
従って、
Ｄｎ＝Σ Ｄｋ
ｋ＝−の
すなわち、Ｄｎはｎ番目のフレームまでの全てのフレー
ム内のデータの積算値であり、反転／非反転を行わなけ
ればＤｎはｎ→〜のとき発散してしまう。発散とは全て
のデータの極性が一方に偏ってしまうことであり、この
ようにならないようにＤｋは制御され、ｎ−＋Φは数フ
レームで収束する。
ム内のデータの積算値であり、反転／非反転を行わなけ
ればＤｎはｎ→〜のとき発散してしまう。発散とは全て
のデータの極性が一方に偏ってしまうことであり、この
ようにならないようにＤｋは制御され、ｎ−＋Φは数フ
レームで収束する。
５ＧＮｓ＋＝ｓｇｎ （Ｓｉ−１１２）−−−−・−−
−−−−−−−−（１）ＳＧＮ Ｄ ｔ ＝ ｓｇｎ
（Ｄ ｉ ） ・・・明・・叩・・（２）第４図は上述
のＤＣ積分制蝉の手順を示すフローチャートであシ、こ
の実現にあたって問題となるのはフレームクロックｆｃ
ｔＫ＝１５．６ＭＨｚと高速であるため、上式（ＩＬ
（２）の演算を汎用マイクロプロセッサで実用すること
が不ＱＪ能であることである。従って演算回路をランダ
ムロジックでイ７り成しなければならない。
−−−−−−−−（１）ＳＧＮ Ｄ ｔ ＝ ｓｇｎ
（Ｄ ｉ ） ・・・明・・叩・・（２）第４図は上述
のＤＣ積分制蝉の手順を示すフローチャートであシ、こ
の実現にあたって問題となるのはフレームクロックｆｃ
ｔＫ＝１５．６ＭＨｚと高速であるため、上式（ＩＬ
（２）の演算を汎用マイクロプロセッサで実用すること
が不ＱＪ能であることである。従って演算回路をランダ
ムロジックでイ７り成しなければならない。
第５図はＤＣ積分制御回路の構成’を示し、−データ（
１）ＡＴＡＯ，ＤＡＴＡＩ、１）Ａｉ’Ａ２）はスリッ
プフロップ（ＦＦ ）１０２３−１と共に積算器を（１
４成している全加算器１０２３−２の入力と（３３＋α
）ビットのシフトレジスタからなるディレーバッファ１
０２４−３の入力に入力される。全加算器１０２３−２
の出力には積算値 に −６に入力される。比軟椅１０２３−６１１１２とＳｔ
の大小関係を比較し、その結果ｆ ５ＧＮｓ ＋として
出力する。
１）ＡＴＡＯ，ＤＡＴＡＩ、１）Ａｉ’Ａ２）はスリッ
プフロップ（ＦＦ ）１０２３−１と共に積算器を（１
４成している全加算器１０２３−２の入力と（３３＋α
）ビットのシフトレジスタからなるディレーバッファ１
０２４−３の入力に入力される。全加算器１０２３−２
の出力には積算値 に −６に入力される。比軟椅１０２３−６１１１２とＳｔ
の大小関係を比較し、その結果ｆ ５ＧＮｓ ＋として
出力する。
ＡＬＵ１０２３−５は制御信号Ｃ１によってＤｉ−１，
すなわち制御により変換されたデータ系列の１つの前の
フレーム内積算値の偏差とＤｉ−１、すなわち１つ前ま
での変換されたデータ系列の全ての系列の平均値の偏差
とを演算する。演ｊシー命令は１５．６ＭＨｚのクロッ
ク（ＣＬＫ’）全カウントする３３進カウンター０２３
−７の出力をデコードする命令デコーダ１０２３−８に
よっ°Ｃ作られる。
すなわち制御により変換されたデータ系列の１つの前の
フレーム内積算値の偏差とＤｉ−１、すなわち１つ前ま
での変換されたデータ系列の全ての系列の平均値の偏差
とを演算する。演ｊシー命令は１５．６ＭＨｚのクロッ
ク（ＣＬＫ’）全カウントする３３進カウンター０２３
−７の出力をデコードする命令デコーダ１０２３−８に
よっ°Ｃ作られる。
ＡＬＵ１０２３−５の出力に得られるＤｉ−１は７リツ
プフロツプ１０２３−９を介して比較５１０２３−１０
の入力に入力されると共に、次の演算のためＡＬＵ１０
２３−５の他の入力にも入力されている。比較器１０２
３−１０はＤｉ−１と０との大小関係を比較し、その結
果’＜ ５ＧＮＤ ｌ−＋として出力する０ 上記５ＧＮｓ＋と５ＧＮＤＩ−ｔとはエクスクル−シブ
オア回路（ＥＸ−ＯＲ）１０２３−１１において排他的
論理和がとられ、その出力ｖｃ制ｆｎ１１ｊ号Ｃｉが得
られる。この制御信号Ｃｉは、上記命令デコーダ１０２
３−８の他、反転／非反転回路１０２３−１２とフラグ
挿入回路１０２３−１３に印加され、５ＧＮ８ｉと５Ｇ
ＮＤ ｉ−ｒが同極性のときデイレーノくッノア１０２
３−３の出力Ｘｉｊが反転／非反転回路１０２３−１２
において反転され、フラグ挿入回路１０２３−１３にお
いてフレームスロットにフラグＸＦＲＭが挿入される。
プフロツプ１０２３−９を介して比較５１０２３−１０
の入力に入力されると共に、次の演算のためＡＬＵ１０
２３−５の他の入力にも入力されている。比較器１０２
３−１０はＤｉ−１と０との大小関係を比較し、その結
果’＜ ５ＧＮＤ ｌ−＋として出力する０ 上記５ＧＮｓ＋と５ＧＮＤＩ−ｔとはエクスクル−シブ
オア回路（ＥＸ−ＯＲ）１０２３−１１において排他的
論理和がとられ、その出力ｖｃ制ｆｎ１１ｊ号Ｃｉが得
られる。この制御信号Ｃｉは、上記命令デコーダ１０２
３−８の他、反転／非反転回路１０２３−１２とフラグ
挿入回路１０２３−１３に印加され、５ＧＮ８ｉと５Ｇ
ＮＤ ｉ−ｒが同極性のときデイレーノくッノア１０２
３−３の出力Ｘｉｊが反転／非反転回路１０２３−１２
において反転され、フラグ挿入回路１０２３−１３にお
いてフレームスロットにフラグＸＦＲＭが挿入される。
なお上記各信号の取シ得る値は次の通りである。
０≦ｘｉｊ≦７
０≦Ｓｉ≦２２４
Ｄｋは反転／非反転で異なり、
非反転の場合は
一１１２≦Ｄｋ＝Ｓｋ−１１２≦１１２反転の場合は
一１０８≦１）ｋ＝ ｌ’ｌ ｆｉ −Ｓ ｋ＝ ｌ’
ｌ ６従って、 一１１２≦ＤＩＣ≦１１６ 以上より８ピントの演抹で必艷十分なデータを取り扱え
、演算用のレジスタ、データバス（１，８ビツト（２”
−２５６）にしている。
ｌ ６従って、 一１１２≦ＤＩＣ≦１１６ 以上より８ピントの演抹で必艷十分なデータを取り扱え
、演算用のレジスタ、データバス（１，８ビツト（２”
−２５６）にしている。
なおディレィ回路１υ２３−３４は、クレームスロット
期間を示すフレーム１ぼ号ＦＲＭを演狼回路１０２３−
５で１ｊわれる各演與処哩、及び比較器１０２３−１０
．エクスクル−ジグオア回路１０２３−１１で遅延する
分遅延さ亡てタイミングを合せて没 フンーム悄号Ｆ ＲＭ、’として次此に送信している。
期間を示すフレーム１ぼ号ＦＲＭを演狼回路１０２３−
５で１ｊわれる各演與処哩、及び比較器１０２３−１０
．エクスクル−ジグオア回路１０２３−１１で遅延する
分遅延さ亡てタイミングを合せて没 フンーム悄号Ｆ ＲＭ、’として次此に送信している。
＜Ｃ） 従来技術と間；枳点
搬送波再生の為に、予め送−＋ａミスペクトラム低周波
成分を抑圧する多頭Ｑ Ａ Ｍ方式の場合、ザービスナ
ヤン不ルｋ ４ｉｉｉ人する方法として、第１図のミキ
サ１０９，１１０に加える搬送波をサービスチャンネル
信号にてＦＭ変調をかける複合変調方式が従来技術では
考えられるが、この方式では品質の良い搬送波を再生す
ることが難く、又データの誤り率を劣化させる欠点があ
る０ （ｄ） 発明の目的 本発明の目的は上記の欠点に鑑み、搬送波再生の為に、
予め送１］スペクトラムの低周波成分を抑圧する多値Ｑ
ＡＭ方式において、フレームスロットに挿入される反転
／非反転１Ｈ号に誤り率の劣化を与えないでフレームス
ロットにサービスチャンネル信号を挿入゛することで、
データの誤り率に劣化を与えないザービスチャンネル信
号挿入方法の提供にある。
成分を抑圧する多頭Ｑ Ａ Ｍ方式の場合、ザービスナ
ヤン不ルｋ ４ｉｉｉ人する方法として、第１図のミキ
サ１０９，１１０に加える搬送波をサービスチャンネル
信号にてＦＭ変調をかける複合変調方式が従来技術では
考えられるが、この方式では品質の良い搬送波を再生す
ることが難く、又データの誤り率を劣化させる欠点があ
る０ （ｄ） 発明の目的 本発明の目的は上記の欠点に鑑み、搬送波再生の為に、
予め送１］スペクトラムの低周波成分を抑圧する多値Ｑ
ＡＭ方式において、フレームスロットに挿入される反転
／非反転１Ｈ号に誤り率の劣化を与えないでフレームス
ロットにサービスチャンネル信号を挿入゛することで、
データの誤り率に劣化を与えないザービスチャンネル信
号挿入方法の提供にある。
（ｅ） 発明の構成
本発明は上記の目的を達成するために、フレームスロッ
トに時分割でサービスチャンネルの信号が、反転／非反
転の信号と共に最大レベル又は最小レベル側に米るよう
挿入するようにしたことを特徴とする特 （ｆ） 発明の実施例 以下、本発明の一実施回１につき図に従って説明する。
トに時分割でサービスチャンネルの信号が、反転／非反
転の信号と共に最大レベル又は最小レベル側に米るよう
挿入するようにしたことを特徴とする特 （ｆ） 発明の実施例 以下、本発明の一実施回１につき図に従って説明する。
（ＩＬ’ ６図は本発明の夷廁南１のザービスチャンイ
、ルの信号を挿入するだめのブロック図であり、第２図
と同−四能のものは同一記号で示し、１はサービスチャ
ンネル多重化部である。第７図は第６図のサービスチャ
ンネル多事化部の詳細回路図であり、２，３は排他的論
理オロ（以下Ｅ Ｘ −ＯＲと称す）回路、ＳＷｌ、Ｓ
Ｗ２はスイッチである。第８図は第７図の場合の杓号変
換図であり、第９図は反転／非反転信号及びサービスチ
ャンネルの信号を乗せる信号のレベルを示す図、第１１
図は反転／非反転１８号及びサービスチャンネルの１ｄ
号ケ分離する」場合の回路図でめり、４，５はＥＸ−Ｏ
Ｒ回路、ＳＷ３．８Ｗ４はスイッチであシ、第１１図は
第１０図の場合の符号変換図である。
、ルの信号を挿入するだめのブロック図であり、第２図
と同−四能のものは同一記号で示し、１はサービスチャ
ンネル多重化部である。第７図は第６図のサービスチャ
ンネル多事化部の詳細回路図であり、２，３は排他的論
理オロ（以下Ｅ Ｘ −ＯＲと称す）回路、ＳＷｌ、Ｓ
Ｗ２はスイッチである。第８図は第７図の場合の杓号変
換図であり、第９図は反転／非反転信号及びサービスチ
ャンネルの信号を乗せる信号のレベルを示す図、第１１
図は反転／非反転１８号及びサービスチャンネルの１ｄ
号ケ分離する」場合の回路図でめり、４，５はＥＸ−Ｏ
Ｒ回路、ＳＷ３．８Ｗ４はスイッチであシ、第１１図は
第１０図の場合の符号変換図である。
サービスチャンネルの信号を挿入する場合％：Ｌ １第
６図に示す如く小２図ＣＤ Ｄ Ｃ積分１ｉｉ１１１＋
ｊ１回路１ｏ２３とＤ／Ａ １０３との同にサービスチ
ャンネル多重化部１を挿入し、サービスチャンネルよ勺
サービスチャンネル信号をフレームスロットに時分割で
反転／非反転の信号と共に、最大レベル又は最小レベル
側に米るよう挿入する。この方法に付き第７図、第８図
、第９図を用いて説明する。第７図において、スイッチ
ＳＷＩ、ＳＷ２はフレームスロット以外は実線の如く接
続されており、単６図のＤＣ積分回路１０２３より入力
する信号はスルーにＤ／Ａ １０３１０１１に出力され
る。フレームスロットになるとフレーム信号ＦＲＭ’に
よυ点？ｆＭ側に接続される。フレームスロットではＣ
ＨＩには反転／非反転の信号１又は０が乗っており１．
ＣＨ２，ＣＩ（３は０レベルとなっている６サービスチ
ヤンネルからはサービスチャンネルの信号Ｏ又は１が人
力する。スイッチＳＷＩ、ＳＷ２が点線側に接続される
と、出力ＤｏにはＣＨＩの信号が、出力り、にはＣＨｌ
とＣＨ２の信号をＥＸ−ＯＲ回路２にてＥＸ−ＯＲをと
った信号が出力し、又出力Ｄ２にはＣＨｌとサービスチ
ャンネルのイｄ号１ＥＸ−ＯＲ回路３にてＥＸ−ＯＲを
とった信号が出力される。即ち第８図のＣｆ（１，ＣＨ
２，サービスＣＡＬに示す如くＣＨＩより入力する０の
非反転信号の場合のサービスチャンネルの信号１．０と
、１の反転１８号のサービスチャンネルの信号１．Ｏの
４柚類の信号が入力するが、これは符号変換されて第８
図のＤｏ＋ＤＢ ＋ Ｄ２ ニ示す如く、１１１，１１
０，０００．’ＯＯ１となる。この信号はＤ／Ａ １０
３の出力では、第９図に示す如く最大レベル又は最小レ
ベル側によった信号となる。この場合１１０と００１間
のレベル差は大きいので、サービスチャンネル信号を挿
入しても反転／非反転信号に誤シを生ずることはない。
６図に示す如く小２図ＣＤ Ｄ Ｃ積分１ｉｉ１１１＋
ｊ１回路１ｏ２３とＤ／Ａ １０３との同にサービスチ
ャンネル多重化部１を挿入し、サービスチャンネルよ勺
サービスチャンネル信号をフレームスロットに時分割で
反転／非反転の信号と共に、最大レベル又は最小レベル
側に米るよう挿入する。この方法に付き第７図、第８図
、第９図を用いて説明する。第７図において、スイッチ
ＳＷＩ、ＳＷ２はフレームスロット以外は実線の如く接
続されており、単６図のＤＣ積分回路１０２３より入力
する信号はスルーにＤ／Ａ １０３１０１１に出力され
る。フレームスロットになるとフレーム信号ＦＲＭ’に
よυ点？ｆＭ側に接続される。フレームスロットではＣ
ＨＩには反転／非反転の信号１又は０が乗っており１．
ＣＨ２，ＣＩ（３は０レベルとなっている６サービスチ
ヤンネルからはサービスチャンネルの信号Ｏ又は１が人
力する。スイッチＳＷＩ、ＳＷ２が点線側に接続される
と、出力ＤｏにはＣＨＩの信号が、出力り、にはＣＨｌ
とＣＨ２の信号をＥＸ−ＯＲ回路２にてＥＸ−ＯＲをと
った信号が出力し、又出力Ｄ２にはＣＨｌとサービスチ
ャンネルのイｄ号１ＥＸ−ＯＲ回路３にてＥＸ−ＯＲを
とった信号が出力される。即ち第８図のＣｆ（１，ＣＨ
２，サービスＣＡＬに示す如くＣＨＩより入力する０の
非反転信号の場合のサービスチャンネルの信号１．０と
、１の反転１８号のサービスチャンネルの信号１．Ｏの
４柚類の信号が入力するが、これは符号変換されて第８
図のＤｏ＋ＤＢ ＋ Ｄ２ ニ示す如く、１１１，１１
０，０００．’ＯＯ１となる。この信号はＤ／Ａ １０
３の出力では、第９図に示す如く最大レベル又は最小レ
ベル側によった信号となる。この場合１１０と００１間
のレベル差は大きいので、サービスチャンネル信号を挿
入しても反転／非反転信号に誤シを生ずることはない。
なお、このイｄ＠を受信側で分離する場合は第１０図に
示す如き回路を用い、フレームスロット以外はスイッチ
ＳＷ３．ＳＷ４全央腺側に接続しておき、Ｄｏ −Ｄｔ
より入力する１６号をスルーでＣＪＪ、１゜ｃＩ（２，
ＣＨ３に出力し、フレームスロットではスイッチＳＷ３
．ＳＷ４を点線側に切替え、Ｌ）ｏ よりの信号はスル
ーでＣＨＩに、Ｃ１−１２にはＤｏ、Ｄ。
示す如き回路を用い、フレームスロット以外はスイッチ
ＳＷ３．ＳＷ４全央腺側に接続しておき、Ｄｏ −Ｄｔ
より入力する１６号をスルーでＣＪＪ、１゜ｃＩ（２，
ＣＨ３に出力し、フレームスロットではスイッチＳＷ３
．ＳＷ４を点線側に切替え、Ｌ）ｏ よりの信号はスル
ーでＣＨＩに、Ｃ１−１２にはＤｏ、Ｄ。
より入力する信号をＥ Ｘ −ＯＲ回路４にてＥ、Ｘ−
０Ｒ葡とった（１′（号を、サービスＣｆ（に（１、Ｄ
ｏとり。
０Ｒ葡とった（１′（号を、サービスＣｆ（に（１、Ｄ
ｏとり。
より人力する信号をＥＸ−ＯＲ回路５にてＥＸ−ＯＲｋ
とった信号を出力するようにすれば、第１１図に示す如
＜ＣＨｌ、ＣＨ２，サービスＣＨＫは元の信号が得られ
る。
とった信号を出力するようにすれば、第１１図に示す如
＜ＣＨｌ、ＣＨ２，サービスＣＨＫは元の信号が得られ
る。
（ｇ） 発明の効果
以上詳別１に説明せる如く、本発明によればサービスチ
ャンネルの信号をフレームスロットに挿入しても反転／
非反転の信号に誤シ率の劣化を与えることがないので、
データの誤シ率に劣化をカえないでサービスチャンネル
信号を挿人出米る効果がある。
ャンネルの信号をフレームスロットに挿入しても反転／
非反転の信号に誤シ率の劣化を与えることがないので、
データの誤シ率に劣化をカえないでサービスチャンネル
信号を挿人出米る効果がある。
第１図は６４値ＱＡＭ方式の送信系の変調回路孕示すブ
ロック図、第２図ｉｊ第１図中の符号器の構成を示すブ
ロック図、第３図は第１１匈中の直列、／並列・変換後
のデータと、ディジタル／アナログ・変換後のデータを
示す図、第４図は第２図中のＤＣ積分制御回路における
制御手順を示すフローチャート、第５図はｉｔ Ｚ Ｉ
Ａ中のＤＣ積分制制御。 路の具体例を示すブロック図、第６図は本発明の実施例
のサービスチャンネル信号を挿入する為のブロック図、
第７図レエ第６図のサービスチャンネル多重化部の詳細
回路図、第８図は第７図の場合の符号変換図、第９図は
反転／非反転信号及びサービスチャンネルの信号を乗せ
る信号のレベルを示す図、第１オ図は反転／非反転信号
及びサービスチャンネルの信号を分離する場合の回路図
、第１１図は第１０図の場合の符号変換図である。 図中、１はサービスチャンネル多重化部、２〜５．１０
２３−１１は排他的論理和回路、ＳＷ１〜ＳＷ４はスイ
ッチ、１０２け、符号器、１０７は加算器、１０８は直
流バイアス回路、１１１はπ／２移相器、１１２はハイ
ブリッド回路、１０２１はシフトレジスタ、１０２３は
ＤＣ槓分回路、１０２３−２は全加算器、１０２３−５
は演算回路、１０２３−６．１０２３−１０は比較器、
１０２３−１２は反転／非反転回路、１０２３−１３は
フラグ挿入回路を示す。 竿ｇ因 ＦＩＮ ’ ’、ＩＦＱ ’−！
ロック図、第２図ｉｊ第１図中の符号器の構成を示すブ
ロック図、第３図は第１１匈中の直列、／並列・変換後
のデータと、ディジタル／アナログ・変換後のデータを
示す図、第４図は第２図中のＤＣ積分制御回路における
制御手順を示すフローチャート、第５図はｉｔ Ｚ Ｉ
Ａ中のＤＣ積分制制御。 路の具体例を示すブロック図、第６図は本発明の実施例
のサービスチャンネル信号を挿入する為のブロック図、
第７図レエ第６図のサービスチャンネル多重化部の詳細
回路図、第８図は第７図の場合の符号変換図、第９図は
反転／非反転信号及びサービスチャンネルの信号を乗せ
る信号のレベルを示す図、第１オ図は反転／非反転信号
及びサービスチャンネルの信号を分離する場合の回路図
、第１１図は第１０図の場合の符号変換図である。 図中、１はサービスチャンネル多重化部、２〜５．１０
２３−１１は排他的論理和回路、ＳＷ１〜ＳＷ４はスイ
ッチ、１０２け、符号器、１０７は加算器、１０８は直
流バイアス回路、１１１はπ／２移相器、１１２はハイ
ブリッド回路、１０２１はシフトレジスタ、１０２３は
ＤＣ槓分回路、１０２３−２は全加算器、１０２３−５
は演算回路、１０２３−６．１０２３−１０は比較器、
１０２３−１２は反転／非反転回路、１０２３−１３は
フラグ挿入回路を示す。 竿ｇ因 ＦＩＮ ’ ’、ＩＦＱ ’−！
Claims (1)
- 送信されるべき各チャンネルのデータをフレー童、 ｙ
トｆ有するフ・−・に分割し、各７・−・内のデータ
を加算してめた積算値の理想的平均値からの偏差極性を
め、一方今までの全フレームの偏差の平均値の極性をめ
、両極性音孔ＩＰ１．ＬＡ同極性のときそのフレームの
データを全て反転し、反転したことを示すフラグを反転
し／也フレームのフレームスロットに挿入することによ
って送１Ｋｆべきデータから直流及びその近傍の低周波
成分を抑圧すべくコーデング全行ない、その後搬送周波
数を注入する多値直交振幅変調方式において、該フレー
ムスロットに時分割で、サービスチャンネルの信号を反
転・非反転の毎号と共にデータの最大レベル又は最小レ
ベル側に米るよう挿入するようにしたことを特徴とする
サービスチャンネル信号挿入方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007454A JPS60152156A (ja) | 1984-01-19 | 1984-01-19 | サ−ビスチヤンネル信号挿入方式 |
| CA000468397A CA1232022A (en) | 1983-11-30 | 1984-11-22 | Radio communication system |
| DE8484114524T DE3483089D1 (de) | 1983-11-30 | 1984-11-30 | Radiouebertragungssystem. |
| KR1019840007560A KR890000573B1 (ko) | 1983-11-30 | 1984-11-30 | 무선 통신 시스템 |
| EP84114524A EP0144083B1 (en) | 1983-11-30 | 1984-11-30 | Radio communication system |
| US06/693,341 US4665532A (en) | 1983-11-30 | 1985-01-22 | Radio communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007454A JPS60152156A (ja) | 1984-01-19 | 1984-01-19 | サ−ビスチヤンネル信号挿入方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60152156A true JPS60152156A (ja) | 1985-08-10 |
| JPH0229264B2 JPH0229264B2 (ja) | 1990-06-28 |
Family
ID=11666265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007454A Granted JPS60152156A (ja) | 1983-11-30 | 1984-01-19 | サ−ビスチヤンネル信号挿入方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152156A (ja) |
-
1984
- 1984-01-19 JP JP59007454A patent/JPS60152156A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0229264B2 (ja) | 1990-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2449681B1 (en) | Current steering digital-to-analog converter | |
| US4502143A (en) | Consecutive identical digit suppression system in a digital communication system | |
| CN111711459B (zh) | 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 | |
| US4746898A (en) | Bi-phase decoder | |
| KR890000573B1 (ko) | 무선 통신 시스템 | |
| US5943378A (en) | Digital signal clock recovery | |
| JPS60152156A (ja) | サ−ビスチヤンネル信号挿入方式 | |
| JPH06216706A (ja) | トランスバーサルフィルタ | |
| US7394882B2 (en) | Digital communication synchronization system and method thereof | |
| US4837721A (en) | Digital divider with integer and fractional division capability | |
| US3937881A (en) | Method of and system for transcoding binary signals with reduced changeover rate | |
| JPH0578104B2 (ja) | ||
| Yang et al. | A 0.18-/spl mu/m CMOS 1-Gb/s serial link transceiver by using PWM and PAM techniques | |
| JPH0720973A (ja) | バス駆動回路 | |
| JPH0516217B2 (ja) | ||
| JPH09130273A (ja) | データ検出回路 | |
| SU1347190A1 (ru) | Преобразователь дельта-модулированного сигнала в импульсно-кодово-модулированный сигнал | |
| SU1297207A2 (ru) | Цифровой синтезатор частот | |
| JPH05100696A (ja) | 音声符号の誤り訂正方法及び装置 | |
| JPS60251742A (ja) | タイミング同期回路 | |
| KR100526937B1 (ko) | 디퍼런셜코드발생기 | |
| SU1415451A1 (ru) | Двухканальное устройство приема сигналов данных | |
| JPH03171823A (ja) | ３値／２値変換装置 | |
| JPH0470947A (ja) | 信号処理回路 | |
| JPH0272719A (ja) | スプリツトフエーズ復号回路 |