JPH0272719A - スプリツトフエーズ復号回路 - Google Patents

スプリツトフエーズ復号回路

Info

Publication number
JPH0272719A
JPH0272719A JP22414688A JP22414688A JPH0272719A JP H0272719 A JPH0272719 A JP H0272719A JP 22414688 A JP22414688 A JP 22414688A JP 22414688 A JP22414688 A JP 22414688A JP H0272719 A JPH0272719 A JP H0272719A
Authority
JP
Japan
Prior art keywords
output
clock
selector
split phase
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22414688A
Other languages
English (en)
Inventor
Taku Mikami
卓 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22414688A priority Critical patent/JPH0272719A/ja
Publication of JPH0272719A publication Critical patent/JPH0272719A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術(第5図) 発明が解決しようとする課題 課題を解決するための手段(第1図、第3図)作用 実施例(第1図〜第4図) 発明の効果 〔概 要〕 スプリットフェーズ(SPF)符号をNRZ符号に復号
するための復号回路に係り、 NRZ符号を位相確定に用いることなく復号を行う5P
Fifi号回路を提供することを目的とし、SPF符号
からクロックを抽出するクロック再生手段と、クロック
を2分周したクロックと分周クロックを反転した反転2
分周クロックとを発生する分周手段と、2分周クロック
と反転2分周クロックとを選択的に出力するセレクタと
、セレクタの出力クロックによってSPF符号を読み込
む第1のバッファと、セレクタの出力クロックの反転ク
ロックによってSPF符号を読み込む第2のバッファと
、第2のバッファの出力を遅延する遅延手段と、第1の
バッフ1の出力と遅延手段の出力との不一致を検出する
不一致検出手段と、不一致検出手段の出力レベルを積分
する積分手段と、積分出力のレベルを判定する比較手段
とを備え、比較手段の出力によってセレクタの出力クロ
ックの極性を切り替えることによって第1のバッファか
らNRZf1号出力を得ることによって構成する。
〔産業上の利用分野〕
本発明は、スプリットフェーズ(SPF)符号(または
マンチェスタ符号)をNRZ符号に復号するための復号
回路に係り、特にビット誤り率の劣悪な環境下において
もスプリットフェーズ符号を極性の反転なく再生するこ
とが可能なスプリットフェーズ復号回路に関するもので
ある。
スプリットフェーズ符号は符号自体の構成から直流分を
有しないという特長があり、自動車無線等の移動無線通
信システムにおけるデータ伝送に多く用いられている。
このようなスプリットフェーズ符号を復号する復号回路
は、雑音が多くビット誤り率が悪い使用条件の場合にも
、正しくスプリットフェーズ符号をNRZ符号に復号で
きるものであることが要望される。
〔従来の技術〕
第5図はスプリットフェーズ符号の構成を示したもので
あって、NRZ符号の′″1′、“0”に対応して、ス
プリットフェーズ符号の後半部の極性が“1″、“0”
となり、前半部の極性はこれを反転したものとなる。
従ってスプリットフェーズ符号の復号はこのようなビッ
ト内の極性反転の性質を利用して行うことができる。
一方、移動無線通信装置等においては、同一変調速度を
有するNRZ符号とスプリットフェーズ符号とが混在す
るフレームフォーマットを有するディジタル符号が移動
無線通信システムにおいて用いられる場合がある。
この場合、NRZ符号のタイムスロットはユニークワー
ド(例えばフレームパターン)を構成しているので、こ
れを検出することによってNRZ符号スロット以降のス
プリットフェーズ符号のタイムスロットの位相を確定し
、符号後半部の極性を検出することによって、スプリッ
トフェーズ符号の復号を行うことができる。
〔発明が解決しようとする課題〕
しかしながらこのような復号方法では、ユニークワード
検出手段が単にデータ検出手段だけでなく位相確定手段
としての作用をも行うことになり、従ってビット誤り率
の劣悪な環境下においては、ユニークワードの位相検出
誤りによってスプリットフェーズ符号からなるデータ受
信率自体の劣化を招くという問題があった。
本発明はこのような従来技術の課題を解決しようとする
ものであって、NRZ符号を位相確定手段として用いる
ことなくスプリットフェーズ符号自体から再生したクロ
ックを用い、スプリットフェーズ符号の持つビット内極
性反転の性質を利用して復号を行うスプリットフェーズ
復号回路を提供することを目的としている。
〔課題を解決するための手段〕
本発明のスプリットフェーズ復号回路は第1図の実施例
に示すように、クロック再生手段lと、分周手段2と、
セレクタ3と、バッファ4,5と、遅延手段6と、不一
致検出手段8と、積分手段9と、比較手段10とを備え
、比較手段1oの出力によってセレクタ3の出力クロッ
クの極性を切り替えることによって第1のバッファ4か
らNRZ復号出力を得るものである。ここで、 クロック再生手段1は、スプリットフェーズ符号からク
ロックを抽出するものである。
分周手段2は、このクロックを2分周したクロックと分
周クロックを反転した反転2分周クロックとを発生する
ものである。
セレクタ3は、この2分周クロックと反転2分周クロッ
クとのいずれかを選択的に出力するものである。
第1のバッファ4は、セレクタ3の出力クロックによっ
てスプリットフェーズ符号を読み込むものである。
第2のバッファ5は、セレクタ3の出力クロックの反転
クロックによってスプリットフェーズ符号を読み込むも
のである。
遅延手段6は、この第2のバッファ5の出力を1ビツト
遅延するものである。
不一致検出手段8は、第1のバッファ4の出力と遅延手
段6の出力との不一致を検出するものである。
積分手段9は、不一致検出手段8の出力レベルを積分す
るものである。
比較手段10は、この積分出力のレベルを判定するもの
である。
また本発明のスプリットフェーズ復号回路は第3図の実
施例に示すように、第1図の実施例の各構成要素以外に
レジスタ11と、カウンタ12と、不一致検出手段13
とを備え、比較手段10の出力によってセレクタ3の出
力クロックの極性を切り替えることによって第2の不一
致検出手段13からNR2復号出力を得るものである。
ここで、レジスタ11はNビットからなり、セレクタ3
の出力をクロックとしてスプリットフェーズ符号を読み
込むものである。
カウンタ12はNビットからなり、比較手段10の出力
の立ち上がりによってNビットをカウントするものであ
る。
第2の不一致検出手段13は、レジスタ11の出力とカ
ウンタ12の出力との不一致を検出するものである。
(作 用) 入カスプリ・ノドフェーズ符号からクロック再生手段1
によってクロックを抽出する。そして分周手段でこのク
ロックを2分周したクロックとこの分周クロックを反転
した反転2分周クロックとを発生する。さらにセレクタ
3によって、この2分周クロ・ツクと反転2分周クロッ
クとのいずれかを選択して出力する。
さらにこのセレクタ3の出力クロックによって第1のバ
ッファ4にスブリソトフエー’;X 符号’;r Vi
み込む。またセレクタ3の出力クロックの反転クロック
によって第゛2のバッファ5にスプリットフェーズ符号
を読み込みその出力を遅延手段6によって1ビツト遅延
する。
不一致検出手段8によって第1のバッファ4の出力と遅
延手段6の出力との不一致を検出し、この不一致検出手
段8の出力レベルを積分手段9によって積分したのち、
比較手段10によって積分手段9の積分出力のレベルを
判定して、判定結果の出力によってセレクタ3から出力
するクロックの極性を切り替えるようにしたので、スプ
リットフェーズ符号を第1のバッファ4に読み込む際に
、常にスプリットフェーズ符号の後半部を読み込むよう
にすることができる。
従って本発明によれば、第1のバッファ4からスプリッ
トフェーズ符号を正しい極性で1隻号したNRZ復号出
力を得ることができる。
さらに本発明においてはセレクタ3の出力をクロックと
してNビットのレジスタ11にスプリットフェーズ符号
を読み込むとともに、比較手段10の出力の立ち上がり
によってカウンタ12においてNビットをカウントする
。そしてレジスタ11の出力とカウンタ12の出力との
不一致を第2の不一致検出手段13によって検出して出
力を発生する。
そしてこの際比較手段】0の出力によってセレクタ3か
ら出力するクロックの極性を切り替えるようにしたので
、セレクタ3から出力されるクロックの位相が確定する
のに必要な時間以内にスプリットフェーズ符号からレジ
スタ11に読み込まれて出力されるNRZ符号の極性が
常にスプリットフェーズ符号の後半部に一致するように
することができる。
従って本発明によれば、レジスタ11から位相確定以前
の入力を含めて正しい極性でスプリットフェーズ符号を
復号したNRZ復号出力を得ることができる。
〔実施例〕
第1図は本発明の一実施例を示す図であって、1はクロ
ック再生回路、2はフリップフロップからなる2分周回
路、3はセレクタ、4.5はフリップフロップからなる
バッファ、6はフリップフロップからなる遅延回路、7
はインバータ、8は排他的論理和(E−OR)回路から
なる不一致検出回路、9は積分回路、10は比較器であ
る。
また第2図は本発明の復号回路における各部信号を示す
タイムチャートであって、■は原NRZデータ、■はN
RZデータ■に対応するスプリットフェーズデータ、■
はクロック再生回路1においてスプリットフェーズデー
タ■から抽出されたクロック、■は2分周回路2におい
てクロック■を2分周したクロック、■はクロック(4
)を反転したクロック、■はセレクタ3の出力クロック
、■7■はそれぞれバッファ4,5の出力信号、■は遅
延回路6の出力信号、[相]は不一致検出回路8の出力
信号、■は積分回路9の出力信号、■は比較器lOの出
力信号であって、これら各信号は同じ番号によって第1
図中にその位置を示されている。
第1図において、スプリットフェーズデータ■は、第5
図に示すスプリットフェーズ符号則に応じて作成されて
いる。クロック再生回路1はスプリットフェーズデータ
■から2倍の周波数を有するクロック■を抽出する。2
分周回路2はクロック■を2分周してクロック■および
その反転クロック■を発生する。
セレクタ3は比較器10から与えられる信号[相]の符
号が“1″のときクロック■を出力し、′0”のときク
ロック■を選択して 出力クロック■を発生する。パン
ツ14.5はスプリットフェーズデータ■をデータ人力
りに加えられ、セレクタ3の出力クロック■またはイン
バータ8を経てその反転信号をクロック入力CKに加え
られることによって、クロックの立ち上がりにおいてデ
ータ入力を読み込んで出力信号■、■を発生する。遅延
回路6は出力信号■をデータ人力りに加えられ、セレク
タ3の出力クロック■をクロック入力GKに加えられる
ことによって、出力信号■を1ビツト遅延した出力信号
■を発生する。
不一致検出回路8は出力信号■と■の不一致を検出して
、出力信号[相]を発生する。積分回路9は出力信号[
相]を積分して、出力信号[相]が一定闇値しベルvt
h、以下のとき次第にハイレベルとなり、14(ifI
レベルvth、以上のとき次第にローレベルとなる出力
■を発生する。比較器10は出力信号0が一定闇値しベ
ルvth2以下のとき“1″となり、闇値レベルvth
2以上のとき“θ″となる出力[相]を発生する。
いまセレクタ3において出力クロック■の位相が正しく
選ばれていたときは、第2図に示すように出力信号■は
スプリットフェーズデータの後半部を読み込んで、原N
RZ信号の“1”、“0”に対応してその符号が変化す
る。一方出力信号■はスプリットフェーズデータの前半
部を読み込んで出力信号■より1ビット進んでいるとと
もに、その符号が反転している。従って出力信号■を1
ビツト遅延した出力信号■は常に出力信号■と反対符号
であって、不一致検出回路8の出力信号[相]は常に“
1”である。そのため積分回路9の出力信号0はローレ
ベルとなり、比較器10の出力信号@は61″となる。
従って比較器10の出力信号0が“1”のとき、クロッ
ク■がスプリットフェーズデータの後半部において立ち
上がるようにセレクタ3においてクロック■またはクロ
ック■を選択することによって、出力■においてスプリ
ットフェーズデータ■を正しく復調したNRZデータか
らなる出力信号を得ることができる。
第3図は本発明の他の実施例を示したものであって、第
1図におけると同じ部分を同じ番号で示し、11はNビ
ットレジスフ、12はNビットカウンタ、13は排他的
論理和(E−OR)回路からなる不一致検出回路である
第3図において、レジスタ11はスプリットフェーズデ
ータ■をデータ人力りに加えられ、セレクタ3の出力ク
ロック■をクロック入力GKに加えられることによって
、出力信号■をNビット遅延した信号を発生する。一方
、Nビットカウンタ12はセレクタ3の出力クロック■
をクロック入力CKに与えられていて、イネーブル人力
ENに与えられる比較器10の出力信号@が“1″にな
ったとき、第2図に示すようにNビットの期間“1”と
なるワンショット出力信号0を発生する。不一致検出回
路13は出力信号0とNビットレジスタ11の不一致を
検出して、NRZ復号出力信号■を発生する。
上述のビット数Nはセレクタ3の出力クロック■の位相
が正しく選ばれるようになる位相確定時間に相当して定
められている。従って不一致検出回路13から発生する
復号出力信号はこの極性反転修正期間、初期段階での極
性反転を修正される。
Nビットの期間終了後はNビットカウンタ12の出力0
は0″となるので、Nビットレジスタ11の出力は極性
を修正されることなくNRZ復号出力信号[相]となる
第4図は、本発明の復号回路を移動無線装置に適用した
場合の構成例を示し、20はアンテナ、21はアンテナ
共用器、22は送信機(Tx)、23は受信機(Rx)
、24はローパスフィルタ、5は第1図または第3図に
示されたスプリットフェーズ復号回路、26は直並列変
換回路、rはユニークワードデテクタ、28はNOR回
路、29は中央処理装置(CP U)である。
第4図において、送信時には送信機22からの信号がア
ンテナ共用器21からアンテナ20を経て相手方に送ら
れる。
受信時には相手方からの信号は、アンテナ20からアン
テナ共用器21を経て受信機23において受信される。
受信されたスプリットフェーズ符号信号はローパスフィ
ルタ24を経て雑音を除去されたのち、本発明の復号回
路5においてNRZ符号信号に復号される。復号信号は
直並列変換回路26において直列信号から並列信号に変
換されるとともに、変換終了時直並列変換回路26から
NOR回路28に対して出力信号が発生する。一方ユニ
ークワードデテクタ27は受信信号中のNRZ符号から
なるタイムスロットにおいて、例えばフレームパターン
等のユニークワードを検出し、検出時出力信号を発生す
る。直並列変換回路26とユニークワードデテクタ27
0両者の出力信号発生によってNOR回路28から出力
信号が発生してCPU29に対して割り込み(IRQ)
信号として与えられ、これによってCPU29は直並列
変換回路26におけるNRZ復号信号を並列に読み込む
号を位相確定のために用いることなく、スプリットフェ
ーズ符号を極性の反転なしに正しく再生することができ
る。
またこの際復号回路の位相確定時間内の初期段階での極
性不確定のデータに対しても、位相確定後において正し
く訂正した出力を発生することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、 第2図は本発明のスブリ7トフェーズ復号回路における
各線信号を示すタイムチャート、第3図は本発明の他の
実施例を示す図、第4図は移動無線装置における本発明
の適用例を示す図、 第5図はスプリットフェーズ符号の構成を説明する図で
ある。 〔発明の効果〕 以上説明したように本発明によれば、NRZ符1・−・
クロック再生回路 2・・−分周回路 3・−セレクタ 4.5−・・バッフ1 6〜遅延回路 7・−インバータ 8・−不一致検出回路 9・−・積分回路 10・−比較器 IL−・Nビットレジスタ 12・−・Nビットカウンタ 13・−不一致検出回路

Claims (2)

    【特許請求の範囲】
  1. (1)スプリットフェーズ符号からクロックを抽出する
    クロック再生手段(1)と、 該クロックを2分周したクロックと該分周クロックを反
    転した反転2分周クロックとを発生する分周手段(2)
    と、 該2分周クロックと反転2分周クロックとのいずれかを
    選択的に出力するセレクタ(3)と、該セレクタ(3)
    の出力クロックによってスプリットフェーズ符号を読み
    込む第1のバッファ(4)と、 該セレクタ(3)の出力クロックの反転クロックによっ
    てスプリットフェーズ符号を読み込む第2のバッファ(
    5)と、 該第2のバッファ(5)の出力を遅延する遅延手段(6
    )と、 前記第1のバッファ(4)の出力と遅延手段(6)の出
    力との不一致を検出する不一致検出手段(8)と、 該不一致検出手段(8)の出力レベルを積分する積分手
    段(9)と、 該積分出力のレベルを判定する比較手段(10)とを備
    え、 該比較手段(10)の出力によって前記セレクタ(3)
    の出力クロックの極性を切り替えることによって前記第
    1のバッファ(4)からNRZ復号出力を得ることを特
    徴とするスプリットフェーズ復号回路。
  2. (2)スプリットフェーズ符号からクロックを抽出する
    クロック再生手段(1)と、 該クロックを2分周したクロックと該分周クロックを反
    転した反転2分周クロックとを発生する分周手段(2)
    と、 該2分周クロックと反転2分周クロックとのいずれかを
    選択的に出力するセレクタ(3)と、該セレクタ(3)
    の出力クロックによってスプリットフェーズ符号を読み
    込む第1のバッファ(4)と、 該セレクタ(3)の出力クロックの反転クロックによっ
    てスプリットフェーズ符号を読み込む第2のバッファ(
    5)と、 該第2のバッファ(5)の出力を遅延する遅延手段(6
    )と、 前記第1のバッファ(4)の出力と遅延手段(6)の出
    力との不一致を検出する不一致検出手段(8)と、 該不一致検出手段(8)の出力レベルを積分する積分手
    段(9)と、 該積分出力のレベルを判定する比較手段(10)と、 前記セレクタ(3)の出力をクロックとしてスプリット
    フェーズ符号を読み込むNビットのレジスタ(11)と
    、 前記比較手段(10)の出力の立ち上がりによってNビ
    ットをカウントするカウンタ(12)と、前記レジスタ
    (11)の出力とカウンタ(12)の出力との不一致を
    検出する第2の不一致検出手段(13)とを備え、 前記比較手段(10)の出力によって前記セレクタ(3
    )の出力クロックの極性を切り替えることによって第2
    の不一致検出手段(13)からNRZ復号出力を得るこ
    とを特徴とするスプリットフェーズ復号回路。
JP22414688A 1988-09-07 1988-09-07 スプリツトフエーズ復号回路 Pending JPH0272719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22414688A JPH0272719A (ja) 1988-09-07 1988-09-07 スプリツトフエーズ復号回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22414688A JPH0272719A (ja) 1988-09-07 1988-09-07 スプリツトフエーズ復号回路

Publications (1)

Publication Number Publication Date
JPH0272719A true JPH0272719A (ja) 1990-03-13

Family

ID=16809264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22414688A Pending JPH0272719A (ja) 1988-09-07 1988-09-07 スプリツトフエーズ復号回路

Country Status (1)

Country Link
JP (1) JPH0272719A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321853A (ja) * 1995-05-24 1996-12-03 Nippon Denki Ido Tsushin Kk 二信号形式混合データ受信回路
EP1139601A2 (en) * 2000-03-27 2001-10-04 Nec Corporation Receiving circuit of DSRC radio

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321853A (ja) * 1995-05-24 1996-12-03 Nippon Denki Ido Tsushin Kk 二信号形式混合データ受信回路
EP1139601A2 (en) * 2000-03-27 2001-10-04 Nec Corporation Receiving circuit of DSRC radio
EP1139601A3 (en) * 2000-03-27 2005-09-21 Nec Corporation Receiving circuit of DSRC radio

Similar Documents

Publication Publication Date Title
US5923190A (en) Phase detector having a sampling circuit
JPS61208318A (ja) マンチエスタ符号化データのためのデコーダ
JPS61296843A (ja) コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法
JPH07131448A (ja) 位相比較回路
JPH0314251B2 (ja)
JPH0272719A (ja) スプリツトフエーズ復号回路
JP2001333055A (ja) クロック同期補正方法及び同期クロック生成装置
JP4072133B2 (ja) トランシーバ
JP3719413B2 (ja) データ伝送システム及びそれに用いられるデータ送受信装置と、その方法
KR950003669B1 (ko) 4위상 차분 직교위상쉬프트키잉 변복조기
EP0534180B1 (en) MSK signal demodulating circuit
JP2572969B2 (ja) スプリツトフエ−ズ符号化回路
JP3048134B2 (ja) クロック信号再生装置
JP3107968B2 (ja) Nrz−rz信号変換回路
JP2751271B2 (ja) ディジタル送受信装置
JPS62130037A (ja) クロツク位相選択方法及びその装置
JPH0779269A (ja) 遅延検波回路
JPH08139770A (ja) 直接変換受信機
JPH0325101B2 (ja)
JPH0344702B2 (ja)
JPH0273724A (ja) Cmi復号化回路
GB2198016A (en) Manchester decoders
JPH06244873A (ja) 受信装置
JPS6352809B2 (ja)
JPS59153306A (ja) デイジタル形位相検波回路